elt502 – eletrônica digital i - elt2014 - engenharia...

ELT502 – Eletrônica Digital IGraduação em Engenharia Eletrônica

Universidade Federal de Itajubá IESTI

Prof. Rodrigo de Paula Rodrigues

Memórias semicondutoras

Aula 13

Memórias | Contexto

Sistemas digitais

Representação

Manipulação

Grau de integração

Manipulaçãode dados

Grandes quantidades de dados

Memórias semicondutoras

ELT502 – Eletrônica Digital I

semicondutoras

Memórias | Memórias semicondutoras

O que são?

circuitos digitais

armazenamentode dados

Memóriassemicondutoras



Estrutura funcional

0100001

11001111

00110011

0000

0001

0010

Identificação única: endereço

101010100011

Posição de memória: contém uma palavra de dados

Memória: Endereço Conteúdo

Grupo de pares:


...

00010000

...

1111

101010100011

Capacidade de armazenamento


Capacidade (bits):

Posições de memória

Tamanho da palavra de dados

X

Exemplo: 16x4

16 posições

4 bits

X

Exemplo: 128x8

128 posições

8 bits

X


64 bits

=

1024 bits (1 kbit)

=


Representação geral

Memóriasemicondutora

I0 I1 I2 Im-1

…

…

A0

A1

A2

CSW/R

Entrada de dados

End

ereç

o Controle

Memória:

10101

00011

10101

escrita de dados


O0 O1 O2 Om-1

……

AN-1

Saída de dados

End

ereç

o Controle00011

leitura de dados

00011

Operação de leitura de dados


Endereço

0

10

A0.. AN-1

CS 1

0W/R 1

Dados válidos


tlei

0

1O0.. OM-1

te

Operação de escrita de dados


Endereço

Dados válidos

0

10

A0.. AN-1

CS 1

0

1I0.. IM-1


tesc

W/R

te

01

Tipos de memórias


Memórias ROM

Memórias RAM

Operações de escrita e leitura

Leitura

Escrita eventual

Leitura e escrita

Operações freqüentes


Operações freqüentes

Memórias | Memórias ROM

ROM: Estrutura

MemóriaROM…

A0

A1

AN-1

CS

Dec

odifi

cado

r 3

par

a 8A0

A1

0

1

2

3

4

5

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

ROM 8 x 4

linha

coluna


O0 O1 Om-1

… Dec

odifi

cado

r 3

par

a 8

A2

5

6

7

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

CM

Buffers de saída0 1 2 3

D0 D1 D3D2

CS

CM Célula de memória

ROM de máscara


linha

coluna

+Vcclinha

coluna

+Vcc

linha

coluna

linha

coluna

Célula MOS

Célula BJT NPN


+Vcclinha

+Vcclinha

Célula BJT NPN


ROM de máscara 4x4

+VccD

ecod

ifica

dorA1

A0

0

1

2

+Vcc

0

1

+Vcc+Vcc


3

D3 D2 D1 D0

GND GND

+Vcc +Vcc D3D2D1D00 1 0 1

PROM – ROM programável


linha

coluna

+Vcc +Vcclinha

coluna

Célula PROM MOS Célula PROM BJT

fusível


fusível

PROM – ROM programável


Programação

+Vcc

Ielevada

+Vcc


Ielevada

EPROM – ROM programável e limpável (erasable)


linha

linha dapalavra

Camada fina de SiO2 (isolante)

porta decontrole

G

EPROM UV


linhade bit D S

portaflutuante

SiO2 (isolante)




Fonte: Intel



linhade bit

linha dapalavra

D S

flutuante

Poucos elétronsentre as portas

controle

linhade bit

linha dapalavra

D S

flutuante

Muitos elétronsna porta flutuante (barreira)

controleG G


flutuante

Poucos elétrons entre as portas, fluxo de corrente > 50%, nível lógico “1”

Muitos elétrons entre as portas, fluxo de corrente < 50%, nível lógico “0”



EPROM UV

Retirada do circuito

Limpeza em toda a memória


Limpeza em toda a memória

Limpeza: de 15 a 20 minutos

EEPROM – ROM programável e limpável eletricamente


Mesmo princípio da EPROM UV

Pulso de programação

Pulso de limpeza


CélulaEEPROM Xicor de 1Mbit

CélulaEEPROM Winbond

Pulso de limpeza

Operação byte a byte

EEPROM – ROM programável e limpável eletricamente



Fonte: Intel


FLASH

Baixo custo e alta densidade das EPROM


Reprogramação elétrica da EEPROM

FLASH



Fonte: Intel

Memórias de Leitura/Escrita

Memórias | Memórias RAM

Voláteis

Armazenamento temporário


Estáticas Dinâmicas

RAM Estática


Célula de memória Latch SR

QEntrada


Seleção

controle armazenamento

RAM Estática


Dec. 6

para 64

0

1

…

SRAM 64 x 4

Registrador 1

… …

Buffers de entrada0 1 2 3

A0

A1

Registrador 0

I0 I1 I3I2

CS

WE


64 …

63

Buffers de saída0 1 2 3

Registrador 63

… …

A5

O0 O1 O3O2

OE

RAM Dinâmica


Célula de memória Capacitor MOS

41 2 3


+

-Amplificadorsensor

4

VREF

C

EntradaSaída

RAM Dinâmica


Escrita

43E

E


+

-Amplificadorsensor

4

1 2

VREF

C

E

Saída


RAM Dinâmica

Leitura

4S


+

-Amplificadorsensor

1 2 3

VREF

CS

RAM Dinâmica


Dec

odifi

cado

r de

linha

A0

A1

A0 A1 AN

…

…

… …

Decodificador de coluna Célula de memória


Dec

odifi

cado

r de

linha

AN

…


RAM Dinâmica

MemóriaDRAM

O0/I0

…

A0 / Ax CS

W/R

Entrada / saída de dados

A1 / Ax+1

O1/I1 ON-1/IN-1

End

ereç

o Controle


DRAM

P x N…

W/RA1 / Ax+1

A2 / Ax+2

AX-1 / A2x-1

CAS

RAS

End

ereç

o Controle

RAM Dinâmica


CAS

RAS

Entradas de endereço Endereço da linha Endereço da coluna


tRS tCS

Memórias | Exercícios

Exercício 1

Memória 8 x 4

W/R

CS

O0..O3

A0..A2

Dispondo de unidades da memóriaROM exemplificada ao lado,desenvolva:

a) um banco de memória comcapacidade de 8x8 bits;


O0..O3

a) um banco de memória comcapacidade de 16x4 bits.

Memórias | Exercícios

Exercício 2

Uma memória RAM com 512 posições de 8 bits precisa ser acoplada aum sistema com barramento de endereços de 12 bits de forma que amemória seja ativa a partir da posição 128 presente no barramento deendereços pré-existente.

Desenvolva o acoplamento requisitado explicitando todas as conexõesda memória aos barramentos de dados e de endereço pré-existentes.


RAM512 x 8

W/R

CS

D0..D7

A0..A8

Memórias | Fim

Conferir a presença …


Memórias | Fim

Obrigado


elt502 – eletrônica digital i - elt2014 - engenharia...

Documents