elt502 – eletrônica digital i -...

ELT502 – Eletrônica Digital IGraduação em Engenharia Eletrônica

Universidade Federal de Itajubá IESTI

Prof. Rodrigo de Paula Rodrigues

Elementos de memória – Parte 1/2

Aula 10

Elementos de memória | Aspectos gerais

Circuitos Combinacionais

Circuitocombinacional

Excitações Resultado

ELT502 – Eletrônica Digital I

De funções simples a complexas

Inúmeras aplicações

Prof. Rodrigo



a

b

ce

fgCircuito

combinacionalExcitações

ELT502 – Eletrônica Digital I Prof. Rodrigo

d



ULA01

B A

DadosAcumulador

(AC)Passo Comentário

1 AC ← 0

2 AC ← X

3 AC ← X + Y

4 AC ← X + Y - Z

Realizar a operação X + Y - Z


F

1 2 3 4


Circuitos Digitais

Portas lógicas combinacionais

Saídas combinacionais

Elementos de memória

Saídas de memória


Entradas externas

Prof. Rodrigo

Elementos de memória | Latch e Flip-flop

Elementos de memória

Mantém um estado lógico estável

Elemento digital de memória


Mantém um estado lógico estável

Latch Flip-flop

Prof. Rodrigo

Elementos de memória | Latch e Flip-flop

Estados lógicos instável e estável

1

0 0

1 P

P P

P11

0


tEstado lógico INSTÁVEL

tEstado lógico ESTÁVEL

Prof. Rodrigo

Elementos de memória | Latch SR

Latch SR (Set/Reset)Portas Não-Ou

R Q


S Q


Latch SR (Set/Reset)Portas Não-OU

S R Q Q0 0 Q Q mantém0 1 0 11 0 1 01 1 - - inválida

Q

Q

S

R

Latch SRNão-Ou


1 1 - - inválidaQR

Prof. Rodrigo


Latch SR (Set/Reset)Carta de tempo

S

R

Q


Q

t1 t2 t3 t4 t5 t6 t7

Prof. Rodrigo


Latch SR (Set/Reset)Portas Não-E

S Q


R Q


Latch SR (Set/Reset)Portas Não-E

S R Q Q0 0 - - inválida0 1 1 01 0 0 11 1 Q Q mantém

Q

Q

S

R

Latch SRNão-E


1 1 Q Q mantémQR

Prof. Rodrigo


Latch SR (Set/Reset)Carta de tempo

S

R

Q


Q

t1 t2 t3 t4 t5 t6

Prof. Rodrigo

Elementos de memória | Latch D

Latch D (transparente)

QS

Latch SRNão-E

D

E


QR

Elementos de memória | Latch D

Latch D (transparente)

E D Q0 x Q mantém1 0 01 1 1

Q

Q

D

E


1 1 1QE

Prof. Rodrigo


Latch D (transparente)Carta de tempo

E

D

Q


Q

t1 t2 t3 t4 t5 t6 t7 t8Q=D Q=DQ é mantido

Prof. Rodrigo

Elementos de memória | Sinais de sincronismo

Resposta assíncrona

Circuitos combinacionais

Saídas podem mudar a qualquer momento

Latchs

Circuitos assíncronos


Dificuldade ao se analisar defeitos

Dificuldade ao se projetar circuitos

Prof. Rodrigo


Circuitos síncronos

Fazem uso de sinais de sincronismo

Atualização das saídas

Evento no sinal de sincronismo


Facilidade maior ao se analisar defeitos

Facilidade maior ao se projetar circuitos

Prof. Rodrigo


Sinal de sincronismo (relógio , clock)

Pulso positivo Pulso negativo

T = 1/f

Dt = 50%


1

0

1

0

Prof. Rodrigo


Sinal de sincronismo : eventos de transição

Borda de subida Borda de descida

1

0


1

0

1

0

Prof. Rodrigo


Elementos de memória ativados por clock


Q

CLK

Q

CLK


Q Q


Detector de borda


CLKCLK


CLK

CLK

CLK*

CLK

CLK

CLK*


Elementos de memória síncronos

Flip-flops SR

Flip-flops D

Flip-flops JK

Flip-flops T


Flip-flops T

Elementos de memória | Flip-flop SR

Flip -flop SR

QS

Latch SRNão-E

S

CLK detectorde borda

R


QR


Flip -flop SR

Borda de subida

Q

CLK

S R CLK Q0 0 ↑ Q mantém0 1 ↑ 01 0 ↑ 1

S


Q 1 0 ↑ 11 1 ↑ - inválida

R


Flip -flop SR

Borda de descida

Q

CLK

S R CLK Q0 0 ↓ Q mantém0 1 ↓ 01 0 ↓ 1

S


Q 1 0 ↓ 11 1 ↓ - inválida

R


Flip -flop SRCarta de tempo

S

R

Qs

CLK


Qs

t1 t2 t4 t5 t6 t8t3 t7

Qd

Elementos de memória | Flip-flop D

Flip -flop D

D QD

Latch d


CLK detectorde borda E QE


Flip -flop D

Borda de subida

Q

QCLK

D

Borda de descida

Q

QCLK

D


D CLK Qx ↓ Q0 ↑ 01 ↑ 1

D CLK Qx ↑ Q0 ↓ 01 ↓ 1


Flip -flop DCarta de tempo

D

Qs

Qd

CLK


t1 t2 t4 t5 t6 t8t3 t7

Qd

Elementos de memória | Flip-flop JK

Flip -flop JK

QS

Latch SRNão-E

J

CLK detectorde borda


K QR


Flip -flop JK

Borda de subida

Q

CLK

J K CLK Q0 0 ↑ Q mantém0 1 ↑ 01 0 ↑ 1

J


Q 1 0 ↑ 11 1 ↑ Q comuta

K

Prof. Rodrigo


Flip -flop JK

Borda de descida

Q

CLK

J K CLK Q0 0 ↓ Q mantém0 1 ↓ 01 0 ↓ 1

J


Q 1 0 ↓ 11 1 ↓ Q comuta

K

Prof. Rodrigo


Flip -flop JKCarta de tempo

J

K

Qs

CLK


Qs

t1 t2 t4 t5 t6 t8t3 t7

Qd

Prof. Rodrigo

Elementos de memória | Flip-flop T

Flip -flop T

T

CLK

QJ

FF JK


CLK

E QK


Flip -flop T

Borda de subida

Q

CLK

T CLK Q0 ↑ Q mantém1 ↑ Q comuta

T


Q

Prof. Rodrigo


Flip -flop T

Borda de subida

Q

CLK

T CLK Q0 ↓ Q mantém1 ↓ Q comuta

T


Q

Prof. Rodrigo


Flip -flop TCarta de tempo

T

Q

CLK


t1 t2 t4 t5 t6 t8t3 t7

Elementos de memória | Entradas assíncronas

Flip -flop JK com SET e RESET assíncronos

Q

CLK

J SET

J K CLK SET RST Q0 0 ↓ 1 1 Q0 1 ↓ 1 1 0 1 0 ↓ 1 1 1 1 1 ↓ 1 1 Qx x x 1 1 Q


QKRST

x x x 1 1 Qx x x 1 0 0x x x 0 1 1x x x 0 0 inválido

Prof. Rodrigo

Aplicações dos FFS | Questões de temporização

Tempos de preparação (setup) e de manutenção (hold)

Entrada de controle síncrona

Entrada declock


tsTempo de preparação

thTempo de manutenção

Prof. Rodrigo


Atraso de propagação

CLK 50%

50%Q

CLK 50%

50%Q


tPLH

Atraso para transitar de BAIXO para ALTO

tPHL

Atraso para transitar de ALTO para BAIXO

Prof. Rodrigo


Tempos de duração do pulso de clock

CLK 50%50%


tw(L)

Pulso BAIXO

tw(H)

Pulso ALTO

Prof. Rodrigo


Exemplos de CIs comerciaisTempos em nanossegundos

TTL CMOS

7474 74LS112 74C74 74HC112

FF D FF JK FF D FF JK

ts 20 20 60 25

tH 5 0 0 0

tPHL CLK → Q 40 24 200 31

tPLH CLK → Q 25 16 200 31


tPLH CLK → Q 25 16 200 31

tW(L) 37 15 100 25

tW(H) 30 20 100 25

fMAX MHz 15 30 5 20

Prof. Rodrigo

Elementos de memória | Fim

Conferir a presença …


Elementos de memória | Fim

Obrigado


elt502 – eletrônica digital i -...

Documents