organização de computadores prof. alex vidigal bastos · nas linhas do barramento de endereço;...

21
Organização de Computadores Prof. Alex Vidigal Bastos

Upload: others

Post on 08-Nov-2020

0 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

Organização de ComputadoresProf. Alex Vidigal Bastos

Page 2: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

PRINCÍPIOS DE OPERAÇÃO DE MEMÓRIA

Page 3: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

Capacidade: Modo de especificar quantos bits são armazenados em determinado dispositivo ou sistema completo da memória.

Exemplo: Suponhamos que temos uma memória que armazene 4096 palavras de 20 bits.

Page 4: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

Ou seja, 81.920 bits => 4096 x 20

O número de palavras em uma memória é frequentemente um múltiplo de 1024

1K = 1024 = 210, quando nos referimos a capacidade de memória;

Page 5: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

“Embora cada tipo seja diferente em sua operação interna, certos princípios básicos de operação são os mesmos para todos os

sistemas de memória ”

INTRODUÇÃO

Page 6: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

1. Aplicar o endereço binário da posição de memória acessada;

2. Habilitar o dispositivo de memória para responder às entradas de controle;

3. Colocar os dados armazenados no endereço especificado nas linhas de dados internas;

4. No caso de operação de leituraoperação de leitura, habilitar as saídas tristate, as quais aplicam os dados aos pinos de saída;

5. No caso de operação de escritaoperação de escrita, aplicar os dados a serem armazenados aos pinos de entrada de dados;

PRINCÍPIOS BÁSICOS

Page 7: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

1. Aplicar o endereço binário da posição de memória acessada;

2. Habilitar o dispositivo de memória para responder às entradas de controle;

3. Colocar os dados armazenados no endereço especificado nas linhas de dados internas;

4. No caso de operação de leituraoperação de leitura, habilitar as saídas tristate, as quais aplicam os dados aos pinos de saída;

5. No caso de operação de escritaoperação de escrita, aplicar os dados a serem armazenados aos pinos de entrada de dados;

PRINCÍPIOS BÁSICOS

Page 8: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

6. Habilitar a operação de escrita, que faz com que os dados sejam armazenados na posição especificada;

7. Desativar os controles de leitura ou escrita quando terminar a leitura ou escrita e desabilitar o CI de memória;

PRINCÍPIOS BÁSICOS

Page 9: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

6. Habilitar a operação de escrita, que faz com que os dados sejam armazenados na posição especificada;

7. Desativar os controles de leitura ou escrita quando terminar a leitura ou escrita e desabilitar o CI de memória;

PRINCÍPIOS BÁSICOS

Page 10: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

DIAGRAMA DE MEMÓRIA 32 X 4

Page 11: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

CONFIGURAÇÃO VIRTUAL DAS CÉLULAS

Page 12: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

EXEMPLO 01

Descreva as condições em cada entrada e saída quando o conteúdo do endereço 00100 deve ser lido.

Solução: Entrada de Endereço: Entrada de dados: WE: nível MEMORY ENABLE: nível Saída de Dados:

Page 13: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

EXEMPLO 02

Descreva as condições em cada entrada e saída quando a palavra de dados 1110 estiver no endereço 01101.

Solução: Entrada de Endereço: Entrada de dados: WE: nível MEMORY ENABLE: nível Saída de Dados:

Page 14: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

EXEMPLO 03

Determinada memória tem capacidade para 4K x 8

(a) Quantas linhas de entradas e de saídas de dados ela tem?

(b) Quantas linhas de endereço ela tem?

(c) Qual é a sua capacidade em bytes?

Page 15: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

CONEXÕES CPU-MEMÓRIA

Page 16: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

CONEXÕES CPU-MEMÓRIA

Operação de Escrita1. A CPU fornece o endereço binário da posição de

memória em que o dado será armazenado. Ela o coloca nas linhas do barramento de endereço;

2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do dispositivo da memória;

3. A CPU coloca os dados a serem armazenados no barramento;

4. A CPU ativa as linhas de sinal de controle apropriadas para a operação de escrita da memória (por exemplo, WR ou R/W) que é conectada a WE no CI de memória.

Page 17: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

CONEXÕES CPU-MEMÓRIA

Operação de Escrita

5. Os CIs de memória decodificam internamente o endereço binário para determinar a posição para a operação de armazenamento;

6. Os dados no barramento são transferidos para a posição de memória selecionada.

Page 18: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

CONEXÕES CPU-MEMÓRIA

Operação de Leitura1. A CPU fornece o endereço binário da posição de

memória em que o dado deve ser recuperado. Ela o coloca nas linhas do barramento de endereço;

2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do dispositivo da memória;

3. A CPU ativa as linhas de sinal de controle apropriadas para a operação de leitura na memória (por exemplo, RD) que é conectada a OE no CI de memória;

Page 19: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

CONEXÕES CPU-MEMÓRIA

Operação de Leitura

4. Os CIs de memória decodificam internamente o endereço binário para determinar a posição selecionada para a operação de leitura.

5. Os CIs de memória colocam o dado da posição de memória selecionada no barramento de dados, a partir do qual são transferidos para a CPU;

Page 20: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

CONEXÕES CPU-MEMÓRIA

Barramento de Endereço: É unidirecional e transporta as saídas binárias de endereços da Cpu para os CIs de memória para selecionar uma das posições de memória;

Barramento de Dados: É bidirecional e transporta os dados entre a CPU e os CIs de memória;

Barramento de Controle: Transporta sinais de controle da CPU para os CIs de memória;

Page 21: Organização de Computadores Prof. Alex Vidigal Bastos · nas linhas do barramento de endereço; 2. Um decodificador de endereços ativa a entrada de habilitação (CE ou CS) do

?