Lição sobre conversores de analógico para digital e de digital para analógico

Morgado Dias

Motivação:

As implementações digitais têm uma importância crescente no mundo actual.

O computador, por exemplo, é uma ferramenta fundamental para o engenheiro do século XXI e para o poder utilizar em interacção com o mundo exterior é indispensável conhecer os conversores de analógico para digital e de digital para analógico.

Ser capaz de escolher e especificar os componentes necessários para esta tarefa é um desafio transversal nas diversas disciplinas de engenharia.

FMD 6/2006 2/49

Objectivo:

O objectivo geral da lição é que o aluno tenha noção da dualidade entre grandezas analógicas e contínuas e grandezas digitais e discretas e das formas de converter essas realidades.

Os alunos deverão ficar habilitados a:i) perceber a dualidade entre analógico e contínuo e digital e discreto.ii) identificar os diferentes elementos de um sistema de processamento digital.iii) compreender as limitações e precauções que são necessárias no processo de amostragem e retenção.iv) compreender os diferentes princípios de funcionamento de conversores de digital para analógico e de analógico para digital.v) especificar e escolher um conversor a partir das suas características ou da aplicação pretendida.

FMD 6/2006 3/49

Sumário da apresentação

• Introdução.

• Conversores de digital para analógico.Soma de correnteEscada R-2RCaracterísticas principais

• Conversores de analógico para digital. RampaAproximações sucessivasTopologia paralelaDupla rampaCaracterísticas principais

• Exemplos e características de componentes reais.

FMD 6/2006 4/49

IntroduçãoDualidade entre sinais analógicos (contínuos) e digitais (discretos)

Estrutura possível de um sistema de processamento digital:

Amostrador Retentor - recolhe e retém amostras do sinal de entrada.

ADC - Converte a informação analógica da amostra recolhida em binário.

Processamento Digital - Implementa a função pretendida.

DAC - Converte a informação binária num sinal analógico.

Vi AmostradorRetentor ADC Processamento

Digital DACVonn

FMD 6/2006 5/49

Amostrador retentorO sinal de entrada Vi é amostrado em instantes de tempo igualmente espaçados sendo recolhidas as amostras que compõem o sinal ViA.

A retenção está representada na parte inferior sob o nome de ViAR.

O valor da amostra é retido até que esteja disponível uma nova amostra.

Este sistema é apresentado de uma forma extremamente simplificada:• frequência de amostragem • filtro anti-aliasing

Vi

ViA

ViAR

t

t

t

FMD 6/2006 6/49

Frequência de amostragemNo processo de amostragem a escolha da frequência de amostragem para cada aplicação é uma questão fundamental.

É necessário garantir que as amostras são suficientemente representativaspara que seja possível recuperar a informação fundamental do sinal original.Esta informação fundamental é dependente de cada aplicação.

O Teorema de Nyquist afirma que a frequência mínima de amostragem deve ser igual a duas vezes a frequência máxima do sinal a amostrar.

Este teorema indica apenas a frequência mínima de amostragem sendo frequente a utilização de frequências mais elevadas.

Famín 2.Fmáx _entrada

FMD 6/2006 7/49

Conversores de digital para analógico - DAC

FMD 6/2006 8/49

Conversores de digital para analógicoNesta secção são apresentados alguns tipos de conversores de digital para analógico através da explicação do seu princípio de funcionamento.

Os conversores de digital para analógico serão estudados primeiro uma vez que, por vezes, são utilizados nos circuitos dos conversores de analógico para digital.

A saída de um DAC é genericamente dada por:

sendo Vref a tensão de referência utilizada na conversão e n o número de bits utilizado, no qual é expresso o valor binário.

Vo Vref .valor _binário

2 n

FMD 6/2006 9/49

DAC baseado na soma de correnteCircuito com base na soma de corrente num AMPOP.Considerando as características do AMPOP ideal (resistência de entrada infinita e a terra virtual) escreve-se a equação resultante da lei dos nós para o nó de entrada:.

Onde AN-1 é o bit mais significativo e A0 é o bit menos significativo da entrada digital. Esta equação pode ser reescrita como:

+

- VoAN-1

A1

A0

R

R

R/2

R/2n-1

...A 0

R A 1

R/2. . . AN−1

R/2 N−1 − V0

R

V0 −2N−1 . AN−1 . . .2.A1 A0

FMD 6/2006 10/49

DAC baseado na soma de correnteFuncionamento do circuito:Cada uma das entradas, caso contenha o valor lógico 1, terá um valor de tensão correspondente a esse valor lógico que é afectado por um peso em função das resistências que lhe estão associadas.Este circuito muito simples permite gerar uma tensão analógica proporcional ao código binário fornecido.

Vantagens/desvantagens:• (V) Por cada entrada adicional este conversor necessita apenas de mais uma resistência. • (D) Necessita de uma ampla gama de valores de resistências.• (D) Forte dependência de V0 com a precisão das resistências. • (D) Número máximo de resistências está limitado pelas características reais do amplificador operacional.

FMD 6/2006 11/49

DAC em escada R-2RVerifica-se que, para cada entrada binária Ai, a resistência à esquerda e àdireita é 2R, dividindo-se a corrente de forma igual pelos dois ramos. Para o nó da entrada A0, à esquerda a resistência é 2R e à direita junto do amplificador operacional estão duas resistências com valor 2R em paralelo e em série com uma resistência de valor R, ou seja: R+2R//2R=R+R=2R. Até chegar ao nó em consideração encontramos novos paralelos de resistências 2R e série com resistências R, resultando em 2R.

Cada entrada perde peso, por divisão de corrente, à medida que está mais afastada do amplificador operacional.

+

- Vo

AN-1A0

R2

...RRR2R

2R 2R 2R

A1

2R

R1

FMD 6/2006 12/49

DAC em escada R-2RComo o AMPOP está montado numa configuração não inversora é apenas possível garantir que a tensão dos dois terminais de entrada (V+ e V-) do amplificador operacional é idêntica. Para o terminal - pode escrever-se:

Apenas com a entrada mais significativa AN-1 no valor lógico 1, a resistência vista é 2R+2R//2R=3R pelo que a tensão no nó de entrada seráVR/3, sendo VR a tensão do valor lógico 1. Como o ganho do AMPOP ideal é infinito a diferença entre V+ e V- é nula. A tensão de saída será dada pela equação:

V− V0 . R 1

R 1R 2

VR

3 V0 . R 1

R 1R 2V0 VR

3. R 1R 2

R 1

FMD 6/2006 13/49

DAC em escada R-2RAs tensões das restantes entradas são apenas metade desta por cada nóadicional que for atravessado. A relação entre os pesos das entradas estáconfirmada e as resistências R1 e R2 são utilizadas para estabelecer o ganho ou corrigir o factor 1/3.

Vantagens/desvantagens:• (VD) Utiliza o dobro das resistências do caso anterior mas apenas com os valores R e 2R. Portanto neste caso a dependência do conversor é com a relação entre as resistências e não com o seu valor absoluto. • (D) O tempo de propagação é diferente para as diversas entradas. A entrada menos significativa terá necessariamente um atraso de propagação consideravelmente mais elevado do que o associado à entrada mais significativa.

FMD 6/2006 14/49

Características principais dos DACsAs características principais dos conversores de digital para analógico são: resolução, linearidade, monotonia, precisão, tempo de conversão e sensibilidade à temperatura.

Resolução:A resolução de um conversor de digital para analógico resulta directamente do número de bits que o conversor utiliza e permite perceber qual é o valor mínimo que o conversor pode representar.Por exemplo um conversor com 10 bits permite obter 210=1024 valores de saída distintos o que resulta numa resolução de aproximadamente 0,1%.

No mercado estão disponíveis DACs de 6 a 24 bits.

FMD 6/2006 15/49

Características principais dos DACsLinearidade:Num conversor ideal a incrementos iguais na entrada digital correspondem incrementos iguais na saída analógica. O termo linearidade representa aqui uma medida de quanto o conversor real está próximo do ideal.

Para se medir a linearidade de um dispositivo representa-se graficamente a sua relação entrada/saída e traça-se a recta mais provável desta relação.

A medida de linearidade é dada pelo maior desvio em relação à recta mais provável por comparação com a variação correspondente ao bit menos significativo.

FMD 6/2006 16/49

Características principais dos DACsLinearidade:A figura representa a relação entrada/saída de um determinado conversor de três bits.

000 001 010 011 100 101 110 111

Tensãoanalógicade saída

e

LSB

Depois de traçada a recta mais provável é assinalado com a letra ’e’ o maior desvio em relação a esta.

Uma vez que o erro de linearidade é ligeiramente inferior a meio Least Significant Bit (LSB) seria indicado como e<1/2.LSB.

FMD 6/2006 17/49

Características principais dos DACsMonotonia:Um conversor de digital para analógico deve ser monótono, isto é a saída deve sempre aumentar em resposta a uma entrada digital crescente. Para que esta característica se verifique basta que a não linearidade diferencial não exceda 1 LSB em módulo.

Precisão:A precisão de um conversor é uma medida da diferença entre a tensão de saída analógica obtida e a tensão que idealmente deveria estar à saída. A falta de linearidade é um dos factores que contribui para a imprecisão, sendo os outros a variação das tensões de referência, a precisão das resistências e as características do amplificador operacional.

A especificação da precisão pode ser fornecida pelo fabricante como "0.2% da escala completa ±1/2LSB".

FMD 6/2006 18/49

Características principais dos DACsTempo de conversão:O tempo de conversão pode ser dividido em duas partes: o tempo de propagação e tempo de estabelecimento.O tempo de propagação corresponde ao tempo que decorre entre uma mudança na entrada e a correspondente mudança na saída, enquanto o tempo de estabelecimento corresponde ao tempo necessário para a saída estabilizar dentro de uma percentagem do valor final. Valores de 10 a 1% são comuns e considera-se o tempo necessário para a saída ficar dentro do valor final ± a percentagem.

Sensibilidade à temperatura:A variação da temperatura provoca alterações nos valores das resistências e no comportamento do amplificador operacional. Um conversor poderá apresentar, para uma mesma entrada digital, valores de saída distintos em função da temperatura. Valores típicos estão na gama de variação de ±50ppm/ºC (ppm- partes por milhão) - conversor comum -até ±1.5ppm/ºC - boa qualidade.

FMD 6/2006 19/49

Conversores de analógico para digital - ADC

FMD 6/2006 20/49

ADC em rampaConsidere-se o contador num estado em que a saída está a zero e um sinal de entrada em tensão superior a zero. O comparador da entrada dará uma saída correspondente ao valor de alimentação positiva uma vez que a saída do contador está ligada a um conversor de digital para analógico.Isto permitirá que o sinal de relógio atravesse a porta lógica E e seja utilizado como sinal de relógio para o contador. Logo que o sinal de saída for superior ao de entrada, o comparador da entrada terá como saída o valor de alimentação inferior, terminando o processo de conversão.

+

-

Oscilador

EntradaCLK

Contador

CL

Lógica deControlo n bits Saída

Conversor dedigital paraanalógico

Saída

FMD 6/2006 21/49

ADC em rampaAntes de uma nova conversão o bloco de lógica de controlo terá de recolocar o contador a zero (através do sinal CL).

A designação comum de rampa (ou escada) resulta do facto de a saída de um conversor deste tipo descrever uma rampa (ou escada) até estabilizar no valor correcto da conversão. Deve notar-se que, de acordo com este princípio de funcionamento o conversor terminaria com a saída a conter o valor digital imediatamente superior à entrada.

Vantagens/desvantagens:• (D) Tempo de conversão elevado e variável. Como é facilmente perceptível pelo princípio de funcionamento a conversão poderá estar pronta em apenas um passo, no caso de a entrada ter um valor inferior ao bit menos significativo, ou alongar-se até 2ⁿ passos, no caso de um conversor de n bits.

FMD 6/2006 22/49

ADC por aproximações sucessivasO contador foi substituído por um bloco de lógica de controlo para que o conversor passe a efectuar sempre o mesmo número de passos em cada conversão, tantos quanto o número de bits.Em cada conversão a lógica de controlo coloca o valor lógico 1 em cada um dos bits da saída, do mais significativo para o menos significativo, e testa o resultado. Se a tensão de saída de digital para analógico exceder o valor do sinal de entrada o bit em questão é recolocado a zero e testado o bit seguinte, caso contrário o bit é mantido a um e testado o bit seguinte.

+

-

OsciladorEntrada Lógica deControloCLK

n bits Saída

Conversor dedigital paraanalógico

Saída

Comparador

FMD 6/2006 23/49

ADC por aproximações sucessivasNo final dos n passos, para um contador de n bits, obtém-se a conversão de analógico para digital.

Deve notar-se que, de acordo com este princípio de funcionamento o conversor terminaria com a saída a conter o valor digital imediatamente inferior à entrada.

Vantagens/desvantagens:• (V) Iniciando a verificação pelo bit mais significativo o sinal de saída fica mais rapidamente próximo do seu valor final.• (VD) Este conversor, apesar de mais rápido do que o anterior é ainda lento.

FMD 6/2006 24/49

Conversores de analógico para digitalExemplo:Por que valores intermédios passam as saídas dos conversores de três bits em rampa e por aproximações sucessivas ao converter um valor de entrada de 4,5 Volts numa gama de zero a sete Volts?

Rampa 000 -> 001 -> 010 -> 011 -> 100 -> 101 Aproximações sucessivas: 000 ->100 -> (110) -> 100 -> (101) -> 100

Neste exemplo o conversor em rampa necessita de cinco ciclos de relógio enquanto o de aproximações sucessivas precisa de apenas três. Os valores colocados entre parêntesis representam situações de teste que acabam por ser rejeitadas por conterem valores superiores à entrada.

FMD 6/2006 25/49

ADC em topologia paralela

+

-

+

-

+

-

+

-

+

-

+

-

ViVr

R/2

R/2

R

R

R

R

R

Codificador

... ... ...

n bits

Este conversor está baseado numa topologia de conversão paralela por comparação do sinal de entrada Vicom um sinal de referência Vr.

O sinal de referência está disponível à entrada dos comparadores através de um conjunto de divisores de tensão permitindo comparar a entrada com uma parte da referência.

A informação resultante de cada um dos comparadores é depois codificada permitindo obter a saída num conjunto de n bits.

FMD 6/2006 26/49

ADC em topologia paralelaExemplo: Conversor de três bitsVejamos as tensões presentes àentrada de cada comparador:

+

-

+

-

+

-

+

-

+

-

+

-

+

-

ViVr

R/2

R/2

R

R

R

R

R

R

Codificador3 bits

I6I5I4I3I2I1I0

Vr0 R/27R Vr Vr0 1

14Vr

Vr1 314

Vr

Vr6 1314

Vr

Os acréscimos seguintes são idênticos obtendo-se:

Considerando uma tensão de referência de 14V, obtém-se:

FMD 6/2006 27/49

ADC em topologia paralelaAs saídas dos comparadores estarão com o valor lógico um desde o valor mais próximo da entrada até à comparação com a menor parte da tensão de referência.

Vi (Volts) I6 I5 I4 I3 I2 I1 I0 ABC

13 a 14 1111111 111

11 a 13 0111111 110

9 a 11 0011111 101

7 a 9 0001111 100

5 a 7 0000111 011

3 a 5 0000011 010

1 a 3 0000001 001

0 a 1 0000000 000

Vantagens/desvantagens:• (V) Este comparador efectua uma conversão rápida.• (D) Quantidade de hardware necessário. Note-se que este conversor para n bits utiliza 2ⁿ comparadores.• (D) Dependência relativamente àprecisão das resistências.

FMD 6/2006 28/49

ADC de dupla rampaO conversor de analógico para digital de dupla rampa faz uso do circuito integrador que, com algumas limitações práticas, implementa a seguinte equação:

onde ti representa o instante inicial da integração e tf representa o instante final da integração.

Com base neste circuito pode-se construir o ADC de dupla rampa.

+

-

C

RVi Vo

Vo − 1RC

ti

tf

Vi.dt

FMD 6/2006 29/49

ADC de dupla rampaConsidere-se o contador em estado de reset, o interruptor S1 em aberto, S2fechado, o sinal Va positivo e o sinal VR negativo mas com |VR|> Va. Se no instante t=t1 o interruptor S1 passar a ligar o sinal Va ao integrador e S2 abre, em resultado Va será integrado. Admitindo que esta integração ocorrerá durante uma fracção de tempo T1, este tempo poderá ser expresso em função do período do sinal do oscilador T como sendo T1 = n1 T.

+

-

C

RVa

VR

S1

S2

+

-

Integrador Comparador

Oscilador

Contador

...SaídasDigitais

v

FMD 6/2006 30/49

ADC de dupla rampaA saída do integrador nesta fase tem o sinal negativo pelo que a porta E deixará passar o sinal do oscilador para o contador. Se o tempo T1 for escolhido de forma a que n1 =2ⁿ, sendo n o número de flip-flops do contador, então o contador que partiu de uma situação de reset estará agora novamente a zero.O interruptor S1 comuta para ligar o sinal VR no instante de tempo t2, correspondente a t1 + T1. Como VR é negativo o sinal v começa agora a subir e como o módulo é superior a Va então o tempo necessário para o sinal regressar a zero e fazer o comparador comutar e desligar o contador éinferior a T1. v

tt1 t2 t3 t4

T1 T2

Para funcionar correctamente o sistema necessita de lógica de controlo para fazer o resetdo contador entre t3 e t4 e para controlar os interruptores S1 e S2.

FMD 6/2006 31/49

ADC de dupla rampaResta agora verificar que o valor de contagem guardado no contador no instante t3 é proporcional ao sinal de entrada Va, para que um circuito deste tipo possa ser usado para conversor. O valor do sinal v no instante t3 é dado pela equação:

Como VR e Va são constantes pode escrever-se:

Se o número de períodos de T2 for n2, então pode escrever-se:

Como n2 é uma fracção de 2ⁿ temos Va expresso com o valor digital n2 em função de VR.

v − 1RC

t1

t2

Va .dt − 1RC

t2

t3

VR .dt 0

Va . t2 − t1 VR . t3 − t2 0 Va ∣ VR ∣. T2

T1

Va ∣ VR ∣. n 2n 1

∣ VR ∣. n 2

2 n

FMD 6/2006 32/49

ADC de dupla rampaA designação de conversor de dupla rampa resulta do facto de a forma de onda do sinal v apresentar duas rectas com declives diferentes, correspondentes aos dois períodos de integração.

Vantagens/desvantagens:• (V) Necessita de pouco hardware. • (V) Tem boa linearidade e precisão.• (V) Não depende dos valores da resistência e condensador. • (V) Tem boa imunidade ao ruído. • (D) Este tipo de conversor é ser demasiado lento.

FMD 6/2006 33/49

Características principais dos ADCsAs principais características dos ADCs são idênticas às dos DACs tomando em conta que a entrada passa a ser analógica e a saída digital.

Linearidade:Tal como para os DACs o erro de linearidade mede as diferenças entre o comportamento real do ADC e o ideal na perspectiva da proporcionalidade entre as diferentes entradas e as correspondentes saídas.

Monotonia:Um conversores de analógico para digital deve ser monótono, isto é a saída digital deve sempre aumentar em resposta a uma entrada crescente. Um comportamento monótono de um conversor de analógico para digital implica um erro de não linearidade integral inferior a 1/2 LSB.

FMD 6/2006 34/49

Características principais dos ADCsResolução:A resolução é um parâmetro muito importante porque determina de forma directa o erro de quantificação que é, normalmente, uma das maiores contribuições para a falta de precisão. A resolução pode ser apresentada como um valor percentual em relação àgama do sinal de entrada ou ser calculada em função desta pela expressão:

Exemplo: Um conversor de 12 bits tem 2¹² intervalos de quantificação ou seja 4096. A sua resolução será aproximadamente de 0,024%. Para uma gama de sinal de entrada de -5V a +5V teremos:

R gama _entradan_int_qnt gama _entrada

2 n

R gama _entradan_int_qnt 5−−5

4096 2. 44mV

FMD 6/2006 35/49

Características principais dos ADCsPrecisão:Na análise da precisão de um ADC inclui-se o efeito dos diversos tipos de erros (desvios de linearidade, variações da tensão de referência, ruído, quantificação, etc).

A precisão é expressa em percentagem do valor da gama escolhida. Valores típicos são de 0.02% a 0.001%.

A precisão determina o número máximo de bits que podem ser utilizados com efeito prático.

FMD 6/2006 36/49

Características principais dos ADCsPrecisão:

Exemplo:Suponhamos que se pretende fazer a utilização de um conversor com uma gama de sinal de 20V a 0V com precisão de 0.01%GS. O erro máximo resultante é de 2mV. Como o erro de quantificação é de 1/2LSB para 10 bits corresponderia a:

A 10 bits corresponderia um erro de quantificação de 10mV, a 11 bits 5mV, a 12 bits 2.5mV e a 13bits 1.25mV. Atendendo ao valor do erro máximo resultante da quantificação devem utilizar-se 13 ou mais bits.

Erro_qnt_10bits GS. 12

.LSB 20. 12

. 12 10 10. 1

2 11 ≃ 10mV

FMD 6/2006 37/49

Características principais dos ADCsSensibilidade à temperatura:Tal como os DACs, também os ADCs sofrem de sensibilidade àtemperatura. Valores típicos desta sensibilidade são da ordem de 20ppm/ºC.

Formato:Um conversor de analógico para digital pode produzir uma saída para o tipo de código pretendido: binário, complemento para dois, código de Gray, etc, pelo que é necessário escolher a solução que se adequa à aplicação pretendida. Por outro lado a saída estará preparada para ser ligada a um tipo de família lógica e também neste caso é necessário escolher a solução adequada.

FMD 6/2006 38/49

Características principais dos ADCsTempo de conversão:Corresponde ao tempo necessário para uma conversão completa do ADC e os valores típicos dos tempos de conversão vão de 1s a 1ns.

Tensão analógica de entrada:Especifica a gama máxima de tensão analógica de entrada que o conversor em questão pode utilizar.

FMD 6/2006 39/49

Comparação das topologias dos ADCsA tabela seguinte resume a informação para as topologias de ADCs que foram apresentadas.

Tipo de ADC Resolução Frequência

de conversãoAplicaçõestípicas

Aproximações

sucessivas8 a 16 bits 10 kHz a 1 MHz

Sistemasde aquisiçãode

dados genéricos, placas

de som para PC’s

Paralelo 6 a 10 bits 100 kHz a 800 MHz Vídeo, Telecomunicações

Duplarampa 12 a 24 bits 1 a 60 Hz Equipamentosde medida

de elevadaprecisão

FMD 6/2006 40/49

Comparação das topologias dos ADCsUma vez analisados os princípios de funcionamento de algumas topologias de conversores de analógico para digital é conveniente ter uma perspectiva de como escolher uma solução para uma aplicação concreta.

Tal poderá ser feito através dos seguintes princípios:

• se a velocidade for crítica, e a resolução até 10 bits for suficiente, deve-se utilizar um ADC paralelo

• se a resolução for o mais importante, e o número de algumas conversões por segundo for suficiente, deve-se utilizar um ADC de dupla rampa

• nas restantes aplicações, para médias resoluções e média frequências de conversão, deve-se utilizar um ADC de aproximações sucessivas

FMD 6/2006 41/49

Exemplos e características de componentes reais

FMD 6/2006 42/49

Exemplo de processamento digital de sinalPara obter uma perspectiva dos sinais envolvidos num sistema comprocessamento digital de sinal é apresentado uma simulação numérica de um sistema muito simples.

Este sistema, que faz uso de conversores de analógico para digital e de digital para analógico de 3 bits, não contém nenhum bloco de processamento digital com o objectivo explícito de permitir comparar o sinal de entrada e de saída.

Entrada AmostradorRetentor ADC DAC

nSaída

FMD 6/2006 43/49

Exemplo de processamento digital de sinalA figura representa o sinal de entrada, o sinal à saída do amostrador retentor, o valor binário à saída do ADC e o sinal de saída.O ADC deste exemplo tem uma correcção de forma a que a decisão seja tomada a meio do intervalo entre os valores de saída.

FMD 6/2006 44/49

Exemplo de processamento digital de sinalEnquanto no caso anterior o sinal de entrada era uma rampa, neste caso trata-se de uma sinusóide.

FMD 6/2006 45/49

Características de um DACMAX507 e MAX508, da Maxim são DACs de 12 bits em topologia de escada R-2R. Estes DACs permitem gamas de entrada unipolar e bipolar até ±15V, tendo o MAX507 12 bits de entrada e o MAX508 8+4 bits.

Aplicações:Offset digital e ajuste de ganhoControlo IndustrialGeradores de forma de ondaEquipamento de teste automáticoCalibração automáticaControlo de máquinas e movimento

FMD 6/2006 46/49

Características de um ADCMAX195, da Maxim é um ADC de 16 bits com uma topologia de aproximações sucessivas. O MAX195 utiliza uma referência externa (até +5V) e tem a possibilidade de escolher uma gama de entrada unipolar (0V até VREF) ou bipolar (-VREF to VREF).

FMD 6/2006 47/49

Exercícios1.1 Explique quais as desvantagens de um conversor de digital para analógico baseado na soma de corrente.1.2 Explique quais as vantagens de um conversor de digital para analógico em escada R-2R em comparação com um conversor baseado na soma de corrente.1.3 Por que valores intermédios passam as saídas dos conversores de quatro bits em rampa e por aproximações sucessivas ao converter um valor de entrada de 7,5 Volts numa gama de zero a quinze Volts?1.4 Explique qual a vantagem do DAC por aproximações sucessivas em relação ao DAC em rampa.1.5 Qual é a resolução de um contador de oito bits?1.6 Explique qual a importância da escolha da tensão analógica de entrada para o funcionamento de um ADC.1.7 Indique qual o número máximo de bits que deverá utilizar numa aplicação com a gama de entrada de 50V a 0V com precisão de 0.04%FS. (R: Erro máximo 20mV. 9 bits≈50mV; 10 bits ≈ 25mV;11 bits ≈ 12,5mV;->11 bits)1.8 Explique como poderia alterar o princípio de funcionamento dos conversores de analógico para digital em rampa e por aproximações sucessivas de forma a que passem a apresentar na saída o valor mais próximo da entrada em vez de apresentarem o valor imediatamente acima e abaixo respectivamente.

FMD 6/2006 48/49

Bibliografia-Herbert Taub e Donald Schilling. Electrónica Digital. McGraw-Hill, 1982.-Jorge Manuel Martins. Sistema de aquisição e processamento de sinais, 2005, disponível em ltodi.est.ips.pt/jomm/-Howard Austerlitz. Data Acquisition Techniques Using PCs. Academic Press, 2003.-Miguel Dias Pereira. Conversores digital-analógico e analógico-digital. disponivel na internetem http://ltodi.est.ips.pt/joseper/PTS 20II/Cap2-PTS 20II.PDF.-Conversores analógico-digitais e digitais-analógicos. disponível na internet em: http://victoria.fis.uc.pt/ppessoais/correia/Aulas/ Apontamentos/Cap-4/Electr-Cap-4-ADC-DAC.htm.-Jacob Millman and Arvin Grabel. Microelectronics. McGraw-Hill International Edition, 1987.-Circuitos e sistemas electrónicos - apontamentos sobre conversoresanalógico-digital e digital-analógico disponível na internet emhttp://iscte.pt/cse/Folhas/Conversores/Conversores.htm.-Rudy Van de Plassche. Integrated Analog-to-Digital and Digital-to-Analog Converters, Kluwer, 1994.-Sidney José Montebeller. Electrônica II. Faculdade de Engenharia de Sorocaba. disponível na internet emhttp://www.facens.br/site/alunos/download/eletronica2/index.php.-Herbert Taub. Digital Circuits and Microprocessors. MaGraw-Hill International Editions, 1982.

FMD 6/2006 49/49