Figun 11.7 - ConWrJOr AID par Aproxima~ Su~.ivas.

VE = 11,2 volts, a saida 110 Comparador da 7 e a Unidade de Controlo mant~m 0 Bi't 7 em7 e passa eo Bit 6, Este , posta em " pelo ql,e se obtem V DA = B + 4 = 12 volts, que ,superior a VE palo que a L nidade de Controlo pae 0 Bit 6 a 0 e pasu 80 Bit 6, Este tal comoos anteriores ~ posto inici~lmente a 1 obtendo-se VDA = 8 + 0 + 2 = 10 volts,que , inferiora VE de modo que 0 Bit E ~ deixado em "

Procede-se de modo ar.alogo para todos os restantes bits de acordo com a seguinte regra:se a tensio VDA resultan'.e de 58 pbr em 1 um determinado bit. juntamente com os bits demajor peso ja analisados for menor que VE, esse bit; ~ deixado em 1; se V DA for major queVE pije-se 0 bit que se est.f a analisar em O. Em qualquer dos casos passa-se ao bit seguinte demenor peso,

Vejamos graficamente : tensio VDA durante os 8 impulsos de conversio (Fig, 11,8 eTabela 11,1),

Verifica.se portanto qt!e a ten5l0 VDA vai-se aproximando sucessivamente da tensio deentrada, durando a conversio .mpre 8 impulsos do oscilador, portanto muito mail rapidodo que 0 metoda anterit)l em que para a mesma precisao de 8 bits eram necessarios nomaxima 266 impulsos de r~16gio,

Um tipo de conversor AID extremamente rapido '0 Con~rPB"lelo. constituido par2" - 1 Comparadores (err que n , 0 numero de bits da converslo) e um Codificador final,

236

Vi = 11,2'

Bit 0.~~

. ~

.-.~ Bit 7

como - podde entrada 0

Os campreferencia ~mente um c11.2.

A grandlimitada pemuitos con

VejamosadOf,O m~ transforratingir urn

descarregaConclu

a tensio te inversarcionaJ. ,

8642

Figure 11.8 - Conwr1Or AID par Aproxima~OeS SucessiV8S.

bits 7 8 5 4 3 2 1 0

TensOea decada bit (V) . 4 2 1 0,1 0,21 0,125 0,082

Os comparador!s para os quais a tensi'o de entrada VE e major que a respectiva tensi'o dereferencia v'- dao saida a 16gico e os restantes saida 1 16gico. 0 codificador sera simples.II*1te um circuito digital combinat6rio capaz de gerar as saidas CBA segundo a Tabela l6gica

,112.A grande vantagem deste tipo de conversor e a sua grande rapidez de converslo que 56 e

ilnitada pelo tempo de resP°sta dos comparadores e 0 major inconveniente e necessitar de'JlUitos comparadores. em particular para conversOes de muitos bits.

Vejamos agora outros tipos de conversores,que efectuam a conversio par CBrga de Conden-~r. 0 mais simples dos quais eo conversor Tensio-FrequenciB em que a tensio de entrada'transtormada numa c:>rrente que vai carregar 0 condensador C dum integrador,at.este~ingir uma determinada tensio de referencia V R. ap6s 0 que 0 condensador . imediatamente

dearregadO atraves do transistor Fet, como se mostra na Fig. 11.10.I' Conclui-se facilmente que a corrente de carga do condensador do integrador e proporclOnali tensio de entrad.I, pelo que 0 per iodo da tensio V c em dente de serra ou dos impulsos Va. inversamente proporcional a VE, au seja, a frequencia dol impulsos de saida Va . propor-Wna/ a tensio de entrada. Portanto se contarmos os impulsos Va dt.-ante um intervalo de

2 1 0 Bit em teste

1 Converslo digital1

Tee.. 11.1

que e de 3 bits e tensio

237

,-

,..

If' . traduf;Bo em

1.12. .pelidado de

ldar. comparador

impulso de Reset0 volts.tm ascendente do0 integr.dor. com Figura 11.11

Fiour811.10 - ConwrlOr Tenllo-Frequincia.

VE= VE1

Ve= VE2 > Ve1

FM~ ~ ond8 do Conversor Tensio-Frequfncia pari dual fen.1 ~ entr8d8.

2~

uma inclin~io constante.independente da tenslo de entreda. No instante em que I tendo\'c iguala a tensio de entrada Ve 0 comparador dB slida 1 I6gico. originlndo i saidl domonoestavel um curto impulso que abre a entrada de rel6gio dos D latch e memoriza 0 estadodo contador nesse preciso instante. Esse estado 6 a traduf;iodigitalda tensio de entrada.I.-omo se pode constatar par observar,io da ocorrincia dos impulsos VM de memoriz~ no

Caso da tensio de entrada ser Ve 1. em que 0 impulso VM ocorre quando 0 contador esta noestado N1. e no caso de a tensio de entrada ser Ve2 > VE'1. em que 0 impulso VM ocorreno instante em que 0 contador esta no estado N2. major que N1. Verifica-se assim Ulna

proporcionalidade entre a tensio de entrada eo valor visualizado no display em virtude de Itensio do integrador ter um crescimento linear e a frequincia do oscilador ser constante.

Um dos inconvenientes deste m6todo de conversio reside no facto de uma eventual vari~ioda frequ6ncia do oscilador de contagem afectar a precisio do valor obtido.

0 conversor representado na Fig. 11.14. apelidado de conllersor d8 Dupl..Rampa, Dual-.Slope Integration. elimina este inconveniente a custa duma major complexidade. como se vino esquema.

~ r;::-,"

VI

r--

r-

Existe neste circuito uma tensio de referencia VRef de polaridade oposta a da entrada,

efectuando.se a conversio em duas tales. Na primeira fase do cicio de conversio 0 comutadoresta ligado para VE pelo que 0 condensador do integrador' carregado durante um tempof ixo, par exemplo durante mil impulsos de rel6gio do oscilador, obtendo.se portanto nofim da contagem a saida do integrador uma tensio Vc proporcional a tensio de entrada. Nasegunda fase 0 comutador electr6nico da entrada ~ comutado para a tensio - VRef plio

(jue 0 condensador C comeca a descarregar. obtendo.se na saida V c do integrador uma rampa

descendente sempre com a mesma inclinacio, de modo que 0 tempo que esta rampa demora

'8

Figura 11.14 - Conllerlor AID de Duple Rampe.

241

a Chegar a 0 volts' pwporcional a tensio a que foi carregado 0 condenudar e esta par sua vel, proporciona! a tensio de entrada. Es. tempo' medido pelo contador e dA.nos a conversiodigital da tenslo de entrada, como podemos ver nas form as de onda representadas naFig. 11.15 re!ativas a duas tensaes de entrada V E 1 eVE 2.

~

I.

~

"

Figure 11.15 - Forn-. de onde do Conwrsor de Duple Re~ pere dwa ten.. de entr8d8 IVE2 > Ve1).

Repare-se que na primeira fase do cicio de conversio a tensio em V c . uma rampa ascen-dente de incli~io proportional i tensio de entrada e tern a dur~io de 1000 impulsos derel6gio. NI .gunda fl. ., contador volta I zero e recome~ nova contagem e simu Itaneamentea tensio em V c inicia a amp. d~."dente de inclin~io con stante definida pela tensio derefer6ncie, de sinal cposto. de entrada. No instante em que a tensio Vc Itinge 0 volts 6 gerado

um curto impulso na entr .da de rel6gio dOl latch que memorizam 0 estado do contador nesseinstante, 0 qual como vimos 4 . trad~1o digital da tenslo de entrada.

A grande vantagem deste m4todo de conversio por dupla rampa reside no facto de I medidaefectulda ser independente da frequincil do oscilador e dos valores da resistencia e d:, conden-sedor do integrador, pois um eventual desvio destes plrametros em relacio aDs valores te6ricosnio Ifecta I conversio,em virtude de as imprecisOes resultantes se compenserem pelo factode I carga e descargl do integrador se efectuar pelo mesmo circuito.

242

DIGITAL MEETS ANALOGChanter 9626

De facto, a pirencia VAet, PO4qual ele e utilizemetros e Ohmirrinconveniente de

Nos conver~1efectuar a conYere Guards (SlmplAID durante tod

Tenslo ~Entrada ...

Antes do cicfecha momenta

carregado com,0 cicio de conYIpois com 0 intidancia a tensio

Existem nogama de conYer!

ings of an inte-:iple of the linee this rejection

and, in some cases, at the same slope. Inthe most accurate converters, the conver-sion cycle is preceded by an "auto-zeroing"cycle in which the input is held at zero.Since the same integrator and compara-tor are used during this phase, subtract-ing the resulting "zero-error" output fromthe subsequent measurement results ineffective cancellation of errors associatedwith measurements near zero; however,it does not correct for errors in overallscale.

1ii~Wi--tun ",'-vmptote "'"

JJ ",,; / ""

..!.MOnd.,int8gration

I 8IVmptOt~ J1~ 1«»

Il)

rejection with

lave the disad-compared with

Figure 9.56. Dual-slope conversion cycle..war technique.citor and com-in single-slopehows the idea.~roportional to~pacitor for~e capacitorIrrent until the

The time to)roportional

~-t-e-

Note that even the clock frequency doesnot have to have high stability in dual-slope conversion, because the fixed inte-gration time during the first phase of themeasurement is generated by subdivisionfrom the same clock used to incrementthe counter. If the clock slows down by10%, the initial ramp will go 10CM> higher

down time. Since that's measured in clockticks that are 10% slower than normal,the final count will be the same! Onlythe discharge current has to be of high sta-bility in a dual-slope converter with inter-nal auto-zeroing. Precision voltage andCurrent references are relatively easy to

and the (adjustable) referenceCurrent sets the scale factor in this type

When choosing components for dual-slope conversion, be sure to use a high-. capacitor with minimum dielec-

absorption ("memory" effect; see the

le:ng ande same

~-

A1~ALOG/DIGITAL CONVERSION.9.21 Charge-ba!aDcing techniques 627

model in Fig. 4.42) - polypropylene,polystyrene, or Teflon capacitors workbest. Although these capacitors are notpolarized, you should connect the outsidefoil (indicated with a band) to the low-impedance point (the output of the integra-tor op-amp). To minimize errors, chooseintegrator R and C values to use nearlythe full analog range of the integrator. Ahigh clock frequency improves resolution,although you gain little once the clock pe-riod becomes shorter than the comparatorresponse time.

When using precision dual-slope con-verters (and, indeed, any kind of preci-sion converter) it is essential to keep digitalnoise out of the analog signal path. Con-verters usually provide separate "analogground" and "digital ground" pins for thispurpose. It is often wise to buffer the digi-tal outputs (say with a '244 three-state 0c-tal driver, asserted only when reading theoutput) in order to decouple the converterfrom the digital roar of a microprocessorbus (see next chapter). In extreme casesyou might use opto-couplers to quarantinethe noise of a particularly dirty bus. Besure to use liberal power-supply bypassingright at the converter chip. And be carefulnot to introduce noise during the criticalendpoint of the integration, as the rampreaches the comparator trip point: For ex-ample, some converters let you check for. readms -the-output.

word; don't do it! Instead, use the separateBUSY line, suitably isolated.

Dual-slope integration is used extensive-ly in precision digital multimeters, as wellas in conversion modules of 100bit to 18-bit resolution. It offers good accuraCy andhigh stability at lowest cost, combined withexcellent rejection of power-line (and other)interference, for applications where speedis not important. For a fixed amount ofmoney, you will get greatest precision witha mOdule that uses this technique. Thedigital output codes are strictly monotonicwith increasing input.

-.

Figure 9.57. Delta-siam- charge-baJancina ADC.

"~-