1

Aplicações

- Circuitos e dispositivos de RF- Conversores termoelectricos

Motivação para dispositivos integrados Dispositivos de RF [1]

- Pretende-se que no mesmo microssistema se possa ter: -Transceiver, sensores e a electrónica de controlo e processamento

… e antena (porque não?)

- Especialmente concebidos para aplicações de sensores

Sensor 1Sensor 2

.....Sensor n

Controlo eProcessmento

Memória

RF transceiver

Interfacesem fios

Ant

ena

Alimentação (bateria)

- Oferecendo as possibilidades de:- controlo de funções- de ajuste da potência de emissão

2

Dispositivos de RF [2]- Bandas de frequências disponíveis

Tecnologias para comunicações sem fios

Rádio-frequência Rádio-Ultasónicas Campo magnético/Electromagnéticas Opticas

Normalizadas Não normalizadas Normalizadas

RFID

Infravermelhos LASER

Normalizadas

IrDA

Bandas ISM

433.05 a 434.379 MHz

868 a 870 MHz

1.88 a 1.9 GHz

2.4 a 2.4835 GHz

5.725 a 5.875 GHz

DECT

Bluetooth

ZigBee

WLAN 802.11

LR-WPAN802.15.4 nanoNET

EspecificaçõesRF CMOS transceiver a 2.4 GHz

Arquitectura

Ant

ena

Filtro

LNA

Pós-amplifidaor

Detector deenvolvente

PAOn-chip

RFswitch

RXD

TXD

Oscilador localde 2.4 GHz

Activação do receptor

Activação do emissor

- Receptor

- Antenna-switch

- Emissor

- Para uma potência de emissão de 0 dBm, em ASK

- Ter uma sensibilidade mínima de -60 dBm

- Suportar baud-rate até 250 kbps, com Pe≤10-6

- E uma distância máxima de 10 metros

3

EsquemáticoRF CMOS receptor a 2.4 GHz [1]

bondpadL s

LsdL g

L d

Cb

Bias 1

InputM1

M2 Bias 2

Bias 3

Outputstream

LNA

Post-amplifiers (PostAmp)

Envelopedetector

Post-Amp Output bufferM3

M4

M5

Bias 1Vcontrol

Bias 2 Bias 3

- LNA- Pós-amplificador- Detector de envolvente

- Enable/disable(power-saving)

Amplificador de baixo ruído (LNA) - SimulaçõesRF CMOS receptor a 2.4 GHz [2]

Frequência (GHz)

S 21 (d

B)

2.0 2.2 2.4 2.6 2.81.8 3.0

12

14

16

18

10

2019.16

19.16 dB

1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.21.4 3.4

1.01.52.02.53.03.54.0

0.5

4.5

Frequência (GHz)

Figu

ra d

e ru

ído

do L

NA (d

B)

1.270

2.977

NFLNA

NFmin

3 dB

Potê

ncia

à s

aída

do

LNA

(dBm

)

-60 -50 -40 -30 -20 -10 0-70 10Potência à entrada do LNA (dBm)

-60

-50

-30

10

-70

30

2.9

~ -8 dBmPotê

ncia

à s

aída

do

LNA

(dBm

)

-160

-120

-80

-40

0

40

-180

60

-60 -50 -40 -30 -20 -10 -5.4 0-70 10Potência à entrada do LNA (dBm)

~ -6 dBm

4

RF CMOS receptor a 2.4 GHz [3]Detector de envolvente

- Resposta do detector de envolvente:

Antenna-switchCaracterísticas desejáveis

- Portas single-ended- Isolamento elevado

Receptor

M1

M2 M3

M4

Transmissor

Antena

Vcontrolo1Vcontrolo2

- Atenuação de inserçãobaixa

Atenuação

1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.21.4 3.4

-1.5

-1.4

-1.3

-1.2

-1.6

-1.1

Frequência (GHz)

Perd

a de

inse

rção

do

switc

h (d

B)

Isolamento

Isol

amen

to n

o sw

itch

(dB)

-46

-44

-42

-40

-48

-38

1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.21.4 3.4Frequência (GHz)

5

RF CMOS emissor a 2.4 GHz [1]Esquemático

- Circuito modulador

- Amplificador de potência e selecção de nível

- Filtro passa-banda

C2

Cb

C1L 1

L 2

50

ant

enna

Ω

ASKBit stream

Carrier

Powerselect 1

Powerselect 2

ExternalFilter

RF CMOS emissor a 2.4 GHz [2]Malha de captura de fase (PLL)

PFD CPFiltro

de malha(LF)

VCO

: N

PFDCPφK

sKVCO)(sZ

)(sG

)(sH

ref

reffθ

div

divfθ

outfcontroloV

- PLL com divisão inteira na realimentação, N = 120

fout = N × fref

6

RF CMOS emissor a 2.4 GHz [3]PLL - Phase-frequency difference (PFD)

- A PLL converge mais rápido

+π +2π

-2π -π

-π-∆

+π+∆

Vout

PFD Ideal

PFD real

φ∆0

+π +2π

-2π -π

Vout

PFD proposto

φ∆0

- PFD convencional

Up

DownFdiv

Fref

PFD

- Este PFD

RF CMOS emissor a 2.4 GHz [4]PLL - Charge-pump (CP)

- Desvia a corrente ao invés de a cortar

- Menos espúrios de fREF à saída da PLL

IUp

IDown

down

up

ControloV

C

Saída

aM1

bM1

cM1 dM1 eM1

aM 2 bM 2

aM 3

bM 3cM 3

4M

aM 5bM 5

aM 6bM 6

7M

Andares de polarização e controlo Andar de saída

Kφ = 175/2π µA/rad

- Menos ondulação (ripple)

7

RF CMOS emissor a 2.4 GHz [5]PLL - VCO

- VCO em anel (usa current starved inverters)

Bias

2M

3M4M

5M 6M

7M

aM 8 bM8 cM 8

baM ,9 dcM ,9 feM ,9

baM ,10 dcM ,10 feM ,10

aM11 bM11 cM11

tuningV

1MV

controlo

controloV

Bias12M

13M

14M

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.2

Freq

uênc

ia à

saíd

a do

VC

O [G

Hz]

Tensão de controlo, [V]Vcontrolo

2.1

2.2

2.3

2.4

2.5

2.6

2.7

2.8

KVCO = 876.6 MHz/VSintonia completa em[0-1.8 V]

RF CMOS emissor a 2.4 GHz [6]PLL - Divisor de frequência na realimentação

Entrada do buffer

controloV

Saída do buffer

11M 14M

12M15M

13M 16M

Buffer

1M

2M

3M

4M

5M

6M

7M

8M

9M

Entradado divisor

Saída do divisor

10McontroloV

: 2 (TSPC)

0X 1X 2X 3X 4XDivisor 2/3 Divisor 2/3 Divisor 2/3 Divisor 2/3

4M3M2M1M

: 30

D QQ

DQQ

inFoutF

MC

8

RF CMOS emissor a 2.4 GHz [7]PLL - Convergência para quatro filtros de malha

0 1 2 3 4 5 6 7

1.4

0.2

0.4

0.6

0.8

1

1.2

0

Simulação 1

Simulação 2

Simulação 3

Simulação 4

Tempo [ s]µ

V

[V

]co

ntro

lo

C2

R2

C1

R3

C3

Icp

Vtuning

Filtro 1Filtro 2Filtro 3Filtro 4

1.6 µseg

Amplificador de potênciaSinal ASK nos terminais da antena - Simulação

Bits

trea

m a tr

ansm

itir

0

0.5

1

1.5

2

0 100 200 300 400 500 600 700 800Tempo [ns]

Sina

l ASK

na

ante

na

-0.4

-0.2

0

0.2

0.4

0 100 200 300 400 500 600 700 800Tempo [ns]

- Para a potência máxima à saída- Corresponde a 1.21 mW na antena

9

Antenna-(RF)-switch- Perda e isolamento

- Linearidade

0

Tens

ão V

2 no

pad

que l

iga à

ante

na [V

]

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6Tensão V1 no TX pad [V]

1.8

1

0.2

0.4

0.6

0.8

1.2

Tens

ão V

2 no

pad

que l

iga à

ante

na [V

]

0

-0.5

-0.4

-0.3

-0.2

-0.1

0.1

0.2

0.3

0.4

0.5

-0.5 -0.4 -0.3 -0.2 -0.1 0 0.1 0.2 0.3 0.4 0.5Tensão V1 no TX pad [V]

Sentido de recepção Perda obs. Perda sim. Isolam. obs. Isolam. sim.5.55 dB 1.03 dB 49.61 dB 43 dB

Sentido de emissão Perda obs. Perda sim. Isolam. obs. Isolam. sim.2.88 dB 1.03 dB 49.63 dB 43 dB

Sentido de emissão Perda obs. Perda sim. Isolam. obs. Isolam. sim.1.21 dB 1.03 dB 47 dB 43 dB

Microdispositivo fabricadoTecnologia CMOS de 0.18 µm da UMC destacando-se:

- Baixo consumo e alimentação a 1.8 V- 6 níveis de metal (em alumínio)- Condensadores e indutâncias de RF

- Camada especial para as protecções ESD- Transístores MOS optimizados para RF- Resististências de elevado valor

10

RF CMOS transceiver a 5.7 GHz

- Diagrama de blocos:

- A PLL também usa o método da divisão inteira na realimentação- pois pretende-se uma única frequência- low-power e rápida convergência norteou a escolha dos diversos

componentes da PLL

LNA

Drive

~PLL

LPF

LPF

Out

In

On-chip realization

From

ant

enna

- Também fabricado na tecnologia CMOS RF de 0.18 µm da UMC- para permitir elevado grau de integração (mais transístores)- alimentar apenas a 1.8 V

Pode também ligar a blocos de IF (p.ex. des/moduladores ecodecs)

RF CMOS receptor a 5.7 GHz [1]-Para a menor figura de ruído, NF, optou-se por usar um LNA comdegeneração indutiva na fonte e apenas um transístor (menos ruído,mas também menor ganho)

L

L

Ld

s

g

Bias Output(To mixer)

CB

Input(From antenna)

mm µµ 18.0/105

Apenas um transístor

Para frequências na gama[5.420-5.830 GHz], as simulaçõesmostraram um ganho na gama[9.597-9.807 dB] e um factor de estabilização, K, de 1.209, orao LNA é incondicionavelmenteEstável (K>1).

11

RF CMOS receptor a 5.7 GHz [2]-A desmodulação é feita por produto analógico, seguida de filtragempassa-baixo

-O circuito de desmodulação é uma versão simplificada da célula deGilbert

From LNA

RLRL

IF output

LO

LOFr

om P

LL

mm µµ 18.0/105

mm µµ 18.0/105

RF CMOS emissor a 5.7 GHz [1]-A modulação é feita por produto analógico da portadora com o sinala transmitir e é feito também numa célula de Gilbert simplificada

-O sinal modulado é amplificado e filtrado (passa-banda) numAmplificador de potência externo (a seguir a um driver)

- A portadora local é gerada numa PLL

- A freq. da portadora éprogramada digitalmente[0,15]

- Uma referência de13.56 MHz produz freqsna gama fo=N.fs ou seja

[5424; 5830 MHz]N=400+2S, S=[0-15].

Loopfilter VCO

Frequency dividerration programming

Referencegenerator Phase/frequency

difference (PFD)Charge-pump

(CP)

13.56MHz

φK VCOK)(sZ

N

reff

divf

Buffers

Frequencydivider : P

Dual modulusfrequency divider

: (M+1)/M

Swallowcounter

: S Frequencydivider : N

TSPC: 2

Static

: 2Divider : P/2

outf

12

RF CMOS emissor a 5.7 GHz [2]

- VCO do tipo ring para poupar área de chip

- A célula unitária é diferencialcom duas ligações cruzadaspara forçar os inversores asaturarem completamenteoscilando sem problemas.

Menos sensibilidadeao ruído, melhor comutação.

+1inV −

1inV

−outV +

outV

tuningV

−2inV +

2inV1M

2M

3M

4M

5M 6M

7M 8M

M1M2M3M4M5M6M7M8

16.51

6.599

0.60.6

0.180.180.180.400.400.180.180.18

MOSFET W [ m] L [ m]µ µ

Unitary cellof VCO Unitary cell of the VCO

Loopfilter VCO

Frequency dividerration programming

Referencegenerator Phase/frequency

difference (PFD)Charge-pump

(CP)

13.56MHz

φK VCOK)(sZ

N

reff

divf

Buffers

Frequencydivider : P

Dual modulusfrequency divider

: (M+1)/M

Swallowcounter

: S Frequencydivider : N

TSPC: 2

Static

: 2Divider : P/2

outf

RF CMOS emissor a 5.7 GHz [3]Loopfilter VCO

Frequency dividerration programming

Referencegenerator Phase/frequency

difference (PFD)Charge-pump

(CP)

13.56MHz

φK VCOK)(sZ

N

reff

divf

Buffers

Frequencydivider : P

Dual modulusfrequency divider

: (M+1)/M

Swallowcounter

: S Frequencydivider : N

TSPC: 2

Static

: 2Divider : P/2

outf

Buffers

TSPC

: 2Internalbuffers

TSPC2/3

2/3divider

DFFCtoggle

flip-flop

MC1

(M+1)/M select

MC2

Prescaler

- Divisor de frequência

- N=2(M.P+S), - (M+1)/M, M=10, S=20, P/2=10- Ultimo divisor assegura duty-cycle de 50%- Saída do primeiro TSPC divider: [2712; 2915 MHz] - Prescaller usa outro TSPC divider

Input (F)

Output (F/2)1.44

1.15

0.36

1.73

1.01

1.44

1.44

1.22

1.51

Input (F)

OutputF/11 or F/10

3

MC (11/10)

0.5

2

1.3

3

2 2

1.5

0.5

3

0.5

3 2

1.3

3

3

13

RF CMOS emissor a 5.7 GHz [3]- Processo de contagem no Swallow counter

CLK 10 CLKcycles

VCO out

10 CLKcycles

20 cycles

10 CLKcycles

10 CLKcycles

20 cycles

Upper 15 groups Remain 5 groups

MC Swallow counting=0, MC is allways=0

20 cycles

10 CLK cycles 10 CLK cycles

VCO out20 cycles

CLK 11 CLKcycles

11 CLKcycles

10 CLKcycles

10 CLKcycles

10 CLKcycles

11 CLKcycles

10 CLKcycles

Upper 15 groups Remain 5 groups

MC

Swallow counting=3

20 cycles22 cycles 22 cycles 22 cycles

10 CLK cycles

VCO out20 cycles

CLK 11 CLKcycles

11 CLKcycles

10 CLKcycles

10 CLKcycles11 CLK cycles

Upper 15 groups Remain 5 groups

MC

Swallow counting=15

22 cycles22 cycles

10 CLK cycles

20 cycles20 cycles22 cycles

Divisão por 400=2×200= 2×(15×10)+5×10

Divisão por 406=2×203= 2×203=2×[(3×11+12×10)+5×10]

Divisão por 430=2×215= 2×215=2×[(15×11)+5×10]

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.64000

4500

5000

5500

6000

6500

7000

KVCO=2.8 GHz/V

RF CMOS emissor a 5.7 GHz [4]- PLL analysis

- VCO (zona linear)- KVCO≈2.8 [GHz/V]

- Charge-pump:- IUp=269 µA,- Idown=201 µA- Kφ=75 µA/2π rad

14

4mm

1.5mm

Antenas e RF CMOS transceiver a 5.7 GHz- RF transceiver

-Vantagens das altas frequências (p.ex. 5.7 GHz face a 2.4 GHz)- maiores baud-rates- antenas com dimensões menores- dobrando uma antena e usando técnicas WLP é possível fabricar

microssistemas com todos os elementos integrados (sens+elect+ant).

Antena em substratos HRS [1]- Um primeiro protótipo para 5.7 GHz foi fabricado- Em substratos de silício altamente resistívo (HRS)

- ε=11.7 e σ na gama 0.02-0.05 S/m- espessura de 525 µm ± 25µm (onde é que já vi isto? )-área total de 7.7×7.6 mm2

SiO

mµ525

nm300

2

High resistive substrate

mµ2 Aluminum

mµ2 Aluminum

15

Antena em substratos HRS [2]- As medições revelaram um protótipo com:- frequência central próxima dos 5.705 GHz- LBanda=90 MHz com perda de retorno=-10 dB- e ganho directivo de 0.3 dB

Efeito Seebeck ∆T

Quente Frio

∆V

+ + + + + + + +

--------

Quente Frio

+ + + + + + + +

--------

++++++++

- - - - - - - -

V

α < 0

α > 0

Efeito Seebeck. Os electrões na região aquecida deslocam-se para a região fria (onde encontram níveis de menor energia), proporcionando uma diferença de potencial entre as duas regiões.

Junção de dois materiais com coeficientes de Seebeck diferentes.

TV

∆∆

=α

Conversores termoeléctricos [1]

16

Efeito SeebeckConversores termoeléctricos [2]

Efeito PeltierConversores termoeléctricos [3]

17

Efeito Peltier

Φm Φn

Φp

tipo p metal tipo n

Efp

Ec

Ev Efm

Efn Ec

Ev

tipo p metal tipo n

Efp

Ec

Ev

Efm Efn

Ec

Ev

Junções resistivas entre um metal e um semicondutor. T.απ =

Conversores termoeléctricos [4]

Arrefecimento PeltierConversores termoeléctricos [5]

18

Figura de mérito

Um material: Um dispositivo:

Conversores termoeléctricos [6]

ρα 2

=PF

Conversores termoeléctricos [7]Materiais

19

MateriaisConversores termoeléctricos [8]

Conversores termoeléctricos [9]Fabrico de conversores termoeléctricos planares

20

Conversores termoeléctricos [10]Alguns dados de filmes finos obtidos por co-evaporação

Conversores termoeléctricos [11]Fabrico de conversores termoeléctricos planares (cont.)

Elementos p- e n- depositados numa folha de kapton comespessura de 25 microns, antes e depois da deposição doscontactos

21

ther

moe

lect

ricde

vice

Step-upInput

inRupC SW

DupLstoreC

LoadR

Step-upOutput

Conversores termoeléctricos [12]Fabrico usando técnicas MCM

Circuito simplificado que permite aumentar a tensão paraníveis compatíveis com a electrónica (voltage step-up)

Si - Substrate

LiCoO2 - CathodeLi3PO4 - Electrolyte

SnO2 - Anode

Si3N4Protective coating

Cathode metalcurrent collector

Anode metalcurrent collector

Microbateria em corte

Conversores termoeléctricos [13]Uma aplicação para sensores

- Muito inconveniente - conveniente e prático