tecnicas digitais 1 uerj 2021 v. 2

N O T A S D E A U L A , R E V 2 . 0 – U E R J 2 0 2 1 – F L Á V I O A L E N C A R D O R Ê G O B A R R O S

Técnicas Digitais 1

Flávio Alencar do Rego Barros Universidade do Estado do Rio de Janeiro

E-mail: [email protected]

Capítulo

2

Índice analítico

2. TABELA VERDADE E PORTAS LÓGICAS .... 1

2.1 – PORTAS SEMINAIS .................................... 1 Porta AND .................................................................. 1

Porta OR ..................................................................... 2

Porta NOT................................................................... 4

2.2 – PORTAS COMBINADAS............................. 5 Porta NAND ............................................................... 5

Porta NOR .................................................................. 5

Porta OR-Exclusive XOR .......................................... 5

2.3 – PORTAS SSI TTL COMERCIAIS................ 8

2.4 – DATASHEETS ........................................... 11 CI 74LS00 Características Completas ... 11

CI 74LS04 Pinagem .. 16

CI 74LS86 Pinagem .................................................. 17

2.5 – PORTAS: QUESTÕES ADICIONAIS ....... 18

Exercícios-2 .................................................... 19

Laboratório-1 .................................................... 22

Laboratório-2 .................................................... 22

Referências do Capítulo 2 .......................................... 23

Respostas selecionadas do Capítulo 2 ...................... 24

2 – T A B E L A V E R D A D E E P O R T A S L Ó G I C A S

Flávio Alencar UERJ2021 Pg.2-0

Cap.

2

2 - T A B E L A V E R D A D E E P O R T A S L Ó G I C A S


2. Tabela Verdade e Portas Lógicas

Ao final desta seção você deverá identificar as principais portas lógicas que implementam as principais funções lógicas elementares e a relação entre tabela verdade, diagramas de Venn e tais funções lógicas. Da

mesma maneira identificará as primeiras realizações que combinam tais portas elementares de modo a obter funções lógicas úteis.

stas notas de aula NÃO substituem leituras complementares nos livros texto adotados, por isto, o estilo escolhido é propositalmente sintético, mas com farto uso de exemplos ilustrativos. A ideia é reduzir a necessidade de intensa cópia durante as aulas, o texto tem a mesma sequência dos assuntos

dados em aula, estando nele embutidos exercícios e resumo de roteiros para experiências práticas, dicas e informações básicas também abordadas nas aulas. Observe a notação ao lado. É possível eu disponibilizar algum material adicional usado nas aulas neste período transitório.

Ao final de cada seção estão listadas respostas selecionadas de exercícios.

2.1 – Portas lógicas seminais

Porta AND

A

B Y

Y = A . B (AND-2)

Capítulo

2

E Í C O N E S

Informação valiosa ou dica

Exercícios

Laboratório

A B Y

0 0 0

0 1 0

1 0 0

1 1 1



Entrada Saída Propriedades do AND:

A . 0 = 0

A A . 1 = A

B Y A . A = A

C A . A = 0

Y = A . B . C (AND-3)

Portas contendo mais de duas entradas podem ser obtidas por combinação destas portas seminais. Nos concentraremos nas portas seminais.

Porta OR

A

Y

B

Y = A + B (OR-2)

Entrada Saída Propriedades do OR:

A + 0 = A

A A + 1 = 1

B Y A + A = A

C A + A = 1

Y = A + B + C (OR-3)

A B C Y

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 0

1 0 1 0

1 1 0 0

1 1 1 1

A B Y

0 0 0

0 1 1

1 0 1

1 1 1

A B C Y

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 1



AA AA

AA AA

A . B A . B A + B A + B

A . A = 0 A . A = 0 A + A = 1 A + A = 1

BB BB

AA AA

SS SS

SS SS

Uma visualização gráfica equivalente da tabela verdade é o Diagrama de Venn, onde cada segmento do espaço lógico corresponde a um estado do conjunto de variáveis:

Exemplo: Traçar a forma de onda de saída:

R:

A

Y

B

AB = 00 (fora de A, fora de B)

AB = 01 (fora de A, dentro de B)

AB = 10 (dentro de A, fora de B)

AB = 11 (dentro de A, dentro de B)

S A B

A

B

Y



Porta NOT

A Y Y = A (NOT)

Exemplo: Uma das utilidades da porta inversora é promover uma linha de retardo. Se t é o retardo de cada porta NOT, trace a forma de onda da saída Y e das saídas parciais B, C e D. (próxima página)

A B C D Y

R:

A Y

0 1

1 0

A

B

Y

C

D

t

Retardo=4t

t

t

t

t

t



2.2 – Portas Combinadas

As portas NAND e NOR são composições de AND e OR com NOT, respectivamente:

NOR OR + NOT

NAND AND + NOT

A porta NAND é a mais rápida e mais barata. Dê preferência a realizações com ela!

Porta OR-Exclusive (XOR)

A A

Y ou Y

B B

Y = A B (XOR-2) Entrada Saída Propriedades do XOR:

(saída é 1 somente se uma das entradas é 1) A 0 = A

A 1 = A

Com estas propriedades XOR é naturalmente um comparador A A = 0

(“0” se variáveis iguais, “1” se diferentes) A A = 1

A B Y

0 0 0

0 1 1

1 0 1

1 1 0



As duas primeiras propriedades tornam o XOR apropriado para chavear sinais de controle:

A 0: Y = A

CONTROLE

1: Y = A

Y

Expressando o XOR em termos de portas AND e OR:

Y = A B = A . B + A . B (acompanhe também na tabela verdade. Sugestão: desenhe o circuito equivalente do XOR em termos de portas AND e OR).

Alguns exemplos de uso de portas lógicos:



2.3 – Portas SSI TTL Comerciais

Os principais integrados SSI (Small Scale Integration) comerciais de tecnologia TTL série 74:

Na figura acima é visto o CI 7400 (Quad NAND-2). Em todos outros integrados se reproduzem as características que você pode ver nestes:

1) Pino 1 é o primeiro à esquerda quando se coloca o entalhe da pastilha na parte de cima;

2) VCC = 5 volts no pino 14 (primeiro pino de cima à direita), GND no pino 7 (terra, último pino de baixo à esquerda);

3) A e B são entradas, Y saída, todas numeradas por porta;

4) Características adicionais (como, por exemplo, o retardo da porta) se encontram nos manuais. Alguns exemplos são mostrados ao final desta seção, um deles, o CI 7400 é mostrada a característica completa, os outros apenas a pinagem.

Existem dois principais tipos de transistor (MOS e bipolar). O primeiro, MOS, apresenta características elétricas que o tornam inconveniente para baixa e média escala (SSI e MSI), mas são altamente apropriados para alta e muito alta escala de integração (LSI e VLSI). A partir do transistor bipolar são fabricados integrados de 3 famílias: IIL (lógica de injeção integrada), apropriada para larga escala de integração; ECL (lógica acoplada pelo emissor), a que apresenta maior velocidade, mas por isto mesmo apresenta suas dificuldades, com os fios de interligação de circuitos exigindo tratamento de linhas de transmissão; TTL (lógica transistor-transistor), a mais simples e que usaremos neste curso.

Os diversos fabricantes incorporam caracteres próprios ao número característico do integrado, p.ex., Texas (SN), National Semiconductor (DM), Signetics (S), etc. Vamos nos referir aqui à nomenclatura da Texas. No código do componente vem especificada a série e o código único do componente (p. ex., 7400 é a parte

Integrado Conteúdo

7400 Quad NAND-2

7402 Quad NOR-2

7404 Hex Inversor

7408 Quad AND-2

7410 Triplo NAND-4

7420 Dual NAND-4

7427 Triplo NOR-3

7430 Single NAND-8

7432 Quad OR-2

7486 Quad XOR



única do código do NAND-2, igual para qualquer fabricante). Adicionalmente no código aparece a tecnologia empregada, como S – Schotky, LS – Low-power Schotky, ALS – Advanced Low-power Schotky, etc.).

A complexidade do CI pode afetar o tipo de empacotamento do chip. Por exemplo, na figura a seguir ilustramos o empacotamento que mais nós usaremos, o DIP (Dual In-line Packet) que é comum para dispositivos SSI e MSI, enquanto o empacotamento PLCC (Plastic Leaded Chip Carrier) é comum em dispositivos com mais alto grau de integração como é o caso de algumas soluções com PLD, que não faz parte do escopo deste curso.

Os níveis lógicos que já mencionamos na realidade respondem faixas de valores válidos separadas por uma faixa intermediária com valores “proibidos” (onde o chip não é capaz de reconhecer como “0” ou “1” lógico:



A série TTL é composta de 5 subfamílias de CIs, todos integrados cumprindo as mesmas funções lógicas, mas diferindo em termos de potência, atraso da porta e custo. Via de regra usaremos nas experiências CIs da família 74LS. A seguir são mostradas características típicas de cada família:

Séries Tipo de transistor

e potência

Atraso

(ns)

Dissipação

(mW)

Custo

54LS/74LS Schottky, baixa potência

9,5 2

54L/74L Comum, baixa potência

33 1 o mais baixo

54S/74S Schottky, potência normal

3 19 o mais alto

54/74 Comum, potência normal

10 10

54H/74H Comum, alta potência

6 22

As portas básicas comerciais são SSI disponíveis em empacotamento de quatro (quad, AND e OR) ou seis (hex, NOT) portas. Um exemplo de uso de CI único em um controle simples de processo fabril (monitor de condições de correia transportadora) poderá ser feito em aula.

Existe uma questão típica de hardware a ser resolvida quando se interliga portas ou circuitos digitais, a

MMaarrggeemm ddee RRuuííddoo (considere VNL e VNH margens de ruído baixo e alto, respectivamente). Na figura a seguir estão ilustradas as situações:

a) que não precisa interface;

b) que precisa interface.



2.4 – DATASHEETS

CI 74LS00 – Características Completas

Nesta e nas próximas páginas se encontram algumas poucas cópias do manual da Texas Instruments, com as características de portas TTL da série 74/54. O manual completo poderá ser consultado na secretaria do laboratório ou buscado na Internet. No site da cadeira é oferecido o código de todos os CIs da Família 7400 de forma genérica especificando a que se destina cada um dos integrados.



CI 74LS04 – Pinagem



CI 74LS86 – Pinagem



2.5 – PORTAS: QUESTÕES ADICIONAIS

Por conta da maior velocidade e do preço mais baixo é comum o projeto lógico ser implementado

ppoorr ppoorrttaass NNAANNDD. Acrescenta uma sua característica (e também do NOR!) que é a sua universalidade. Todas as portas básicas ou combinadas podem ser realizadas apenas com NANDs:

Outra questão de portas é o seu FFaann--OOuutt que indica qual o número de portas pode ser “pendurada” na saída dela. Na figura a seguir está ilustrada uma saída TTL alimentando cargas em baixa tensão.



Observe que 𝐼𝑂𝐿 é a corrente absorvida que será a soma das correntes 𝐼𝐼𝐿 das cargas colocadas. Por

exemplo, se usarmos os dados: 𝐼𝐼𝐿 = 1,6 mA; 𝑉𝑂𝐻 (max) = 0,4 volts. Se o transistor Q4 pode absorver até 6

mA para que seu 𝑉𝑂𝐻 (max) não ultrapasse os 0,4 volts, então Q4 pode suportar 16 mA/1,6 mA = 10 cargas. Análogo se a saída alimenta cargas em alta tensão. A questão agora envolverá o transistor Q3 e sua

corrente 𝐼𝑂𝐻 e as correntes das cargas 𝐼𝐼𝐻. O fan-out escolhido deverá ser o menor dentre os dois.

O dual do FFaann--OOuutt é o FFaann--IInn que por sua vez é expresso em Ampères indicando as correntes necessárias para o perfeito funcionamento da entrada, como ilustra a figura a seguir.

Outra questão ainda é que se inicia com Técnicas Digitais um caminho que pode desembocar em computadores digitais. Os computadores são centrados em ALU (Arithmetic Logic Unit, o processador, grosso modo) e a RAM (Random Access Memory). Nas RAMs os dados são acessados em unidades de número de blocos de bits que recebem os nomes: nibble – 4 ; byte – 8; word – 16; longword – 32; quadword – 64. Mais à frente veremos que para transações no interior ou entre computadores são trocados códigos como BCD, ASCII, Gray, etc. Eles serão abordados por nós um pouco adiante, mas antecipamos que BCD, Hexadecimal e Gray se referem a nibbles, ASCII e transmissão assíncrona se referem a bytes, enquanto os PCs atuais se referem a quadwords.

Exercícios-2

1. Combinando-se porta NOT e porta AND consegue-se transformar uma transição de nível de sinal em um pulso, algo de utilidade nos circuitos digitais. (continua...)



(... continuação)

a) Analise o circuito abaixo. Considere que tanto a porta NOT quanto a porta AND gastam t para mudar de estado

b) O que acontece se colocar 3 portas NOT ao invés de uma apenas?

2. Como NAND-2 é mais barata e mais rápida, é comum derivar a porta inversora a partir dela. Mostre como.

3. Muitas vezes é necessário integrar mais de uma linha de acionamento lógico em uma única linha. Por exemplo, o circuito abaixo usa detectores de subida (como o do exercício 7) e uma porta OR para fazer isto. Analise o circuito considerando o mesmo retardo de porta para NOT e AND.

A

B

Y

A

B

Y

t

t

t

t

DETETOR DE

SUBIDA

DETETOR DE

SUBIDA

DISPARO

A

B

Y

A’

B’



1 14

2 13

3 12

4 11

5 10

6 9

7 87432

+

-

entradas

A B

LED

SaídaY

150

4. Qual é a função lógica executada pelo circuito abaixo?

5. Escrever uma expressão lógica para Y no circuito abaixo:



6. Completar a tabela verdade para o seguinte circuito lógico:

Entradas Saída Entradas Saída

D C B A Y D C B A Y

0 0 0 0 1 0 0 0

0 0 0 1 1 0 0 1

0 0 1 0 1 0 1 0

0 0 1 1 1 0 1 1

0 1 0 0 1 1 0 0

0 1 0 1 1 1 0 1

0 1 1 0 1 1 1 0

0 1 1 1 1 1 1 1

7. Quantas portas NAND 74ALS00 podem ser acionadas pela saída de uma porta NANDALS7400.

Sabe-se desta porta: 𝐼𝑂𝐿(𝑚𝑎𝑥) = 8 mA; IIL (max) = -0,1 mA; 𝐼𝑂𝐻(𝑚𝑎𝑥) = 0,4 mA; IIH(max) =

20 A

Laboratório-1

Levantar na prática as tabelas verdade das portas AND, OR, NOT, NAND, NOR e XOR da série 74, medindo (ou simulando durante a PAE!) para cada uma delas a tensão de saída (ou na PAE o nível lógico indicado pelo simulador).

A

B

Y

Y

C

D



Laboratório-2

Projete e teste na prática um circuito que chamaremos DCP (Deslocador Combinacional Programável) para 3 bits usando portas AND, NOT e OR da série 74, contendo 3 bits e que funcionará como abaixo especificado:

X0 X1 Ação do DCP

0 0 Saída resetada (S1, S2 e S3 todos zero)

0 1 Deslocamento para a direita entrando um bit externo (E) à esquerda (S3S2S1 = EA3A2)

1 0 Deslocamento para a esquerda entrando um bit externo (D) à direita (S3S2S1 = A2A1D)

1 1 Saída copia a entrada (S3S2S1 = A3A2A1)

Em termos de diagrama de blocos:

Referências do Capítulo 2

- "Introduction to Switching Theory and Logical Design", F. J. Hill, G. R. Peterson, cap3 e cap5, John Wiley&Sons, Inc, 1981

- "Princípios Digitais", R. L. Tokheim, cap3 e cap4, Ed. McGraw-Hill do Brasil, 1983

- "Circuitos Digitais e Microprocessadores", H. Taub, cap1 e cap3, Ed. McGraw-Hill do Brasil, 1984

DCP

A3 A2 A1

S3 S2 S1

X0

X1

E D



Respostas selecionadas do Capítulo 2

1)

A (nível)

B

Y (pulso)

2)

3)

A

B

A'

B'

Y 1º.pulso 2º. Pulso

4) porta OR de duas entradas

5) Y = A . B . C + B . C

6) (você o faça)

7) Até 20 portas

A

Y

tecnicas digitais 1 uerj 2021 v. 2

Documents