sistemas digitais teste a - fenix.tecnico.ulisboa.pt

SISTEMAS DIGITAIS

MEFT/MEAer 2018-2019 8 de Maio de 2019, 19:00

Aluno: Nº Pág. 1

A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

A TESTE

Antes de iniciar o teste, tenha em atenção o seguinte:

i. Duração do teste: 1h30m.

ii. O teste contempla 7 perguntas, distribuídas em 15 páginas.

iii. Existem 4 variações distintas do teste: A, B, C e D.

iv. O teste é sem consulta. Sobre a secretária apenas se deve encontrar a sua identificação (cartão

de estudante).

v. Identifique todas as folhas do enunciado. Folhas não identificadas não serão cotadas!

vi. Resolva o teste no próprio enunciado. Para cada questão é fornecido um espaço próprio, dentro

do qual deverá responder. A sua dimensão está ajustada ao tamanho expectável da resposta.

vii. Excepcionalmente, e caso realmente necessite, pode usar o espaço extra disponível das páginas

em branco, colocadas ao longo do teste. Nesse caso, deve indicar junto ao enunciado da pergunta,

que a resposta à mesma se encontra na página que utilizou.

viii. Justifique adequadamente todas as respostas.

ix. Responda ao teste com calma. Se não sabe responder a uma pergunta, passe à seguinte e volte

a ela no fim.

SISTEMAS DIGITAIS


Aluno: Nº Pág. 2


A TESTE

(Página deixada intencionalmente em branco.)

SISTEMAS DIGITAIS


Aluno: Nº Pág. 3


A TESTE

1. Considere que X = C42E(16) é a representação de um número codificado em complemento para 2.

a) Qual a representação correspondente na base 2? Justifique. ............................................ [1,0 val.]

b) Apresente os cálculos necessários para chegar ao número a que corresponde, utilizando

representação em base 10 com sinal. Não é necessário apresentar o resultado final dos

cálculos. ............................................................................................................................ [1,0 val.]

c) Apresentando todos os cálculos em base 16, calcule Y=X+000B(16). Justifique. .................. [0,5 val.]

a) X = C42E(16) = 1100 0100 0010 1110 (2)

b) X = - (1100 0100 0010 1110(2) + 1) = - (0011 1011 1101 0001 (2) + 1)

= - (3BD1(16) + 1) = -(3x163 + 11x162 + 13x161 + 1 + 1)

c)

0 0 1 (carry) E(16)+B(16) = 14 + 11 = 25 = 16 + 9 = 19(16) C 4 2 E 0 0 0 B +

C 4 3 9

SISTEMAS DIGITAIS


Aluno: Nº Pág. 4


A TESTE

2. Considere a função lógica 𝑓(𝐴, 𝐵, 𝐶, 𝐷, 𝐸) incompletamente especificada, definida da seguinte forma:

𝑓(𝐴, 𝐵, 𝐶, 𝐷, 𝐸) = ∏ 𝑀(0,6,9,11,13,15,18,22,25,27,29,31) × ∏ 𝑀𝑑(1,2,5,7,12,14,16,19,23,26)

A variável A é a de maior peso e a variável E é a de menor peso.

a) Complete o mapa de Karnaugh representado abaixo por forma a representar esta função.

............................................................................................................................[1,0 val.]

00

01

11

10

000 001 011 010 110 111 101 100

11X0

1001

X00X

1XX0

0X1X

X001

1001

X1X0

CDE

AB

b) Identifique a expressão algébrica na forma mínima conjuntiva (produto de somas) do seguinte

mapa de Karnaugh. Justifique, marcando os implicados primos correspondentes à função no mapa.

......................................................................................................................................... [1,5 val.]

00

01

11

10

000 001 011 010 110 111 101 100

0110

1001

1111

01X0

00XX

1111

10X1

0X10

CDE

AB

𝐹 = (𝐵 + 𝐸)(𝐵 + 𝐶 + 𝐷)(𝐴 + 𝐶 + 𝐷 + 𝐸)(𝐴 + 𝐵 + 𝐶 + 𝐸)

c) Identifique os implicados primos essenciais e não essenciais na expressão encontrada na alínea b).

Justifique cada implicado primo essencial apresentando pelo menos um maxtermo que não esteja

contemplado por outro implicado primo. ......................................................................... [1,5 val.]

IPE: (𝐴 + 𝐵 + 𝐶 + 𝐸) – nenhum dos maxtermos (M29 e M31) pode ser agrupado por outro implicado

primo, e (𝐵 + 𝐸) – vários maxtermos (M0, M4, M20, M23) não podem ser agrupados em nenhum outro

implicado primo.

SISTEMAS DIGITAIS


Aluno: Nº Pág. 5


A TESTE

3. Considere a implementação de funções lógicas combinatórias.

a) Pretende-se implementar a função F(A, B, C) = A + B̅̅ ̅̅ ̅̅ ̅ + (𝐵⨀𝐶̅)𝐶̅. Escreva a expressão da função

utilizando apenas portas NOR3, NOR2 e NOT, indicando quantas portas de cada tipo (e número de

entradas) são necessárias. Não é necessário simplificar. Justifique, apresentando os diversos

passos de manipulação algébrica que realizou. Sugestão: comece por passar a expressão algébrica

para uma forma adequada. ...................................................................................... [1,5 val.]

F(A, B, C) = A + B̅̅ ̅̅ ̅̅ ̅ + (𝐵⨀𝐶̅)𝐶̅ = A + B̅̅ ̅̅ ̅̅ ̅ + (𝐵𝐶̅ + �̅�𝐶)𝐶̅ = A + B̅̅ ̅̅ ̅̅ ̅ + 𝐵𝐶̅ = A + B̅̅ ̅̅ ̅̅ ̅ + 𝐵𝐶̅ = A + B̅̅ ̅̅ ̅̅ ̅ + B̅ + C̅̅ ̅̅ ̅̅ ̅

2 NOT

3NOR2

(Ver alínea b) no verso)

SISTEMAS DIGITAIS


Aluno: Nº Pág. 6


A TESTE

b) Desenhe o logigrama de um circuito combinatório que recebe na entrada um número

representado em CBN de 3 bits X=X2X1X0 e gera como saída um número de 2 bits Y1Y0=(X+2)/3, em

que “/” representa a divisão inteira (i.e., só se aproveita a parte inteira do resultado, truncando-

se a parte fracionária, sem arredondamento). Utilize até 2 multiplexers 4:1 com saídas tri-state,

portas NOT, assim como o número mínimo de portas lógicas elementares adicionais. Apresente

todos os cálculos que conduziram à solução apresentada. Sugestão: comece por preencher a

tabela de verdade. .......................................................................................................... [2,0 val.]

X2 X1 X0 Y1 Y0

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 0 1

1 0 0 1 0

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

MUX

0

1

S0

2

3

S1

EN

X2X1

X001

X0

1

Y0

Y1

SISTEMAS DIGITAIS


Aluno: Nº Pág. 7


A TESTE

4. Considere uma câmara frigorífica com três sensores de temperatura A e B e C, que fornecem valores

de temperatura codificados em formato C2 de 4 bits, respetivamente A_Temp, B_Temp e C_Temp. O

mecanismo de arrefecimento da câmara frigorífica é controlado por dois sinais (sinal ARRCTL1_L e

ARRCTL2_L, ambos ativos a L). ARRCTL1_L é ativado sempre que pelo menos dois dos sinais A_Temp,

B_Temp e/ou C_Temp sejam estritamente superiores ao valor de temperatura configurado T_Limiar

(em C2). O sinal ARRCTL2_L é ativado sempre que a média dos tês sinais A_Temp, B_Temp e C_Temp

seja superior a T_Limiar.

Sensor A Sensor B Sensor C

C1

4

A_Temp C_TempB_Temp

ARRCTL1_L

4 4

T_Limiar

C2 ARRCTL2_L

4

Implemente os circuitos C1 e C2, considerando que apenas tem à disposição os seguintes

componentes, assim como portas lógicas discretas e buffers tri-state, tendo em consideração a

precisão do resultado, e tentando minimizar o número total de componentes utilizados:

Somadores de 4 bits (ver figura)

Comparadores de 4 bits (ver figura)

Multiplexers óctuplos 4:1 (ver figura)

Descodificadores 3:8 (ver figura)

Faça uso da representação dos sinais em barramento sempre que tal seja vantajoso para simplificar

a representação. ................................................................................................................... [2,5 val.]

SISTEMAS DIGITAIS


Aluno: Nº Pág. 8


A TESTE

0

1

2

3

0

1

2

30

1

2

3

CI CO

∑

}

}

P

Q

O

Nota: Para a resolução deste exercício não necessita de utilizar todos os componentes indicados; pode

usar apenas alguns e em número que achar adequado, por forma a realizar a função com o mínimo

número de componentes.

0

1

2

3

0

1

2

3

P>Q

COMP

}}

P

Q

P=Q

P<Q

>

=

<

X/Y0

1

2

3

1

2

EN

4

5

6

7

3

0

1

2

3

0

1

2

3

P>Q

COMP

}}

P

Q

P=Q

P<Q

>

=

<

0

1

2

3

0

1

2

3

P>Q

COMP

}}

P

Q

P=Q

P<Q

>

=

<

ARRCTL1_L

C1: C2:

0

1

2

3

0

1

2

30

1

2

3

CI CO

}

}

P

Q

O

0

1

2

3

0

1

2

30

1

2

3

CI CO

}

}

P

Q

O

0

1

2

3

0

1

2

30

1

2

3

CI CO

}

}

P

Q

O

A_TEMP

B_TEMP

C_TEMP

T_LIMIAR

T_LIMIAR

T_LIMIAR

0 0 0

0 0 0

0 0 0

A_TEMP

B_TEMP

C_TEMP

~T_LIMIAR

~T_LIMIAR

~T_LIMIAR

1

1

1

0

1

2

3

0

1

2

30

1

2

3

CI CO

}

}

P

Q

O

0

0

1

2

3

0

1

2

30

1

2

3

CI CO

}

}

P

Q

O

0

ARRCTL2_L

1

0

1

2

3

0

1

2

3P>Q

COMP

}

}

P

Q

P=Q

P<Q

>=

<

MUX

0

1

S0

4

4

4

2

3

4

4

S1

4

5

4

4

6

7

4

4

S2

X/Y0

1

2

3

1

2

EN

4

5

6

7

3

SISTEMAS DIGITAIS


Aluno: Nº Pág. 9


A TESTE


SISTEMAS DIGITAIS


Aluno: Nº Pág. 10


A TESTE


SISTEMAS DIGITAIS


Aluno: Nº Pág. 11


A TESTE

5. Considere a Unidade Aritmética simples representada abaixo, que permite realizar quatro operações

sobre dois números A e B.

S

0

1

2

3

3

0

1

2

P

Q

CI CO

0

1

2

3

s0

s1

s2

s3

Cin

S

0

1

2

3

3

0

1

2

P

Q

CI CO

0

1

2

3

Cout

s4

s5

s6

s7b3

b4

b5

a1

a2

b6

b7

b7

b7

a3

a5

a6

a7

X3

X0

X3

X0

X1 X1

X2

X2

b2

a7a40

1

2

3

1

2

V

X0

X1

X2

I0

I1

I0

I1

X3

Complete a seguinte tabela abaixo, indicando a operação aritmética a realizar para cada combinação

de I1 e I0. Nota: Se não conseguir chegar a uma expressão puramente aritmética, pode incluir

negações na expressão. [1,5 val.]

I1 I0 X3 X2 X1 X0 Operação

0 0 0 0 0 0 0,5𝐴 + 0,25𝐵 + 1

0 1 0 1 1 1 0,5𝐴̅̅ ̅̅ ̅̅ − 1

1 0 1 1 1 0 −1 + 0,25𝐵̅̅ ̅̅ ̅̅ ̅̅

1 1 1 1 1 1 −1 − 1 = −2

SISTEMAS DIGITAIS


Aluno: Nº Pág. 12


A TESTE

6. Pretende-se projectar um circuito com entradas M e N de 4 bits em representação de complemento

para dois, e saída X = M-N em representação de Módulo+Sinal. Para esse fim, complete o diagrama

lógico do circuito da figura abaixo usando o mínimo possível de lógica discreta adicional. Nota: não é

necessário ter em conta situações de overflow. ...................................................................... [2,5 val.]

0

1

2

3

0

1

2

30

1

2

3

CI CO

}

}

P

Q

0

1

2

3

0

1

2

30

1

2

3

CI CO

}

}

P

Q

A0A1

A3A2

0

MUXPalavras

4 bits

1

B0B1

B3B2

S

N0

N1

N3

N2

M0

M1

M3

M2

N0

N1

N3

N2

M0

M1

M3

M2

1

1

X(3)

X(2)X(1)X(0)

SISTEMAS DIGITAIS


Aluno: Nº Pág. 13


A TESTE

7. Considere o circuito sequencial indicado na figura, composto por um flip-flop JK e lógica adicional, e

ainda os tempos de propagação indicados na tabela.

Q

QSET

CLR

D

A B

CLK

X0

X1

X2

X3

X4T

0

a) Desprezando a existência do flip-flop (i.e., considerando apenas os elementos na caixa a cinzento),

complete o diagrama temporal indicado em baixo. ............................................................... [1,5 val.]

1 ns 5 ns

A

B

X0

X1

X2

X3

X4

Q

tpHL tpLH

AND2 4 ns 3 ns

NOR2 3 ns 1 ns

XOR2 4 ns 3 ns

Buffer 1 1

OR2 3 3

SISTEMAS DIGITAIS


Aluno: Nº Pág. 14


A TESTE

Q

QSET

CLR

D

A B

CLK

X0

X1

X2

X3

X4T

0

(Circuito da página anterior)

b) Considerando o circuito completo, preencha a tabela apresentada abaixo indicando: (i) o valor dos

sinais X0, X1, X2, X3 e X4, (ii) a operação realizada pelo flip-flop no flanco de relógio indicado, e (iii)

o valor da saída Q do flip-flop após esse flanco de relógio................................................ [2,0 val.]

A B Q

X0

X1

X2 X3 X4 Após a ocorrência de um

flanco ascendente Após a ocorrência de um

flanco descendente

Operação Q Operação Q

0 0 0 0 0 0 0 1 hold 0 toggle 1

0 1 1 1 1 1 1 0 hold 1 hold 1

1 0 0 1 0 0 0 1 hold 0 toggle 1

1 1 1 0 0 1 0 0 hold 1 hold 1

1 0 1 1 0 0 0 1 hold 1 toggle 0

SISTEMAS DIGITAIS


Aluno: Nº Pág. 15


A TESTE


sistemas digitais teste a - fenix.tecnico.ulisboa.pt

Documents