sistemas digitais (sd) - fenix.tecnico.ulisboa.pt · 8 . tempo de propagação num circuito lógico...

Sistemas Digitais (SD) Definição de Circuito Combinatório

Tempo de Propagação de um Circuito

Aula Anterior

n  Na aula anterior: u  Minimização de Karnaugh:

l  Agrupamentos de uns e zeros: o  Eixos de simetria; o  Implicantes e implicados; o  Implicantes e implicados primos; o  Implicantes e implicados primos essenciais.

l  Método de minimização de Karnaugh: o  Algoritmo de minimização; o  Forma normal/mínima disjuntiva; o  Forma normal/mínima conjuntiva; o  Funções incompletamente especificadas.

2

Planeamento

3

SEMANA TEÓRICA1 TEÓRICA2 PROBLEMAS/LABORATÓRIO

19/Fev a 23/Fev Introdução

Sistemas de Numeração

26/Fev a 02/MarÁlgebra de Boole

Elementos de Tecnologia P0

05/Mar a 19/MarFunções Lógicas

Minimização de Funções VHDL

12/Mar a 16/MarMinimização de Funções

Def. Circuito Combinatório; Análise Temporal L0

19/Mar a 23/MarCircuitos Combinatórios

Circuitos Combinatórios P1

26/Mar a 30/Mar FÉRIAS DA PÁSCOA FÉRIAS DA PÁSCOA FÉRIAS DA PÁSCOA

02/Abr a 06/Abr Circuitos Combinatórios Circuitos Sequenciais: Latches L1

09/Abr a 13/AbrCircuitos Sequenciais: Flip-Flops

Caracterização Temporal P2

16/Abr a 20/Abr

Registos

Contadores L2

23/Abr a 27/Abr

Síntese de Circuitos Sequenciais Síncronos Síntese de Circuitos Sequenciais Síncronos P3

30/Abr a 04/Mai FERIADO

Síntese de Circuitos Sequenciais Síncronos L3

07/Mai a 11/Mai

Exercícios Memórias P4

14/Mai a 18/Mai

Máq. Estado Microprogramadas: Circuito de Dados e Circuito de Controlo

Máq. Estado Microprogramadas: Microprograma L4

21/Mai a 25/Mai

Circuitos de Controlo, Transferência e Processamento de Dados de um Processador Lógica Programável P5

28/Mai a 01/Jun

P6 FERIADO L5

Teste 1

Sumário

n  Tema da aula de hoje: u  Noção de circuito combinatório; u  Tempo de propagação num circuito; u  Dispositivos lógicos especiais:

l  Buffer de três estados (tri-state); l  Portas de passagem (transmission gates).

q  Bibliografia: §  M. Mano, C. Kime: Secções 3.1.4, 3.4 e 3.1.6 §  G. Arroz, J. Monteiro, A. Oliveira: Secção 6.2 e 2.10

4

NOÇÃO DE CIRCUITO COMBINATÓRIO

5

Noção de Circuito Combinatório

n  Circuito Combinatório: u  A saída é uma função que depende apenas das entradas actuais; u  Definido através de:

l  Função Booleana – Ex: Q= (¯𝐴.𝐵 ).(¯A+B ).C

l  Diagrama lógico

l  Tabela de verdade

6

C B A Q 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0


n  Circuito Combinatório: u  A saída é uma função que depende apenas das entradas actuais;

u  Definido em contraste com a noção de circuito sequencial, em que a saída depende não só das entradas actuais, mas também dos valores anteriores dessas entradas… i.e., circuitos sequenciais têm “efeito de memória”, enquanto que um circuito combinatório não.

Veremos daqui a algumas semanas…

7


n  Circuito Combinatório: u  Até ao momento, tem-se assumido um modelo ideal dos circuitos

lógicos, em que a saída muda instantaneamente face aos valores na entrada do circuito.

u  Na realidade, todos os circuitos caracterizam-se por um certo tempo de propagação, entre as entradas e as saídas, e que depende no número e complexidade de portas lógicas envolvidas:

8

Tempo de Propagação num Circuito Lógico

9

Tempos de Propagação

n  Tempo de Propagação: corresponde ao intervalo de tempo necessário para que uma alteração na entrada se propague até à saída de uma determinada porta lógica ou circuito combinatório. u  tPHL - Tempo de propagação de H

para L na saída, desde a variação da entrada.

u  tPLH - Tempo de propagação de L para H na saída, desde a variação da entrada.

E S

E

S

tPHL tPLH

10

Tempos de Propagação

n  Exemplo (para TTL LS): u  Valores Típicos: 8 a 10 ns u  Valores Máximos: 15 a 20 ns

n  ATENÇÃO: Em geral, os tempos de propagação aumentam com o número de entradas ligadas à saída da porta lógica (fan-out).

n  Na determinação do atraso máximo na propagação de um sinal através de um circuito combinatório consideram-se, sempre, os valores máximos.

E S

E

S

tPHL tPLH

11

tPHL tPLH

NOT 14ns 15ns

NAND 15ns 17ns NOR 24ns 22ns

XOR 30ns 32ns

Estado inicial

0

1

0

1

A

B

C

W

X

Y

Z

0

1

1

Diagrama Temporal

12

0

1

0

1

A

B

C

W

X

Y

Z

0

1

1

1

0

0

0

1 0

0

0

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns

Estado inicial

Diagrama Temporal

13

0à1

1

0

1

A

B

C

W

X

Y

Z

0

1

1

1

0

0

0

1 0

0

0

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns

Transição da Entrada A

Diagrama Temporal

14

0à1

1

0

1

A

B

C

W

X

Y

Z

0

1

1

1

0

0

0

tpHL=14ns(NOT)

1à0 0

0

0

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns


Diagrama Temporal

15

0à1

1

0

1

A

B

C

W

X

Y

Z

0

1

1

1

0

0

0

tpHL=14ns(NOT)

tpLH=17ns(NAND)

1à0 0à1

0

0

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns


Diagrama Temporal

16

0à1

1

0

1

A

B

C

W

X

Y

Z

0

1

1

1

0

0

0

tpHL=14ns(NOT)

tpLH=17ns(NAND)

tpLH=32ns(XOR)

1à0 0à1

0

0à1

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns


Diagrama Temporal

17

0à1

1

A

B

C

W

X

Y

Z

0

1

1

1

0

0

0

tpHL=14ns(NOT)

tpLH=17ns(NAND)

tpLH=32ns(XOR)

tpLH=22ns(NOR)

1à0 0à1

0

0à1

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns

Transição da Entrada C

0

Diagrama Temporal

18

1à0

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns

Cálculo do Atraso Máximo

n  O atraso máximo do circuito é calculado como: tp = max{ tpLH ; tpHL }

em que: tpLH - máximo tempo de propagação de uma qualquer entrada para a saída que leva a saída a transitar de Low para High tpHL - máximo tempo de propagação de uma qualquer entrada para a saída que leva a saída a transitar de High para Low

19

LàH (0à1)

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns


n  O cálculo do tempo de propagação tpLH é calculado verificando todos os casos possíveis... E depois escolhendo o pior:

1.  X=0 , Y=0 → 1 2.  X=0 → 1 , Y=0 3.  X=1 , Y=1 → 0 4.  X=1 → 0 , Y=1

20

LàH (0à1)

X=0 → B=1, W=1 , A=0 Logo C transita 1 → 0 tpLH = tpLH(NOR) + tpLH(XOR) = 54ns

1

1

0 0

0è1

0

1è0

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns


1.  X=0 , Y=0 → 1 2.  X=0 → 1 , Y=0 3.  X=1 , Y=1 → 0 4.  X=1 → 0 , Y=1


21

LàH (0à1)

1è0

1

0è1 0è1

0 1

0è1

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns

O pior caso corresponde à transição vir da porta NOT: A transita 0 → 1 tpLH = tpHL(NOT) + tpLH(NAND) + tpLH(XOR) = 14+17+32=63ns


1.  X=0 , Y=0 → 1 2.  X=0 → 1 , Y=0 3.  X=1 , Y=1 → 0 4.  X=1 → 0 , Y=1


22

LàH (0à1)

1

0

0 1

1è0 0è1

0

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns

tpLH = tpHL(NOR) + tpLH(XOR) = = 24+32=56ns


1.  X=0 , Y=0 → 1 2.  X=0 → 1 , Y=0 3.  X=1 , Y=1 → 0 4.  X=1 → 0 , Y=1


23

LàH (0à1)

1

0è1

0 1è0

1 0

0

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns

tpLH = tpHL(NAND) + tpLH(XOR) = = 15+32=47ns


1.  X=0 , Y=0 → 1 2.  X=0 → 1 , Y=0 3.  X=1 , Y=1 → 0 4.  X=1 → 0 , Y=1


24

Tempo de propagação tpLH = 63 ns

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns



1.  X=0 , Y=0 → 1 ª tpLH = 54ns 2.  X=0 → 1 , Y=0 ª tpLH = 63ns 3.  X=1 , Y=1 → 0 ª tpLH = 56ns 4.  X=1 → 0 , Y=1 ª tpLH = 47ns

25

•  Ver todos os casos possíveis...

•  verificar qual é o pior!!!

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns



1.  X=0 , Y=0 → 1 2.  X=0 → 1 , Y=0 3.  X=1 , Y=1 → 0 4.  X=1 → 0 , Y=1

26

tPHL tPLH

NOT 14ns 15ns


XOR 30ns 32ns


n  O atraso máximo do circuito é calculado como: tp = max{ tpLH ; tpHL }

em que: tpLH - máximo tempo de propagação de uma qualquer entrada para a saída que leva a saída a transitar de Low para High tpHL - máximo tempo de propagação de uma qualquer entrada para a saída que leva a saída a transitar de High para Low

27

Cálculo do Caminho com Atraso de Propagação Máximo

n  Exemplo:

28

ou

O caminho de atraso máximo é activado quando C comuta e A=1, B.D=0 e A.B=0.

> 1

&

&

&

1

A DCB

C

AC

BD

AB

f

PHLorPHLandPHLnotPHLtotal tttt ++=

PLHorPLHandPLHnotPLHtotal tttt ++=

Cálculo do Caminho com Atraso de Propagação Máximo

n  Exemplo (cont.):

29

> 1

&

&

&

1

A DCB

C

AC

BD

AB

f

nsnsns

nsnsnsnsnsnsPt

57)57;55(max

)222015;241714(maxmax

==

++++=

&

1

A DCB

C

AC > 1 f

tPHL tPLH

NOT 14ns 15ns

AND 17ns 20ns OR 24ns 22ns

Cálculo do Caminho com Atraso de Propagação Máximo (com NANDs)

n  Exemplo:

30

21 PHLnandPLHnandPHLnotPHLtotal tttt ++=

21 PLHnandPHLnandPLHnotPLHtotal tttt ++=ou

O caminho de atraso máximo é activado quando C comuta e A=1, B.D=1 e A.B=1.

&

&

&

&

1

A DCB

f

Cálculo do Caminho com Atraso de Propagação Máximo (com NANDs)

n  Exemplo (cont.)

31

nsnsns

nsnsnsnsnsnsPt

48)48;47(max

)161715;171614(maxmax

==

++++=

&

1

A DCB

& f tPHL tPLH

NOT 14ns 15ns

NAND 17ns 16ns

&

&

&

&

1

A DCB

f

DISPOSITIVOS LÓGICOS ESPECIAIS

32

Dispositivos Especiais

n  Para além das portas básicas, existem outros dispositivos lógicos que são importantes para garantir certo tipo de funcionalidades: u  Buffers de três estados (tri-state)

u  Portas de passagem (transmission gates)

33

Buffers de Três Estados

n  Buffer de três estados (tri-state): u  Dispositivo que, para além de uma entrada e uma saída de dados,

dispõe ainda de uma entrada de controlo que define o comportamento da saída:

l  Controlo = H → o valor da saída é igual ao valor que se apresenta na entrada de dados;

l  Controlo = L → o porto de saída fica em alta impedância, i.e., desligada electricamente.

34

Ctrl In Out Out

L X Desligada Desligada

H L L H

H H H L

In Out

Ctrl

In Out

Ctrl

En 1CtrlIn Out

En 1CtrlIn Out

Buffers de Três Estados

n  Exemplos de aplicação: u  Linha Bidireccional:

u  Selecção de Sinais:

35

Sel

I0

I1

Out

Dados

Ie Id

Oe Od

DIR

Portas de Passagem

n  Portas de Passagem (transmission-gates): u  Permite, quando activada, a passagem de sinais em ambos os

sentidos e em toda a gama de tensão, i.e., permite a passagem de sinais dentro ou fora dos níveis digitais da família lógica considerada (ex: CMOS, TTL, etc.) :

36

A B

C

Próxima Aula

37

Próxima Aula

n  Tema da Próxima Aula: u  Circuitos combinatórios típicos:

l  Descodificadores l  Codificadores l  Multiplexeres l  Demultiplexeres

38

Agradecimentos

Algumas páginas desta apresentação resultam da compilação de várias contribuições produzidas por:

l  Nuno Roma l  Guilherme Arroz l  Horácio Neto l  Nuno Horta l  Pedro Tomás

39

sistemas digitais (sd) - fenix.tecnico.ulisboa.pt · 8 . tempo de propagação num circuito lógico...

Documents