Electrónica 1

4 - Conversores Analogico-Digitais e Digital-Analógicos A ponte entre o mundo da Electrónica Linear, que temos vindo a estudar, e o da Electrónica Digital, cujo representante maior é seguramente o microprocessador, é feita por dispositivos de interface1 que podem ter relações entrada-saída híbridas, isto é, uma delas digital e a outra analógica. 4.1 - Conversor Digital-Analógico (DAC) Por conveniência, começamos o nosso estudo por este dispositivo, utilizando desde já a sigla inglesa, DAC, para o designar abreviadamente2. A função do DAC é a de converter o número binário que se apresenta nas suas N entradas numa quanti-dade (aproximadamente) analógica que lhe é proporcional. Esta saída assume geralmente a forma de uma corrente ou de uma tensão. Mesmo antes de sabermos os detalhes da realização electrónica dum DAC podemos, como na fig. 1, representá-lo como “caixa preta” e especular sobre a relação entrada-saída, ou curva característica deste bloco funcional.

Na curva característica da fig. 1.b o eixo horizontal contem os valores discretos do número binário que se introduz na entrada e o eixo vertical os valores correspondentes da saída, neste caso uma corrente. Um primeiro parâmetro de avaliação do DAC pode ser desde já reconhecido – a Resolução. Para compreendermos o significado de resolução de um DAC podemos imaginar dois DACs com valores extremos da saída iguais (suponhamos ambas as saídas a poder variar entre 0 e 5 mA) mas com um número de degraus entre esses valores, diferente. O DAC com maior número de degraus tem uma maior (ou melhor) resolução.

1 Interface – ex anglicanismo já integrado no léxico do portuguesa.. 2 DAC – Digital to Analog Converter.

N 12 −

N 22 −

02

12

OUTI

0 1 2 3 4 N2 1−N2 2−

N2 3−

mA

Fig. 4.1 – a) Descrição simbólica do DAC como um bloco de entradas digitais e uma saída analógica e b) a forma genérica da sua curva entrada-saída com o característico formato em escada.

Electrónica 2

Dada a natureza binária do numero presente na entrada o número de degraus é sempre uma potência de

dois, de modo que se um DAC tem uma resolução correspondente a 82 256= degraus diz-se que tem uma resolução de uma parte em 256 ou, mais correntemente, que tem uma resolução de 8 bits. A fig.2 dá uma ideia da simplicidade conceptual da arquitectura de um DAC. Trata-se de uma matriz de fontes de corrente de valores em escala binária, I I I, , , .....2 4 8 com um interruptor

associado a cada uma delas (N-1, N-2, ...). Cada bit do número binário da entrada controla directamente o fecho do interruptor (em lógica positiva é o “1” binário que corresponde ao fecho do interruptor, com a correspondente passagem de corrente). A equivalência à natureza binária da entrada é conferida pela escala binária dos pesos das correntes sendo, naturalmente o bit mais significativo do número da entrada ligado ao interruptor N-1, o bit menos significativo (o bit mais à direita) ligado ao interruptor 0. Uma arquitectura alternativa muito usada pelos fabricantes é a da fig. 3 , designada por escada R-2R . As designações LSB e MSB significam least significant bit e most significant bit , respectivamente, e dão indicação sobre onde ligar cada bit do número binário da entrada em função da respectiva significân-cia ou peso Como pode ver-se esta arquitectura consiste de um divisor de tensão dinamicamente configurável pelos comutadores comanda-dos por cada bit da entrada. A saída é, neste caso, uma tensão.

I2

I4

I8 N

I2

0N 3−N 1− N 2−

OUTIFig.2 – Diagrama funcional de um DAC

Fig. 3 – Arquitectura escada R-2R.

Electrónica 3

4.2 Conversores Analógico-Digitais (ADC) O objectivo funcional deste dispositivo é o de produzir um número binário proporcional ao valor analógico da tensão ou corrente que se introduz na entrada. Uma figura em tudo semelhante à fig.1 pode também descrever, nos mesmos termos, o comportamento deste bloco funcional.

Também quanto à resolução é possível intuir que quanto maior o número binário que a saída pode

produzir, maior será a resolução. Um ADC cuja saída alcance o número 122 1 4095− = (que em binário se escreve 1111 1111 1111) tem uma resolução de uma parte em 4095, ou 12 bits. Pode aplicar-se ao ADC a definição geral de resolução de um sistema de medida como sendo a menor variação da entrada que produz uma variação segura (que não se confunde com ruído) da saída. No caso do ADC essa variação mínima é igual a um intervalo da escala horizontal. Se é certo que em abstracto o DAC e o ADC são dispositivos semelhantes e homólogos, também é verdade que as respectivas implementações electrónicas são muito diferentes. Vamos estudar três arquitecturas diferentes para realizar ADCs deixando para mais tarde a avaliação dos respectivos desempenhos. Na análise que se segue dos tipos de ADC, devemos recordar que a operação fundamental que este dispositivo efectua é uma medida – produz um número que representa a quantidade desconhecida introduzida na entrada. Nestas condições, e sabendo que uma medida resulta sempre da comparação da quantidade desconhecida com uma quantidade referência (ou unidade) devemos em cada caso a estudar procurar identificar onde se localiza o comparador e quem desempenha o papel de referência. Se em relação ao comparador não pode haver dúvida, em relação à referência, em cada caso, convém fazer a explicitação.

N 12 −

N 22 −

02

12

inV

0

1

2

3

N2 1−N2 2−N2 3−

V

Fig. 4.1 – a) Descrição simbólica do ADC como um bloco de saídas digitais e uma entrada analógica e b) curva entrada-saída com o mesmo característico formato em escada.Neste caso o eixo horizontal.

Electrónica 4

4.2.1 ADC tipo Wilkinson ou de rampa. Esta arquitectura foi desenvolvida ainda na era da válvula e foi a primeira a ser difundida nos laborató-rios por ser adequada aos recursos tecnológicos então existentes e por apresentar bom desempenho para o fim a que mais frequentemente se aplicava, como veremos mais adiante. Existem muitas variantes para esta arquitectura. Escolhemos a representada na fig.5 por parecer a mais adequada ao entendimento do processo electrónico de produzir um número que representa o valor da entrada. O princípio de funcionamento baseia-se numa sucessão de operações simples que consistem em

1 - Carregar um condensador com o valor (tensão) a . 2 - Isolar o condensador do circuito de carga (interruptor 1S ) .

3 - Iniciar uma descarga linear do condensador (interruptor 2S ).

4 – Iniciar a contagem digital desde o instante anterior até ao instante em que o comparador C chega a zero..

Neste circuito o valor do final do contador pode ser facilmente calculado se recordarmos que o tempo que a rampa demora a chegar a zero é

in inq I t Cv t vC C I

= = ⇒ = (1.1)

Consequentemente, se a frequência que activa o contador fôr cf Hz , o número final obtido será

c inCN f vI

= (1.2)

Fig.4.2 – Diagrama esquemático do ADC de rampa e diagrama temporal explicativo do seu funcionamento. Na descrição do funcionamento dos interruptores supõe-se que o estado “1” corresponde ao interruptor fechado.

1S

2S

C

Cont

N0

inv

Cv

12

3

4

Contador

inv1S

2SC

CLK

C

I

Electrónica 5

Um exercício oportuno é o da quantificação destes valores atendendo ao que é possível e razoável esperar de cada um dos dispositivos eléctricos que os condiciona.

1. O condensador C. A propriedade mais importante do condensador a colocar neste ADC é valor da corrente de fuga. De facto se existir uma corrente de fuga importante as relações 1.1 e 1.2 não se verificam e a proporcionalidade entre N e inv , que elas garantem, também não. Esta corrente, como o

nome indica, ocorre quando o dieléctrico do espaço entre armaduras é de qualidade inferior. Os condensadores com melhor isolamento que a Indústria produz têm dieléctricos de mica ou de polistireno e a gama de valores destes condensadores, com dimensões físicas razoáveis para implementação em circuito, situa-se entre 1 e 10 nF.

2. A corrente I Sobre a corrente podemos apenas conjecturar que – sendo fornecida por um circuito com um AmpOp idêntico aos anteriormente estudados, deve situar-se na ordem de 1 a 10 mA.

3. A frequência de contagem Cf .

O dado inicial, aqui, é o conhecimento da frequência máxima de trabalho dos circuitos lógicos que fazem o contador. Se das duas grandes famílias lógicas que existem escolhermos a mais corrente e mais fácil de operar, estaremos a fixar uma frequência máxima de cerca de 100 MHz.

4. A gama de valores da entrada Este dado foi estabelecido empiricamente pela prática de algumas décadas de Projecto de Electrónica e pode bem situar-se no intervalo de 0 a 10 V - in0 v 10< < .

Nestas condições vamos ver as consequências de fixarmos os parâmetros atrás referidos no conjunto de valores da tabela seguinte

C 5 nF

I 5 mA

Cf 100 MHz

inv in0 v 10 V< <

Ao valor máximo da escala da entrada (10 V) corresponderá o maior número produzido pelo ADC. Quando o condensador, depois de carregar até esse valor, descarrega linearmente a 5 mA, pode escrever-se

Q I tVC C

= =

e consequentemente

9

53

VC 10 5 10t 10 s 10 sI 5 10

−−

−⋅

= = = = µ

Neste intervalo de tempo o contador, que conta uma unidade em cada 10 ns, tem tempo para contar até

Electrónica 6

5

49

10N 1010

−

−= =

O ADC de rampa assim dimensionado tem uma resolução de 1 parte em 10.000 (um pouco superior a 13 bits).

Como se constata, esta arquitectura de ADC não é inerentemente binária, como são as outras duas. Também contrariamente aos outros dois tipos, este ADC tem um tempo de conversão linearmente dependente da amplitude.

4.2.2 ADC de Aproximações Sucessivas. Este tipo de ADC apareceu na década de 70 quando indústria de semicondutores começava a atingir alguma maturidade (foi em 1973 que foi produzido pela Intel o primeiro microprocessador industrial). A sua implementação assenta na operação de uma unidade lógica designada por Registo de Aproximações Sucessivas (SAR) que introduz a maneira (algoritmo) de pesagem das balanças de fiel ao centro. Nestas balanças, quando uma massa desconhecida é colocada num dos pratos, o operador começa por colocar no outro prato o maior peso-referência de que dispõe (podemos desde já imaginar que os pesos-referência obedecem a um escalonamento binário como se indica na fig. 6. O operador começa sempre por colocar o maior peso da escala (a que por conveniência atribuímos o valor p/2) no prato B e decide, observando o fiel, se ele é excessivo ( o fiel desvia-se para o lado do prato B) ou se, pelo contrário, tem de adicionar em B o peso-referência seguinte, p/4. Na primeira hipótese tem de retirar p/2 do prato B e atribuir ZERO ao digito mais significativo do número que está a determinar. Na segunda hipótese o peso p/2 permanece em B e é atribuído UM a esse digito. Em qualquer dos casos o operador prossegue testando o efeito de p/2 e decidindo, com o mesmo critério, se o digito seguinte é ZERO ou UM. O operador repete esta operação sucessivamente até chegar ao último peso da escala binária de que dispõe. Se dispuser de N elementos nesta escala o número binário que construiu tem também N dígitos (designados por bits1). Os pesos de que dispõe vão de p

2 até N

p2

e a gama de números (binários)

que pode produzir vai de 0 a N2 1− . 1 Bit – abreviatura de binary digit.

Fig. 4.3 – Pesagem com balança de fiel ao centro e escala binária de referências.

p/2 p/4 p/8 p/16

A B

Electrónica 7

O ADC de aproximações sucessivas (AS), esquematizado na fig. 7, realiza electronicamente este algo-ritmo usando para o efeito uma unidade lógica dedicada designada por Registo de Aproximações Su-cessivas (SAR1 na literatura inglesa). O SAR actua nos interruptores das correntes em escala binária do DAC interno. Estas correntes desempenham o papel dos pesos-referência no caso da balança e, obvia-mente, o mecanismo do fiel da balança é aqui desempenhado pelo comparador. Quando o mecanismo das aproximações sucessivas chega ao fim, a corrente estabelecida pelo RAS no DAC origina uma tensão em R que equilibra tanto quanto possível inv (tal como, no caso da balança,

os pesos colocados no prato da direita igualam o peso (anteriormente) desconhecido. Nesta altura, k é o número que representa o valor da entrada. Uma outra forma de visualizar o modo de funcionamento deste ADC é considerá-lo como um mecanis-mo de realimentação que usa um DAC para igualar uma tensão desconhecida. O algoritmo usado pelo RAS é apenas a maneiro de conseguir este resultado com o menor número possível de iterações.

Este tipo de ADC mereceu durante as décadas de 1980 e 1990 preferência de desenvolvimento por parte dos maiores fabricantes de circuitos electrónicos analógicos, acabando por atingir uma maturi-dade que está bem patente no desempenho e baixo custo das muitas dezenas de tipos disponíveis. Em todos os ADCs de AS modernos quer a referência de tensão necessária ao funcionamento do DAC quer o oscilador (ou relógio) necessário ao funcionamento do RAS (que é uma unidade lógica sequencial e não puramente combinatória) são incluídos no circuito e não constituem preocupação para o utilizador. O quadro seguinte resume o estado da arte para ADCs de aproximações sucessivas de 12 bits à data em que escrevemos.

1 Successive Approximation Register

n

RAS

DAC

vin

- +

I

R

Fig. 4.4 – Representação diagramática do funcionamento de um ADC de aproximações sucessivas.

Saída (n linhas)

Electrónica 8

ADC´s de Aproximações Sucessivas de 12 bits - 2001

Fabricante Ref Sf (MSPS)

S/H P (mW) Out inv

Analog Devices AD9235 65 S 300 pp2 V

Burr Brown ADS807 53 S 335 TTL pp2 V

Linear Technology LTC1412 3

Comlinear CLC 52

Maxim MAX1172 30 S 1.100 TTL 2±

Philips TDA8768 55 S 325 TTL 0-5

A tecnologia evoluiu também no sentido de integrar numa única chip de Si várias funções, para alem do ADC, formando verdadeiros sistemas de aquisição de dados. Parece porém que o conhecimento concreto destes dispositivos é mais apropriado num contexto de aplicações concretas como as que se encontram nas disciplinas de Projecto ou Monografia.

Electrónica 9

4.2.3 ADC Flash Esta arquitectura, sendo porventura a mais óbvia, só recentemente pôde ser produzida em larga escala pela Indústria, por requerer meios técnicos de fabrico mais sofisticados. O funcionamento deste ADC, fig. 8, requer um divisor de tensão formado por resistências iguais pola-rizado por uma ou duas referências de tensão que definem o domínio de valores da entrada. Quando se usa uma só referência, caso da figura, a outra extremidade do divisor está à terra e o domínio de valores possíveis da entrada é unipolar.

A tensão de entrada é fornecida a todos os comparadores que por sua vez estão ligados a um bloco lógico encarregado de codificar o resultado das saídas dos comparadores num número binário correspondente. Nesta arquitectura, para obter um ADC de 12 bits tem de integrar-se na chip de Si 4095 comparadores e um número idêntico de resistências. As dificuldades ine-rentes a esta integração só recentemente foram ultrapassadas. Notemos que a dificuldade tarefa consiste não só em efectuar a integração física mas também, e principalmente, garantir uma uniformidade das componentes compatível com a resolução que se pretende e que a dissipação de potência não seja proibitiva.

Este tipo de ADC, tal como o de aproximações sucessivas, tem na sua arquitectura fontes de não linearidade diferencial bem localizadas. A tolerância dos valores das resistências do divisor de tensão e o erro de tensão de decalagem dos comparadores são seguramente os principais.

Codificador de saída Compara-

dores

Strobe

Saída bin.

inv

refV

Fig. 4.5– Esquema da arquitectura dum ADC flash.

Electrónica 10

Circuitos de adaptação à entrada do ADC Numa sequência simples de raciocínios podemos afirmar que se um ADC, seja qual fôr o seu tipo, é o bloco electrónico básico que efectua medidas e que se, por outro lado, a sua entrada é activada por uma tensão, então para medir uma grandeza física usando um ADC temos de dispôr de um transdutor 1que efectue essa operação básica e fundamental que consiste em converter o parâmetro físico a medir numa tensão. Embora o estudo sistemático desta questão pertença ao contexto da cadeira de Transdutores da Licenciatura em Engª Física, todos conhecemos exemplos, mesmo elementares, de transdutores. Nesta disciplina abordámos até agora dois: um quando estudámos a dependência térmica da queda de tensão directa de um díodo rectificador; o outro quando estudámos o fotodíodo. No primeiro caso temos um transdutor de temperatura, no segundo um transdutor de luz. Em qualquer caso, e sempre que temos de ligar a saída de um transdutor à entrada de um ADC coloca-se quase sempre a questão de a gama de variação dos valores da tensão do transdutor não coincidir com a gama de valores possíveis na entrada do ADC. É pois quase sempre necessário usar um circuito intermédio de adaptação destas duas gamas de valores, e esse circuito é, invariavelmente, baseado em AmpOps.

Também assume importância primordial saber avaliar a resolução adequada do ADC que quantifica a saída de um certo transdutor. O factor a ter em conta é o nível de ruído do transdutor que condiciona o valor mínimo detectável na sua saída. Como exemplo, um transdutor cuja saída varie entre 0 e 10 V mas cujo ruído referido à saída seja de, por exemplo, 2 mV rms, não deve (ou não necessita) de uma

quantificação a mais de um parte em 310 3546

2 2 10−=

⋅, ou seja, deve usar-se um ADC de 12 bits.

Diz-se que o sistema de medida resultante tem uma dinâmica de 12 bits. A especificação do ruído assume particular relevância em certos detectores de luz, como é o caso dos fotodíodos e CCDs, em que é muito forte a sua dependência relativamente à temperatura. Em geral o ruído neste tipo de sensores (que por razões obvias também se designa por corrente no escuro, dI )

duplica para cada 6 ou 7 graus Celsius de aumento de temperatura, obrigando ao uso de meios de arrefecimento forçado quando é necessário assegurar uma dinâmica elevada.

1 Noutra ocasião será abordada a diferença entre sensor e transdutor.

Problema - Um sensor de luz tem 5nA de ruído a 25 ºC e 10 µA de corrente de saturação. Assumindo uma dependência ( )dI T a duplicar para cada 7 ºC, a que temperatura deve operar

para proporcionar uma dinâmica de 16 bits ?

Problema- Propôr e discutir o circuito de adaptação de um transdutor de saída 0 a 10 V a um ADC de gama de entrada -2,5 a +2,5 V.