sistemas digitais - autenticação · manual de laboratorio´ ... nuno mamede e jos´e fi-gueiredo...

SISTEMAS DIGITAIS

MANUAL DE LABORATORIO

Carlos Serro

Guilherme Arroz

Versao 2.6

13 de Setembro de 2010

Instituto Superior Tecnico

Departamento de Engenharia Electrotecnica

e de Computadores

TagusPark

Porto Salvo

Historial

25 de Julho de 2006 v0.0 Versao original17 de Setembro de 2007 v1.0 Inclui capıtulo sobre diagnostico de falhas24 de Setembro de 2007 v1.1 Introducao de correccoes24 de Setembro de 2008 v2.0 Inclui varios capıtulos29 de Setembro de 2008 v2.1 Corrige varios erros e altera o capıtulo 202 de Outubro de 2008 v2.2 Refaz completamente o capıtulo 305 de Outubro de 2008 v2.3 Corrige e completa o capıtulo 408 de Outubro de 2008 v2.4 Corrige o capıtulo 530 de Outubro de 2008 v2.5 Inclui o capıtulo 7

13 de Setembro de 2010 v2.6 Actualiza varios capıtulos e altera a filosofia anteriorque assentava na logica de polaridade. Estas alteracoes saoda exclusiva responsabilidade do segundo autor.

Referencias

Endereco de e-mail: guilherme.arroz@ ist.utl.pt

Endereco de e-mail: cas @ ist.utl.pt

Pagina da cadeira de Sistemas Digitais: http://sd.tagus.ist.utl.pt

Versao 2, revisao 6, de 13 de Setembro de 2010

Prefacio

Este texto foi desenvolvido a partir de um texto antigo que serviu de apoio, em1984, as aulas de laboratorio das disciplinas de Sistemas Digitais I e II da Li-cenciatura em Engenharia Electrotecnica. Esse texto foi escrito em colaboracaocomo o Eng. Jose Figueiredo, autor de um capıtulo sobre o teste de circuitoscombinatorios, e contou ainda com o apoio dos Engs. Nuno Mamede e Jose Fi-gueiredo no que toca aos enunciados dos trabalhos de lab a altura. Ha tambemcontribuicoes do Engo Joao Paulo Carvalho.

O presente Manual servira de apoio as aulas de laboratorio da disciplina deSistemas Digitais das Licenciaturas em Engenharia de Redes de Comunicacoes(LERC), em Engenharia Electronica (LEE) e em Engenharia Informatica e deComputadores-TP (LEIC-TP), todas a funcionar no primeiro ano no campusdo IST do Taguspark.

Dado tratar-se de um manual de apoio aos trabalhos de laboratorio, pressupoeque o aluno o acompanhe na preparacao e execucao desses trabalhos. Por outrolado, presupoe ainda que esteja convenientemente estudada a materia teorica epratica de Sistemas Digitais.

Destina-se este Manual a fornecer ao aluno que vai frequentar a unidade curri-cular de Sistemas Digitais, os conhecimentos praticos mınimos necessarios parao projecto dos circuitos digitais que lhe irao ser pedidos, bem como para a suaimplementacao e teste.

Apos a primeira aula de introducao, a cada enunciado corresponde, em aula, aduracao de 1,5 horas. So e possıvel cumprir este limite se o projecto vier prepa-rado para ser montado e se o aluno possuir tecnicas adequadas de montagem,teste e desempanagem.

Os alunos estarao organizados em grupos geralmente com tres elementos. Esseselementos deverao realizar o projecto em conjunto antes das aulas de laboratorioonde se pretende montar o respectivo circuito.

A aula de laboratorio destina-se, exclusivamente, a implementacao e teste doscircuitos.

O relatorio do trabalho deve ser preparado aquando da execucao do projecto,ainda que seja provavelmente necessario altera-lo ou completa-lo na propria aulade laboratorio. O relatorio e entregue no fim da aula.

Para o projecto dos circuitos dispoem os alunos, neste guia, de informacaoabundante que devera ser, naturalmente, conjugada com a materia ministradanas aulas teoricas.

3

4

Em particular fornecem-se:

• Descricao dos equipamentos disponıveis no laboratorio.

• Caracterısticas dos circuito integrados a utilizar, bem como informacaopara facilitar a interpretacao de uma folha de dados.

• Indicacoes sobre metodologia aconselhada de projecto e implementacao decircuitos digitais.

• Procedimentos adequados de teste e desempanagem.

• Cuidados a ter na elaboracao de um relatorio.

Organizacao do texto

A estrutura deste guia e a seguinte:

No capıtulo 1 e apresentado o funcionamento da componente laboratorial daunidade curricular de Sistemas Digitais.

No capıtulo 2 e descrito o equipamento de laboratorio disponibilizado aos alunose as suas caracterısticas. E conveniente que os alunos o leiam antes do primeirotrabalho de laboratorio e voltem a ele para referencia sempre que julguem ne-cessario.

No capıtulo 3 sao apresentadas as caracterısticas gerais dos integrados que osalunos utilizarao. E ainda apresentada a estrutura das folhas de dados dosintegrados. Trata-se fundamentalmente de um capıtulo para referencia. E utilpara os alunos lerem-no antes do primeiro trabalho de laboratorio.

No capıtulo 4 sao dadas indicacoes sobre os cuidados a ter com o projecto emontagem de circuitos. E de leitura obrigatoria!

O capıtulo 5 descreve tecnicas de teste e desempanagem de circuitos. Estadividido numa parte geral e em seccoes mais especıficas.

A elaboracao de um relatorio e o assunto tratado no capıtulo 6 e a sua leitura eimportante para evitar excesso de trabalho ou, pelo contrario, carencias gravesnos textos entregues.

Notas a margem e ındice remissivo

Espalhados pelo texto podemos encontrar tres tipos de notas a margem:

— chamadas de atencao para partes do texto particularmente importantes, ge-ralmente escritas em italico; sao referenciadas pelo sımbolo especial que semostra nesta margem, a esquerda;

— comentarios em italico destinados a complementar a materia; serao incluıdosao longo das sucessivas versoes do texto, a medida que a reaccao dos alunos

Este e um comentarioobviamente pouco inte-ressante. a determinados pontos mais obscuros ou difıceis justifique as suas inclusoes;

e

— conceitos chave, em negrito.

Capıtulo 1

Laboratorio de Sistemas

Digitais: como funciona?

O Laboratorio de Sistemas Digitais constitui a primeira oportunidade de colocaros alunos em contacto com circuitos reais. Os alunos, atraves desta componente,podem aplicar os conhecimentos adquiridos na componente teorica para reali-zar pequenos ”projectos”, implementa-los e verificar o seu funcionamento. Seratambem usado um simulador que podera ser usado em qualquer momento pelosalunos para testar um projecto antes de montar e sera usado no ultimo tra-balho em vez de se realizar uma montagem que seria ja muito mais complexapara o tempo disponıvel. Esse simulador sera posteriormente usado na unidadecurricular de Arquitectura de Computadores.

Os alunos organizar-se-ao, durante a primeira sessao de laboratoro, em gruposde tres elementos, que se manterao ate ao fim do semestre. Cada turno delaboratorio tera sete grupos no maximo.

Os enunciados dos trabalhos de laboratorio sao publicados regularmente napagina da unidade curricular. Os alunos devem estudar estes enunciados, inicial-mente sozinhos, identificando as areas da materia teorica que terao de conhecerpara poder realizar o trabalho proposto.

E fundamental estudar essa materia teorica por dois motivos. O primeiro, decaracter metodologico resulta da necessidade de conhecer uma ferramenta antesde a utilizar. O segundo, de caracter muito pragmatico, resulta de que essamateria sera, naturalmente, discutida com o docente que ira acompanhar a aulade laboratorio. Nao e, portanto, util descobrir apenas que uma determinadaestrutura pode resolver o problema. E fundamental perceber porque, quais saoas alternativas e porque e a apresentada, a melhor.

Estudada a materia, o projecto deve ser discutido em grupo ate se definir aestrutura da sua resolucao. Naturalmente, esta estrutura comecara, nos pri-meiros trabalhos, por ser quase a resolucao final, tendendo nos trabalhos maisavancados a estar ainda longe do circuito final.

A partir daqui pode haver divisao de trabalho ficando as tarefas de projecto,porem, muito bem definidas. Com base no trabalho do conjunto do grupo deveresultar: 1) um esquema electrico do circuito, totalmente documentado, pronto

5

6CAPITULO 1. LABORATORIO DE SISTEMAS DIGITAIS: COMO FUNCIONA?

para a montagem; e 2) um relatorio com a estrutura necessaria, de acordo como formato publicado para cada trabalho na pagina.

Na aula o grupo deve estar organizado, com tarefas de montagem bem determi-nadas, embora estas devam rodar de trabalho para trabalho. Por exemplo, umelemento pode orientar a montagem, a partir do esquema, um segundo cortar edescascar os fios nas dimensoes adequadas e um terceiro proceder a montagem,propriamente dita.

Um dos aspectos mais interessantes e a resolucao de erros de montagem ou deprojecto que levam o circuito a nao funcionar. Os docentes darao uma ajuda,mas os alunos devem esforcar-se por compreender e adquirir as tecnicas dedesempanagem (debug, em ingles) uma vez que o domınio da arte ou cienciado debug, independentemente do tipo de objecto em analise, e uma necessidadepara qualquer engenheiro.

Durante a aula dedicada ao trabalho, o relatorio pode ser completado ou, se fornecessario, alterado, e e entregue no final.

No final do semestre sera realizada uma discussao com cada elemento do grupo,na presenca de todos os elementos, com classificacao final individual. Avisa-se,desde ja, que os alunos que se detecte terem andado “pendurados”durante arealizacao dos trabalhos serao naturalmente reprovados. Essa e, a este nıvel,a concretizacao de uma polıtica de qualidade que sera aplicada nesta unidadecurricular, e de que os alunos serao os principais beneficiarios pela credibilidadeque esta polıtica garante a qualidade dos seus conhecimentos nestas materias.

Capıtulo 2

Equipamento

Neste capıtulo descrevem-se os equipamentos existentes no Laboratorio de Siste-mas Digitais (LSD), as suas funcoes e finalidades. Em particular, destacam-se:

1. as bancadas de ensaio;

2. as reguas de suporte dos componentes;

3. os circuitos integrados e as suas ligacoes; e

4. o equipamento de teste.

2.1 As bancadas de ensaio

As bancadas de ensaio nao sao todas iguais, e algumas delas possuem funcoesadicionais ou funcoes ligeiramente diferentes das que se descrevem a seguir. Ha,pois, que inquirir, para cada caso, sobre as funcoes efectivamente desempenha-das pelas bases que sao usadas no LSD.

As bancadas usadas actualmente no laboratorio sao do modelo IDL-800 DigitalLab da empresa K&H

(http://www.allproducts.com/manufacture2/khmfg/idl-800.html)

Como se pode ver na Figura 2.1, estas bancadas permitem trabalhar com reguasde montagem (breadboards) onde serao montados circuitos que usam a base paraser alimentados electricamente e para receber entradas e actuar saıdas.

As montagens nao serao feitas na placa ilustrada na fotografia e sim em placasdescritas mais a frente.

7

8 CAPITULO 2. EQUIPAMENTO

Figura 2.1: Bancada de ensaio IDL-800

2.1. AS BANCADAS DE ENSAIO 9

As bancadas de ensaio possuem no mınimo:

1. uma fonte de alimentacao multipla, capaz de gerar tensoes contınuas de+5 V, +12 V e −12 V, e eventualmente +15 V e −15 V;

2. um conjunto de comutadores de duas posicoes;

3. um conjunto de Leds (“Light Emitting Diodes”);

4. um conjunto de displays de sete segmentos (tipicamente dois ou quatro) e

5. um berco para a colocacao das reguas que hao-de suportar os componenteselectronicos (circuitos integrados, fios, etc.) dos trabalhos desenvolvidospelos alunos.

Destes elementos, iremos utilizar todos eles no laboratorio. Contudo, chama--se a atencao que apenas vai ser necessaria a tensao de +5 V, que passamos adesignar por VCC, bem como a respectiva massa, ou GND (“Ground”), porquee com essa tensao que vamos alimentar os circuitos integrados de que vamosnecessitar .


Na Figura 2.2 ilustra-se esquematicamente com mais pormenor os diversos dis-positivos disponıveis na base actual:

Figura 2.2: lay-out da bancada

1. Interruptor geral de alimentacao. Quando ligado, este interruptor per-mite o funcionamento das diversas fontes de alimentacao da bancada edos diversos dispositivos activos. Quando ligado, mostra uma lampadavermelha acesa.

2. A bancada tem um oscilador que permite gerar uma funcao periodicacom uma forma determinada por outro selector (5). Este selector (2)permite regular a amplitude do sinal electrico gerado pelo oscilador. Para autilizacao que iremos fazer dele, deve estar regulado para um valor superiora metade da amplitude.

3. Este selector permite definir a gama de frequencias do oscilador. A fre-quencia corresponde ao numero de vezes que um padrao e repetido porunidade de tempo (se alguem ler esta explicacao sou expulso da docencia).O selector permite escolher as gamas de frequencia. Por exemplo, 1Hz -10Hz e uma gama em que o oscilador repete a sua forma de onda (umimpulso, por exemplo) desde 1 vez por segundo (1Hz) ate 10 vezes porsegundo (10Hz). O valor exacto e definido pelo selector (4).


4. Este selector permite, escolhida uma escala de frequencia pelo selector (3),regular de uma forma contınua entre o valor mınimo (selector todo paraa esquerda) e o maximo (selector todo para a direita).

5. Este selector permite escolher a forma de onda que se pretende que o os-cilador produza. Na posicao superior produz uma sinusoide, na posicaointermedia uma onda triangular e na posicao inferior uma onda quadrada.Utilizaremos, se nada for dito em contrario, a onda quadrada. Nota: Aonda quadrada nao devia ter, como tem, uma parte negativa, mas porrazoes que se prendem com os circuitos de proteccao da entrada dos cir-cuitos integrados, isso acaba por nao ser relevante.

6. Entradas para os mostradores numericos. Estes mostradores representamalgarismos decimais usando sete segmentos de dıodos emissores de luz ouleds (do ingles light emiting diodes).

7. Fontes de alimentacao. A bancada tem fontes de alimentacao fixas (veritem (9)) e variaveis. Todas partilham a mesma referencia de 0V (Gndde Ground, que, em ingles, significa Terra). O botao (7) permite regularo valor da tensao variavel positiva que e acessıvel no terminal +V. Atensao pode ser regulada entre 0V e +15V. A corrente maxima disponıvele de 300mA. Todas as fontes estao equipadas com proteccao contra curto-circuito aos terminais.

Note que estas fontes nao serao utilizadas nos laboratorios de SistemasDigitais.

8. Fontes de alimentacao. O botao (8) permite regular o valor da tensaovariavel negativa que e acessıvel no terminal -V. A tensao pode ser regu-lada entre 0V e -15V. A corrente maxima disponıvel e de 300mA. Todas asfontes estao equipadas com proteccao contra curto-circuito aos terminais.

Note que estas fontes nao serao utilizadas nos laboratorios de SistemasDigitais.

9. Fonte de alimentacao fixa de +5V. E a fonte usada nos trabalhos de Siste-mas Digitais. Para alem do terminal indicado, existe um outro acima dobotao (7) com a mesma funcao. A corrente maxima disponıvel e de 1A.Ha ainda uma fonte fixa de -5V com uma corrente maxima de 100mA quenao sera utilizada. Todas as fontes estao equipadas com proteccao contracurto-circuito aos terminais.

10. Interruptores de funcao. Trata-se de dois interruptores (SWA e SWB)de tres posicoes. Quando na posicao superior, o terminal respectivo tema tensao +5V. Quando na intermedia, a tensao e de 0V. Na inferior, atensao e de -5V. Na transicao, nao ha uma mudanca definida entre valores,acontecendo um regime estacionario nao controlado. Nao se recomenda autilizacao destes interruptores em Sistemas Digitais porque as entradas doscircuitos, embora protegidas, nao devem ser sujeitas a tensoes negativas.

11. Interruptores de impulso. Estes dois interruptores (A e B), usualmentedenominados “botoes de pressao”, apresentam duas saıdas A e A, porexemplo. Quando nao premidos, as saıdas apresentam os seguintes valores:A = 0, A = 1. Quando premidos, a situacao inverte-se: A = 1, A = 0. Emprincıpio, a transicao entre os dois valors devia ser “limpa”. Infelizmente,


por deficiencias no projecto das bases, isso nem sempre acontece e podeocorrer um “bounce”que sera explicado mais adiante.

12. Interruptores de dados. Estes oito interruptores (SW0 a SW7) pemitemintroduzir sinais como entradas no circuito em que se trabalha. Cada umdeles coloca no seu respectivo terminal uma tensao de 5V se estiver naposicao superior e uma tensao de 0V se estiver na posicao inferior.

13. Zona de colocacao das reguas de montagem.

14. Ligacoes para fichas tipo banana. Trata-se de ligacoes entre contactos quepermitem usar os fios usados nas montagens e fichas para utilizar cabosexteriores convencionais para ligacao a outro equipamento de laboratorio.Em princıpio nao serao utilizadas nos trabalhos.

15. Mostradores Led. Estes oito Leds permitem visualizar ate oito sinais ge-rados pelo circuito em que se trabalha. Cada um deles esta apagado senao estiver ligado a nenhuma fonte de sinal ou se estiver ligado a um sinalde tensao perto de 0V (nıvel de tensao L). Se estiver ligado a um sinal detensao perto dos 5V (nıvel de tensao H) acende com a cor vermelha.

16. Mostradores numericos. Cada mostrador numerico tem uma entrada (D1 eD2). Os dois mostradores tem uma entrada numerica comum (ver o ponto6). Para que um deles mostre o algarismo que tem na entrada numerica,a entrada D respectiva tem de estar ligada a terra ou, pelo menos, a umatensao baixa (nıvel L).

Os interruptores que estao a esquerda, permitem desligar cada ou dossegmentos dos mostradores. Nao serao utilizados.

17. Selector de leque de tensoes do voltımetro digital. Este selector permiteseleccionar o leque de tensoes que pode ser medido pelo voltımetro digitalincorporado na bancada.

18. Entrada do voltımetro digital. O voltımetro mede a tensao introduzidaentre estes terminais.

19. Mostrador do voltımetro digital.

2.1.1 Os comutadores da base

Os interruptores de dados (12) sao comutadores binarios que se destinam a forneceros nıveis de tensao H ou L apropriados para aplicar as entradas dos circuitosintegrados (CIs).

Em geral, esses comutadores sao construıdos como se indica na Figura 2.3.

Se o comutador estiver numa determinada posicao, que na figura e a posicaosuperior, a saıda SW L do comutador fica ligada a massa, pelo que essa saıda

O facto de o comuta-dor estar, na figura, naposicao superior, e geraros nıveis nas saıdas in-dicados, nao quer dizerque, na base, acontecaexactamente o mesmo.Pode ser ao contrario!

fornecera, para o exterior, um nıvel L (0 V) constante.

Quanto a saıda SW H fica, nas mesmas condicoes, ligada aos +5 V atraves daresistencia R2, pelo que ela fornece para o exterior um nıvel H, ou seja, umatensao proxima dos +5 V.


Figura 2.3: Estrutura basica de um comutador binario

Ou seja, as duas saıdas apresentam nıveis de tensao complementares, o nıvel Hem SW H e o nıvel L em SW L.

Atencao, porem, quepodıamos ter trocado assaıdas e, nesse caso,seria a saıda SW H quegeraria um L e a saıdaSW L que geraria umH.

Quando o comutador for levado para a outra posicao, que na figura e a posicaoinferior, acontece o oposto: a saıda SW H do comutador fica ligada a massa,pelo que fornece para o exterior um nıvel L, e a saıda SW L fica ligada aos +5 Vpor intermedio da resistencia R1, pelo que fornece para o exterior um nıvel H.

Ou seja, temos sempre dois nıveis opostos nas duas saıdas de cada comutador,nıveis esses que podemos escolher mudando a sua posicao. Para verificar o nıvelnuma dada saıda podemos liga-la a um dos Leds atraves de um fio. Se o Ledacender, essa saıda esta a H e a outra esta a L. Se ficar apagado, essa saıda estaa L e a outra esta a H.

O inconveniente da montagem da Figura 2.3 reside no facto de, quando semuda a posicao do comutador, a transicao de um nıvel de tensao para o outrovir afectada de ruıdo, que se designa por “bounce”.

Idealmente, se nao houvesse bounce, a transicao seria como se indica na Fi-gura 2.4(a) para o caso de uma mudanca de H para L.

H

H

L

L

(a)

(b)

Figura 2.4: (a) Se nao houvesse bounce, a transicao entre dois nıveis, por exem-plo de H para L, seria como se indica. (b) Porque os contactos do comutadorsao mecanicos, existe bounce na transicao, que se traduz por uma oscilacao dasaıda antes de finalmente estabilizar no nıvel final

O bounce e devido ao facto de os contactos do comutador, que sao mecanicos, naoserem perfeitos. Quando o utilizador muda a posicao do comutador, o contactonao se estabelece francamente logo desde o inıcio, verificando-se uma oscilacaono contacto ate que, finalmente, se fixa na posicao final. Naturalmente, quantomais imperfeitos forem os contactos mecanicos do comutador, mais longa e aduracao do bounce.


A duracao tıpica do bounce e de 10 a 50 ms, conforme a qualidade dos contac-tos. Por exemplo, contactos nao dourados ficam sujeitos a oxidacao, o que fazaumentar o bounce com o decorrer do tempo.

E, obviamente, existe bounce tambem nas transicoes de L para H.

O efeito do bounce vem ilustrado na Figura 2.4(b): o circuito que recebe na suaentrada este sinal gerado pela mudanca do comutador, vai interpreta-lo comouma sequencia de impulsos, em vez de uma simples transicao. E a respostadesse circuito vem certamente afectada, sobretudo se se tratar de um circuitosequencial.

Ha, portanto, a necessidade de eliminar o bounce dos contactos mecanicos, o quese consegue a custa da inclusao, nas saıdas SW H e SW L, de um latch S R,cujo funcionamento aprenderemos mais tarde, quando falarmos dos elementos dememoria e, em particular, dos latches (ver os Apontamentos das Aulas Teoricas,Seccao 12.1).

O circuito completo, com o comutador e o circuito de “debounce” a saıda, estana Figura 2.5.

Figura 2.5: Comutador com circuito de “debounce” colocado nas saıdas

Deve-se notar que os comutadores da base de alimentacao podem ou nao tercircuitos de “debounce” a saıda dos comutadores. Por outro lado, ha bases dealimentacao, como as actualmente usadas nos laboratorios da unidade curricu-lar, que possuem circuitos ainda mais simples associados aos comutadores, emparticular circuitos apenas com uma saıda, em vez das duas das Figuras 2.3 e2.5. Esses circuitos, infelizmente, nao tem a fiabilidade dos circuitos apresenta-dos na Figura 2.5.

Os alunos devem procurar saber o que se passa sobre esta questao para a baseespecıfica com que vao trabalhar.

2.1.2 Os Leds e os displays de 7 segmentos

Os Leds e os displays de 7 segmentos constituem os principais indicadores dosnıveis de tensao H e L nas saıdas dos circuitos integrados constituindo, por isso,os dispositivos de saıda da bancada de ensaio.

No caso da bancada usada na unidade curricular existem 8 LEDs (15) e 2 mos-tradores de 7 segmentos (16).


Tipicamente, um Led e ligado entre a saıda de um Buffer inversor e a tensao de+5 V (Figura 2.6), o que faz com que um nıvel L aplicado a entrada do Bufferapague o Led (porque a saıda do Buffer temos um H, isto e, aproximadamenteVCC), e um nıvel H a entrada do Buffer (L na sua saıda) acenda o Led. Aresistencia serve para limitar a corrente que passa atraves do Led e do Buffer.

Figura 2.6: Ligacao tıpica de um Led a saıda de um Buffer inversor

Os displays de 7 segmentos, por seu turno, mais nao sao do que conjuntos de 7Leds (ou 8, para incluir um ponto decimal), organizados matricialmente comoindica a Figura 2.7.

a

bc

d

e

f

g

Figura 2.7: Um display de 7 segmentos mais nao e do que um conjunto de 7 ou8 Leds organizados matricialmente; ilustra-se ainda o aspecto dos dıgitos BCDneste tipo de display.

No caso das bancadas de ensaio utilizadas nos laboratorios, estes displays sao“atacados” por um circuito integrado que recebe dıgitos do codigo BCD em 4entradas (6), e gera nas 7 saıdas um codigo em que os uns indicam os Leds aacender em cada display e os zeros, os leds a apagar. Esses circuitos sao, porisso, transcodificadores de BCD para o codigo de 7 segmentos.

A Figura 2.7 ilustra os resultados dessa transcodificacao a saıda dos displays,para cada um dos 10 dıgitos BCD.

Alguns transcodificadores sao mais elaborados, permitindo tambem a geracaode algumas letras nos displays de 7 segmentos. Tipicamente, geram todos osdıgitos hexadecimais 0 a F, o que permite visualizar nos displays as letras A aF (Figura 2.8) para alem dos dıgitos BCD.

Nas bancadas de ensaio, entao, e necesario, para mostrar num dos displays de 7segmentos um dıgito BCD, fazer duas coisas: (i) colocar a entrada D respectiva


Figura 2.8: Letras A a F num display de 7 segmentos, necessarias a visualizacaodos dıgitos hexadecimais A a F

(D1 ou D2, ver ponto (16) anterior) ao nıvel L, isto e, a tensao da massa; e (ii)aplicar as entradas (6) a palavra de codigo BCD correspondente ao dıgito quese quer visualizar.

2.1.3 As fontes de tensao

A base de alimentacao possui diversas fontes de tensao contınuas reguladas eprotegidas contra curto-circuitos. Destas, destaca-se a tensao de +5 V ante-riormente mencionada e a massa (GND) correspondente. E esta a tensao queira alimentar os circuitos integrados, que possuem tipicamente dois pinos, umdesignado por VCC que deve ser ligado aos +5 V, e outro designado por GNDque deve ser ligado a massa.

Porque as fontes de tensao sao protegidas, entao a tensao contınua no terminaldesignado por +5 V caira a 0 V se se provocar um curto-circuito a saıda da fontede alimentacao, restabelecendo o valor normal de +5 V assim que a causa docurto-circuito tiver sido eliminada.

Por outro lado, dadas as baixas correntes envolvidas nos circuitos que iremosimplementar, o perigo de choque electrico nao se poe. Contudo, o aluno de-vera ter o cuidado de ligar correctamente os circuitos integrados aos +5 V ea massa, nos pinos correctos, sem os trocar . Uma alimentacao incorrecta dosCIs, embora nao provoque danos na fonte de alimentacao da base nem choqueelectrico, podera danificar irremediavelmente os integrados. Uma situacao destetipo pode ainda fazer a temperatura do integrado atingir valores que provoquemqueimaduras se o integrado for tocado.

Os circuitos da serie 74HCT que sao utilizados no laboratorio tem o pino 1imediatamente a esquerda de uma cavidade que o identifica univocamente (narealidade, todos os integrados). A cavidade e geralmente em forma de cırculoou de semi-cırculo (vendo o CI em planta), como ilustra a Figura 2.9.

Os restantes pinos sao numerados por ordem ate atingir o fim da fiada a quepertence o pino 1, e passando em seguida para a outra fiada de pinos, pelaordem inversa.

O exemplo que se apresenta na figura e de um integrado com 14 pinos, pelo que aprimeira das fiadas referidas contem os pinos 1 a 7, enquanto que a outra contemos pinos 8 a 14. Embora haja CIs com mais pinos, o princıpio de numeracaodos pinos e sempre o mesmo.

A maioria dos integrados da famılia 74HCT possui o pino de VCC na ultimaposicao (posicao 14 no caso de um integrado de 14 pinos, posicao 16 para umintegrado com 16 pinos, etc.) e o pino de massa no canto oposto (pino 7 no casode um integrado com 14 pinos, pino 8 no caso de um integrado com 16 pinos,etc.).

2.2. AS REGUAS DE MONTAGEM 17

1 2 3 4 5 6 78910

111213

14

Pin 14 (ligar, em geral, ao

VCC ou +5V)

Pin 7 (ligar, em geral, à

massa ou GND)

Figura 2.9: Vista em planta de um circuito integrado com 14 pinos devidamenteidentificados. De notar que o pino 1 esta sempre colocado imediatamente pordebaixo (numa vista em planta) de uma cavidade em cırculo ou em semi-cırculo

Mas ha integrados da famılia que fogem a esta regra de identificacao do VCC eda massa. O melhor e verificar sempre pelo catalogo de integrados as posicoesdos pinos de alimentacao.

2.2 As reguas de montagem

Uma regua ou placa designa um suporte de plastico com contactos metalicos noseu interior, alguns deles ligados, sobre a qual irao ser colocados os circuitosintegrados e demais componentes electronicos que constituem o circuito digitala montar e testar.

As reguas a usar no laboratorio sao de dois tipos:

1. as reguas de integrados; e

2. as reguas de barramentos.

As reguas de integrados sao constituıdas por matrizes de orifıcios espacados de 0,1polegadas (2, 54 mm aproximadamente) e numeradas nas linhas e nas colunas.A Figura 2.10 mostra um exemplo de regua com 64 linhas e 10 colunas.

15

10

15

20

25

30

64

60

55

50

45

40

35

15

10

15

20

25

30

64

60

55

50

45

40

35

ABCDE

FGHIJ

ABCDE

FGHIJ

Figura 2.10: Uma regua para montagem de circuitos integrados e demais com-ponentes

Nos orifıcios da regua irao ser inseridos os pinos dos circuitos integrados (e,possivelmente, outros componentes electronicos como resistencias), e tambemos fios que irao estabelecer as ligacoes entre os pinos dos integrados.


As matrizes de orifıcios encontram-se colocadas de um lado e outro de um sulcodisposto longitudinalmente, sobre o qual se inserem os integrados. O sulcodestina-se a facilitar a remocao dos integrados. Para CIs com um afastamentonormal entre fiadas de pinos igual a 0,3 polegadas, temos a situacao descrita naFigura 2.11.

15

10

15

20

25

30

64

60

55

50

45

40

35

15

10

15

20

25

30

64

60

55

50

45

40

35

ABCDE

FGHIJ

ABCDE

FGHIJ

Figura 2.11: Um CI com 14 pinos, montado numa regua de integrados

Para cada um dos lados do sulco central, os orifıcios das linhas das matrizes (aslinhas estao identificadas pelos numeros 1 a 64 nas figuras deste texto) estaoligados electricamente entre eles, como mostra a Figura 2.12. Contudo, devenotar-se que as linhas que estao dos dois lados do sulco nao estao ligadas entresi.

15

10

15

20

25

30

64

60

55

50

45

40

35

15

10

15

20

25

30

64

60

55

50

45

40

35

ABCDE

FGHIJ

ABCDE

FGHIJ

Figura 2.12: Uma regua de integrados possui (no seu interior e, em geral, arectaguarda) ligacoes em cada linha de orifıcios colocados para cada um doslados do sulco central. Porem, nao existe ligacao entre os dois lados do sulco.As linhas estao numeradas de 1 a 64 nas reguas que servem de exemplo

Nestas condicoes, o integrado, montado como mostram as Figuras 2.11 e 2.12,fica com mais quatro orifıcios ligados a cada pino, tantos quantos se encontramna meia linha em que o pino esta inserido. Por exemplo, o pino 1, que estainserido no orifıcio F53, esta automaticamente ligado aos orifıcios nas posicoesG53 a J53.

Nesses outros orifıcios podemos, entao, inserir fios ligados a outros componenteselectronicos, aos comutadores da base (nas entradas dos integrados), aos leds(nas saıdas dos CIs), a fonte de alimentacao, etc.

Os circuitos integrados que utilizam fiadas de pinos com o dobro do espacamento(por exemplo, os CIs que tem 24, 28 ou 40 pinos, que possuem um espacamen-to entre pinos de 0, 6 polegadas, o dobro das 0, 3 polegadas habituais) podemainda assim utilizar a regua de integrados, porem disporao de menos ligacoesnas linhas (Figura 2.13).

Uma regua de barramentos contem, em geral, dois orifıcios por cada linha. Umaregua de barramentos tıpica e, entao, formada por 2 colunas e por um numerode linhas que e semelhante ao numero de linhas da regua de integrados (masnao necessariamente igual). A ligacao entre orifıcios e agora feita de maneira

2.2. AS REGUAS DE MONTAGEM 19

15

10

15

20

25

30

64

60

55

50

45

40

35

15

10

15

20

25

30

64

60

55

50

45

40

35

ABCDE

FGHIJ

ABCDE

FGHIJ

Figura 2.13: Um integrado com 24 pinos, por exemplo, com um espacamentoentre fiadas de pinos igual a 0,6 polegadas, tem menos ligacoes automaticas naslinhas da regua

diferente: as linhas sao, regra geral, divididas em dois conjuntos, e para cadaum deles as colunas estao todas ligadas entre si (Figura 2.14).

Figura 2.14: Uma regua de barramentos tıpica, com as ligacoes internas indica-das a cinzento. De notar que as ligacoes sao, geralmente, entre cada uma dascolunas de cada meia regua

As colunas sao, em geral, identificadas por duas barras coloridas, uma vermelhae a outra azul, para facilitar a ligacao ao VCC e a massa (vermelho para a ligacaoao VCC, azul para a ligacao a massa).

Tipicamente, a cada regua de integrados vem associadas duas reguas de barra-mentos para as ligacoes as tensoes de alimentacao, como mostra a Figura 2.15.Uma solucao mais economica utiliza apenas uma regua de barramentos.

15

10

15

20

25

30

64

60

55

50

45

40

35

15

10

15

20

25

30

64

60

55

50

45

40

35

ABCDE

FGHIJ

ABCDE

FGHIJ

Figura 2.15: Uma configuracao tıpica, com uma regua de integrados e duasreguas de barramentos, possui as ligacoes ao VCC e a massa que se ilustram

De notar as ligacoes intermedias externas entre metades da regua de barramen-tos, que asseguram que os barramentos de VCC e de massa se estendem ao longode toda a regua.

De referir, contudo, que as reguas de barramentos nao servem apenas para asse-


gurar as alimentacoes electricas dos integrados e demais componentes. Tambempodem servir para distribuir sinais com muitas ligacoes, por exemplo sinais derelogio em circuitos sequenciais, ou sinais de entrada que tem de ser ligados amuitos pinos de circuitos integrados.

2.3 Os circuitos integrados e as suas ligacoes

Um circuito integrado e um pequeno cristal de silıcio (ha outras tecnologias, maso silıcio e largamente dominante) onde se difundiram impurezas em determina-das areas dando origem a transıstores, dıodos, resistencias e outros componenteselectronicos interligados entre si, de modo a formarem circuitos electronicos demaior ou menor complexidade. Os circuitos integrados digitais sao de facilconcepcao (para quem tem os meios adequados) e tem custos de producao rela-tivamente baixos.

No laboratorio iremos utilizar circuitos integrados usuais no mercado.

Fisicamente, um circuito integrado apresenta-se em varios formatos de enca-psulamento, dos quais o que e utilizado mais frequentemente em laboratorio e otipo DIL (do ingles, Dual In-Line). Este encapsulamento consiste numa caixade plastico ou ceramica, paralelepipedica, onde existem duas filas de terminaisao longo dos lados maiores do paralelepıpedo. Estes terminais sao usualmentedesignado por pins. Na Figura 2.16 ilustra-se um circuito com 14 terminais. Hacircuitos com outro numero de terminais mas sempre com este aspecto geral.

E importante ter em conta, porem, que, actualmente, a maior parte dos circuitosintegrados disponıveis no mercado usa tipos diferentes de encapsulamento, quepermitem montagem superficial, um tipo de montagem que permite muito maiorcompactacao e o uso de circuitos com um numero de terminais muito maiselevado. No entanto, nao se adaptam bem ao tipo de trabalho de laboratorioque ira ser realizado. Por isso usar-se-a este tipo de encapsulamento de utilizacaomais facil neste contexto.

AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA

Figura 2.16: Aspecto fısico de um circuito integrado encapsulado em DIL

Os pins dos circuitos integrados sao numerados para facil identificacao da fun-cionalidade de cada um deles. A Figura 2.9 ilustra a numeracao dos pinos.

Para circuitos integrados com mais terminais a regra de numeracao e a mesma,como ja se referiu atras.

Os CIs devem ser inseridos na regua de integrados por forma a que todos tenhama mesma orientacao, por exemplo colocando a cavidade de identificacao do pino1 sempre a esquerda, ou sempre a direita.

2.3. OS CIRCUITOS INTEGRADOS E AS SUAS LIGACOES 21

Por outro lado, para facilitar a identificacao de todos os integrados e o testedo circuito que acabou de ser montado, e desejavel que o integrado identificadopor U1 no seu esquema electrico seja colocado numa extremidade da regua, porexemplo a esquerda, o integrado U2 imediatamente a seguir, depois o integradoU3, etc.

Obtem-se, assim, uma implementacao “limpa” do circuito, que permite utili-zar uma regua de barramentos para a distribuicao das massas e outra para adistribuicao das tensoes de VCC, como exemplifica a Figura 2.17.

15

10

15

20

25

30

64

60

55

50

45

40

35

15

10

15

20

25

30

64

60

55

50

45

40

35

ABCDE

FGHIJ

ABCDE

FGHIJ

74HCT30 74HCT13874HCT245

Vcc

GND

U1 U2 U3

Figura 2.17: Uma configuracao tıpica de reguas com alguns integrados montadose alimentados electricamente

Nao esquecer, contudo, que os pinos de alimentacao dos integrados nao estaosempre nas mesmas posicoes relativas — 7 e 14 para os integrados de 14 pinos,8 e 16 para os integrados de 16 pinos, etc. — embora o pino 1 seja sempre oque se encontra por debaixo da cavidade de identificacao (com o CI visto emplanta).

A insercao de um CI numa regua de integrados nao merece quaisquer precaucoesespeciais, bastando que ela se faca exercendo sobre o integrado uma pressaouniforme de cima para baixo ate que todos os pinos estejam inseridos. Con-tudo, ter em atencao a possibilidade de existirem pinos ligeiramente entortadosque, quando pressionados, ficarao sem contacto com os orifıcios corresponden-tes (para alem de necessitarem de ser endireitados e correctamente alinhados noexterior, o que nem sempre e muito facil de conseguir).

Ja a extraccao de um CI requer cuidados especiais, devendo ser feita a custa deuma pinca longa, fornecida no laboratorio. Essa pinca deve ser inserida numadas extremidades do circuito, por forma a levanta-lo ligeiramente. Em seguidaessa operacao deve ser repetida do outro lado do integrado, ate a sua completaremocao.

Qualquer outra forma de extraccao do CI podera ter como efeito fazer dobrar umou mais pinos. E quando se tenta sucessivas vezes endireitar os pinos dobrados,o mais certo e eles partirem, com a consequente inutilizacao do integrado.

A insercao e extraccao dos fios de de ligacao e facilitada pela utilizacao de pincas


longas. Os fios devem ser descascados nas pontas com uma alicate adequado, deforma a deixarem a nu cerca de 0,5 cm de metal, que se deve apresentar direito.

Nunca tente introduzir nas reguas um fio com pontas torcidas. E preferıvelcorta-lo e descasca-lo de novo, para que a ponta de metal nao fique dobradadentro do orifıcio da regua, danificando-a ou fazendo um contacto indesejadoentre duas linhas de pinos.

Regra geral, e preferıvel dispor os fios a volta dos integrados e nao por cimadeles. Tal facilitara muito a fase de teste, no caso em que se torna necessarioretirar um integrado e substituı-lo por outro.

Os fios devem ter a menor dimensao possıvel e estar, tanto quanto possıvel,dispostos a superfıcie da regua. Devera procurar-se obedecer a um codigo decores para os fios, por exemplo fazendo todas as ligacoes de VCC com fio vermelhoe todas as de massa com fio azul. Na Figura 2.18 ilustra-se uma montagem bemfeita.

Figura 2.18: Uma montagem bem feita

Uma forma adequada de fazer as ligacoes consiste em comecar por estabelecer asalimentacoes de VCC e de massa, seguindo-se-lhes as ligacoes das entradas naoutilizadas (ver abaixo), em seguida os barramentos e, finalmente, as ligacoes decontrolo (normais). Isto porque as primeiras ligacoes a serem feitas sao tambemas que tem menor probabilidade de virem a ser modificadas.

As entradas nao utilizadas nao devem nunca ser deixadas “no ar”. Pelo con-trario, deverao ser sistematicamente ligadas ao nıvel de tensao que nao afecte ofuncionamento dos circuitos.

Por exemplo, uma entrada de um AND ou de um NAND (em logica positiva)que nao seja utilizada devera ser ligada a H, porque o valor logico 1 constitui oelemento neutro do produto logico, como sabemos da Algebra de Boole binaria(ou seja, o H nao interfere com o funcionamento do AND ou do NAND). Damesma forma, uma entrada nao utilizada de um OR ou de um NOR (em logicapositiva) devera vir ligada a L.

De um modo geral, devemos atender ao nıvel de actividade da entrada do cir-cuito, e aplicar-lhe o nıvel de tensao correspondente a esse nıvel de actividade,para que a funcao desempenhada pelo circuito possa ser efectivada.

Uma entrada nao utilizada e que deva ser ligada a L pode, efectivamente, serligada directamente a massa. Contudo, se a entrada deve vir ligada a H, e

2.4. OS EQUIPAMENTOS DE TESTE 23

preferıvel nao a ligar directamente ao VCC, mas colocar entre a entrada e oVCC uma resistencia limitadora de corrente, com um valor tıpico de 1 kΩ. Umadestas resistencias pode, contudo, servir de limitadora de corrente a mais doque uma entrada nao utilizada.

Nunca e de mais realcar a necessidade de estabelecer as ligacoes de forma clara,de modo a que seja facil segui-las ponto a ponto na fase de teste e diagnosticode falhas. Ligacoes confusas e emaranhadas tem como consequencia que a sub-sequente insercao ou remocao de um fio pode fazer desligar ou soltar outros fios,sem que ninguem se aperceba do facto.

E polıtica do corpo docente da cadeira penalizar as montagens com ligacoesconfusas e emaranhadas, ja que estas nao podem servir de desculpa para o in-correcto funcionamento do circuito ou para a impossibilidade de efectuar testes.

2.4 Os equipamentos de teste

De entre os varios equipamentos de teste de circuitos digitais destacam-se dois:

1. a ponta de prova; e

2. o pulsador logico.

Neste texto abordaremos apenas a ponta de prova porque o nosso laboratorionao dispoe de pulsadores logicos e, embora convenientes, nao sao imprescindıveis.

2.4.1 A ponta de prova

Existem varios instrumentos de laboratorio uteis para a localizacao de falhasem circuitos. O mais comum e a ponta de prova logica (em ingles, logic probe),que permite observar o nıvel de tensao (H ou L) presente num determinado node um circuito (pino de um circuito integrado, entrada para um led ou displayde 7 segmentos, saıda de um comutador binario).

O exito da localizacao de falhas num circuito digital simples depende mais dosprocedimentos a realizar e da experiencia de quem realiza o trabalho do queda sofisticacao e complexidade do equipamento. A ponta de prova logica e umpequeno (e barato) instrumento de desempanagem de circuitos digitais que, paracircuitos de baixa complexidade, e um auxiliar precioso. Consiste num pequenodispositivo que pode ser facilmente suportado na mao com uma ponta metalicae alguns leds de sinalizacao. A Figura 2.19 ilustra um possıvel formato. Aalimentacao e garantida pela mesma fonte que alimenta o circuito em teste.

LH

TT

L

CM

OS

Pu

lse

Mem

Vcc

Gnd

Figura 2.19: Ponta de prova tıpica

Os leds que equipam a ponta permitem conhecer o estado logico de um terminalonde a ponta seja encostada.


Uma ponta de prova tem habitualmente dois comandos, atraves de interruptores,e tres leds.

• Led H: Este led, tipicamente vermelho, ilumina-se apenas quando a pontaesta encostada a um terminal com nıvel valido alto (H) para a famılialogica seleccionada.

• Led L: Este led, tipicamente verde, ilumina-se apenas quando a ponta estaencostada a um terminal com nıvel valido baixo (L) para a famılia logicaseleccionada.

• Led Pulse: led, tipicamente amarelo, destinado a assinalar a existencia detransicoes num terminal a que a ponta de prova esteja encostada.

• Seleccao TTL/CMOS: Este interruptor permite seleccionar qual das famı-lias logicas esta em observacao. E importante esta indicacao para que aponta possa seleccionar quais os nıveis de tensao limite do H e do L quedeve adoptar.

• Seleccao memoria/impulso: Um impulso muito curto pode nao ser vistonos leds por ser demasiado reduzido para ser detectado pelo olho duranteo tempo em que estao acesos, ou por ser demasiado curto para provocarreaccao do proprio led. Para evidenciar esses impulsos, a ponta detectaflancos de transicao de sinais entre os valores H e L e vice-versa. A formade indicar isso depende da posicao deste selector.

– Impulso: Um impulso de duracao visıvel e mostrado no led auxiliar.

– Memoria: A transicao e memorizada, ficando o led aceso ate o selectordeixar de estar na posicao Memoria.

Em qualquer dos casos, nao ha indicacao do sentido da transicao (se de Lpara H, se de H para L).

Se nenhum dos led se iluminar, isso significa uma de duas coisas: ou se estaperante um nıvel electrico que nao corresponde a qualquer nıvel logico (zonaintermedia), ou nao existe tensao aplicada ao contacto, por a ponta estar noar sem contacto com nenhum sinal ou por estar a detectar um sinal de altaimpedancia.

2.5 Referencias Bibliograficas

Serro, Carlos e Arroz, Guilherme — Sistemas Digitais: Apontamentos das AulasTeoricas, Versao 1.1, edicao disponıvel na pagina da cadeira, Tagus Park, 3 deAgosto de 2005, Capıtulos 6 e 7, Seccao 12.1.

Serro, Carlos — Sistemas Digitais: Fundamentos Algebricos, IST Press, Lisboa,Abril de 2003, Capıtulos 6 e 7, Seccao 12.1.

Capıtulo 3

Dados sobre os circuitos

integrados digitais

A utilizacao de circuitos integrados digitais pressupoe o conhecimento das suascaracterısticas e comportamento. Esses dados sao fornecidos pelos fabricantesem Folhas de Dados (conhecidas em ingles por data sheets).

Uma folha de dados tem toda a informacao necessaria para utilizar os com-ponentes electronicos. Se se analisar a folha de dados do circuito 74HC32,por exemplo, que e acessıvel na pagina do fabricante NXP (uma empresa dogrupo Philips) com o URL abaixo assinalado, encontra-se um documento devinte paginas. Trata-se de um documento produzido pelo fabricante com todaa informacao essencial para o uso do componente.

http://www.nxp.com/#/homepage/cb=[t=p,p=/50808]—pp=[t=pfp,i=50808]

25

26CAPITULO 3. DADOS SOBRE OS CIRCUITOS INTEGRADOS DIGITAIS

Considere-se a primeira pagina desta data sheet, representada na Figura 3.1

Figura 3.1: Primeira pagina da folha de especificacoes do 74HC32 da Philips

Na base, encontra-se a referencia dos integrados que sao cobertos pela folha dedados. Neste caso estao cobertas duas sub-famılias (HC - 74HC32, a sub-famılia

27

mais comum em CMOS e HCT - 74HCT32, uma sub-famılia CMOS que mantemnıveis de entrada e saıda compatıveis com a famılia TTL LS, anteriormentemuito popular).

Note-se a descricao da funcionalidade do circuito. Quad 2-input OR gate.Descreve-se, portanto, que este circuito integrado tem 4 (quad) portas OR de2 entradas. A designacao usada pressupoe a utilizacao de logica positiva. Defacto, a funcionalidade que esta descrita na Figura 3.2 esta descrita em nıveisde tensao e nao em valores logicos. Para que esta tabela corresponda a um OR,tem de se admitir o uso de logica positiva.

Figura 3.2: Tabela funcional do 74HC32 da Philips

Muitos fabricantes indicam mais explicitamente, Quad 2-input positive OR

gates.

Ainda nesta pagina encontra-se uma decricao breve do funcionamento do cir-cuito e algumas informacoes relevantes (Figura 3.3).

Figura 3.3: Breve descricao funcional do 74HC32 da Philips

Na pagina 3 encontra-se informacao sobre o pin-out completo do circuito. Essainformacao e reproduzida na Figura 3.4.

Figura 3.4: pin-out do 74HC32 da Philips


Esta informacao e completa mas nao esta no formato que mais nos interessapara desenhar esquemas de circuitos. Na Figura 3.5 reproduzem-se dois de-senhos da pagina 4 que representam graficamente a funcionalidade do circuitointegrado usando a nova versao da norma IEC 617-12 (a esquerda) e a versaomais classica (a direita). Na unidade curricular de Sistemas Digitais usar-se-apreferencialmente a nova versao. Repare-se que os pins a que corresponde cadaentrada ou saıda das portas estao, nesta versao, assinalados explicitamente nosımbolo.

Figura 3.5: Duas versoes dos sımbolos das portas incluıdas no 74HC32 da Philips

Esta e a parte mais relevante da folha de dados no contexto desta unidade cur-ricular. No entanto, ha uma serie de outros dados que se revelam importantes.Chama-se a atencao para tres conjuntos de dados referidos na folha de dados.Na Figura 3.6 mostram-se as condicoes recomendadas de operacao.

Figura 3.6: Condicoes recomendadas de operacao do 74HC32 da Philips

Para comecar indica-se a tensao de alimentacao (VCC) que, no caso dos circuitos74HCxx pode assumir valores entre 2, 0 V e 6, 0 V, e nos 74HCTxx e de 5V ±

10%. Do mesmo modo, no quadro encontra-se a temperatura de funcionamentoque varia entre os −40o e os +125o.

Nas paginas seguintes da folha de dados, existem varios quadros que descrevemvarias grandezas para condicoes diferentes de temperaturas e para as duas sub-famılias. Na Figura 3.7 mostra-se um conjunto de dados referentes as tensoesde entrada e de saıda para os dois nıveis, para a famılia 74HCT.

VIH e a tensao de entrada (I de input) que e considerada pelo integrado comotensao alta (H). A indicacao e que o valor mınimo e de 2V. Isto e, qualquertensao acima de 2V e considerada pela porta como um H. Do mesmo modo atensao VIL e a tensao de entrada que e considerada pelo integrado como tensao

29

Figura 3.7: Caracterısticas DC do 74HCT32 da Philips a 25oC

baixa (L). A indicacao e de que o seu valor maximo e de 0,8V. Portanto qualquertensao menor ou igual a 0,8V e considerada como um L.

As duas tensoes VOH e VOL sao, respectivamente o valor da tensao de saıda(O de output) no valor H e no valor L. Estes valores dependem da corrente desaıda do circuito. Os valores que sao dados referem-se a condicoes particularesespecificadas no quadro.

No parametro VOH o fabricante garante que o valor mınimo de tensao e de4,4V para uma corrente de −20µA. Isso quer dizer que a margem de ruıdo(VOH − VIH) e de, no mınimo 2,4V 1. Repare-se que o fabricante informa queo valor tıpico deste valor e, porem, 4,5V. O valor maximo nao e especificadoporque nao tem interesse e porque o fabricante nao considera, em consequencianecessario criar uma garantia suplementar que tem custos para ser cumprida.

Os valores de VOL podem ser consultados no quadro e a discussao do seu signi-ficado deve ser agora ja desnecessaria.

O ultimo quadro que se discutira (Figura 3.8) e o das caracterısticas de co-mutacao.

Figura 3.8: Caracterısticas temporais do 74HC32 da Philips a 25oC

Neste quadro surge a especificacao dos tempos de atraso das portas para variastensoes de entrada, a temperatura de 25oC. Como e facil de compreender noquadro, e fornecido o tempo que passa desde que uma das entradas (A ou B)comuta, ate que a saıda (Y) reaja.

1Para a definicao de margem de ruıdo, consulte a bibliografia recomendada


Repare-se que sao especificados dois tempos: tpLH , tempo de atraso quando asaıda da porta passa de L para H e tpHL, tempo de atraso quando a saıda daporta passa de H para L. Sao iguais no caso deste circuito. Noutros circuitospoderao ser diferentes e isso depende da estrutura interna do circuito.

Em cada um dos parametros e fornecido um valor maximo — o que o fabricantegarante — e um tempo tıpico, o tempo que o fabricante indica como perto doexpectavel na realidade e que e, naturalmente, menor.

As figuras citadas especificam um pouco melhor como sao medidos os tempos,em termos de formas de onda e o set-up experimental. Ilustram-se, apenas porcuriosidade, na Figura 3.9.

Figura 3.9: Figuras referenciadas na folha de dados do 74HC32 da Philips

Capıtulo 4

Esquemas e procedimentos

de montagem

Quando se prepara um circuito para ser montado, ha que comecar, natural-mente, por projecta-lo. O projecto e feito de acordo com as ferramentas quesao apresentadas na parte teorica da unidade curricular e que os alunos devemconhecer previamente.

A primeira fase do projecto conduz portanto, em circuitos simples, a um logi-grama, isto e a uma representacao grafica da funcao ou funcoes obtidas.

O simulador logico disponıvel na unidade curricular nao e um simulador decircuitos integrados e sim um simulador de modulos conceptuais. Sendo assim,esta e a fase em que o circuito deve ser testado no simulador para detectarpossıveis erros de projecto. No capıtulo seguinte serao apresentadas algumastecnicas aplicadas a circuitos que, com as necessarias adaptacoes, sao validasna fase de simulacao.

4.1 Preparacao do esquema electrico

Admita-se, a tıtulo de exemplo, um logigrama muito simples da funcao

F (A, B, C, D) = A C + A D + B C D

.

Concebido o logigrama (Figura4.1), ha que decidir que circuitos integrados po-dem ser usados para concretizar o circuito.

Neste caso, seria uma primeira ideia usar um integrado de ORs de 3 entradas,um de ANDs de 2 entradas, um de ANDs de 3 entradas e um de NOTs. Emprimeiro lugar surge um problema com os ORs: nao e facil encontrar ORs detres entradas. Claro que, gracas a associatividade do OR, esta porta pode sersubstituıda por duas portas OR de duas entradas e e facil obter integrados comessas portas.

31

32 CAPITULO 4. ESQUEMAS E PROCEDIMENTOS DE MONTAGEM

1

1

&

&

&

1

A B C

F

D

Figura 4.1: Logigrama da funcao F (A, B, C, D) acima referida

Ha, porem, outra questao: estar-se-ia a apontar para usar quatro circuitos inte-grados. Usar-se-iam duas das quatro portas do OR de duas entradas, uma dastres portas que tem o integrado com ANDs de tres entradas, duas das quatroportas do AND de duas entradas e duas das seis portas do integrado com NOTs.Muito material e muito desperdıcio.

Uma solucao mais simples consiste em procurar usar menos integrados. Usandoos princıpios da logica de polaridade e possıvel transformar o circuito anteriorpara usar apenas dois integrados diferentes.

Observe-se o resultado (Figura 4.2):

&

&

&

1

A B C

F

D

&

&

Figura 4.2: Logigrama modificado para que o circuito use menos circuitos inte-grados

Acontece que o OR com entradas activas a LOW e o mesmo circuito que o ANDcom saıda activa a LOW, uma vez que X +Y = X Y . Cada uma das portas detres entradas sera, portanto, parte de um integrado positive-NAND, 74HCT10.

As duas negacoes foram substituıdas por dois circuitos positive-NAND, porcausa da lei da idempotencia (A · A = A). Os dois ANDs passaram a tersaıda activa a LOW e, portanto, serao, em conjunto com as duas negacoes,implementados por um circuito 74HCT00.

Para transformar o logigrama em esquema electrico falta apenas referenciar os

4.2. PROCEDIMENTOS DE MONTAGEM 33

integrados e o numero dos terminais, o que e feito na Figura 4.3.

&

&

&

1

A B C

F

D

&

&

U1

U1

U1

U1

U2

U2

1

1

2

2

3

3

4

4

5

5

6

6

8

9

10

11

12

12

13

13

U1 - 74HCT00

U2 - 74HCT10

Figura 4.3: Esquema electrico do circuito que implementa a funcao tomadacomo exemplo

O esquema electrico deve conter as indicacoes mostradas, sendo utilizada asimbologia definida na norma IEC 617 Parte 12.

De notar que todas as portas logicas tem que estar identificadas com uma eti-queta que indica o Circuito Integrado a que pertencem (por exemplo U1 iden-tifica uma porta logica que esta num integrado 74HCT00), e que cada entradae saıda tem que indicar o numero do pino do integrado correspondente. Casoexistam varios integrados do mesmo tipo, entao terao etiquetas distintas (porexemplo, se para alem das portas indicadas, forem necessarias mais 3 portaspositive-NAND de 2 entradas, entao tera que se utilizar mais um integrado74HCT00, podendo ser chamado U3).

Quando comecarem a ser utilizados integrados mais complexos (como por exem-plo contadores), e imprescindıvel o uso de simbologia normalizada (facilitaimenso o sucesso da montagem), o que pode implicar o desenho dos circuitos amao se nao dispuser de um editor de esquemas electricos com esses sımbolos.

O desenho do esquema electrico implica o acesso a determinadas informacoes.Essas informacoes podem ser encontradas nos catalogos que estao no laboratorioe na biblioteca, na pagina da unidade curricular e nas paginas dos fabricantes(para que serve o Google?).

4.2 Procedimentos de montagem

Para realizar uma montagem de forma rapida e que facilite a fase de debug docircuito ha um conjunto de cuidados a ter em conta.

Para comecar, e muito importante que o esquema electrico esteja completamentefeito antes de iniciar a montagem. A marcacao do esquema a medida que sevao montando integrados e interligacoes, e o caminho para mais facil para ob-ter inconsistencias, para haver enganos e para tornar o debug uma experienciageradora de stress.


O esquema e o “mapa das estradas”e o GPS do circuito. Sem um esquema bemfeito que corresponda exactamente ao circuito montado, ninguem consegue, pormais experiente que seja, resolver os diversos problemas que irao surgindo.

Portanto, aconselha-se a nunca iniciar a montagem de um circuito sem o es-quema pronto, incluindo a referencia de todos os integrados e o pin-out. Etambem aconselhavel, no esquema ou num documento a parte, a listagem dasligacoes de alimentacao dos circuitos integrados.

Como se disse ja, a disposicao dos circuitos integrados na placa deve seguir a nu-meracao no esquema. Desse modo, e muito facil, quando se pretende encontraro integrado, fazer a correspondencia entre o esquema e o circuito.

No caso que nos tem vindo a servir de exemplo, a Figura 4.4 ilustra o que temosvindo a expor.

15

10

15

20

25

30

64

60

55

50

45

40

35

15

10

15

20

25

30

64

60

55

50

45

40

35

ABCDE

FGHIJ

ABCDE

FGHIJ

74HCT1074HCT00

Vcc

GND

U1 U2

Figura 4.4: Implantacao dos circuitos integrados no circuito que implementa afuncao tomada como exemplo

E claro que os circuitos integrados podem ficar nos locais exemplificados ounoutros quaisquer. A unica coisa importante e a disposicao relativa.

Um outro aspecto da montagem que tem importancia e convem ter em contadesde o inıcio, e o relacionado com a disposicao dos fios na placa e com as suaspontas.

Ha tres cuidados a ter em conta:

• Quando se acaba a montagem e se inicia o teste, pode constatar-se ousimplesmente suspeitar-se que um circuito integrado esta avariado ou malinserido ou tem um terminal partido ou dobrado, sem penetrar no con-tacto da placa de montagem. Convem, nessa altura poder inspecciona-lovisualmente e, muito provavelmente, substituı-lo. Para isso, ele nao deveestar coberto de fios. Por isso e importante que os fios estejam dispostosna placa de modo a nao dificultar o acesso aos circuitos integrados e estesdevem ficar completamente descobertos.

• Nao devem ser usados fios mais longos nem mais curtos que o estritamentenecessario. Se os fios forem muito curtos, ficam em tensao mecanica e

4.2. PROCEDIMENTOS DE MONTAGEM 35

podem acabar por sair ou, mesmo com aspecto de estarem ligados, naogarantirem o contacto e serem uma causa de avaria difıcil de encontrar.Particularmente difıcil de detectar e a situacao em que o fio esta encostadoao contacto sem estar introduzido. Por vezes nao ha contacto e ha umerro de funcionamento. Mas quando se procura a avaria e se toca nofio este faz contacto e nao revela ser ele a causa do problema. Por outrolado, fios muito longos, para alem de um certo mau aspecto, soltam-se comfacilidade por serem constantemente tocados e puxados inadvertidamente.

• As pontas descascadas dos fios nao devem ser muito curtas nem muitolongas (7 mm e uma boa medida) e nao devem estar amachucadas. Se sevai utilizar um fio em que as pontas nao estao em optimo estado, ha que ascortar e as tornar a descascar. Uma ponta curta demais nao faz contacto.Uma ponta demasiado longa, pode, se forcada a entrar no contacto, fazercontacto, nao so com o ponto que se pretende como tambem com contac-tos fora da fila de contactos pretendida, causando curto-circuitos difıceisde detectar. Se a parte descascada fica fora do contacto da placa, podeencostar-se a outra nas mesmas condicoes provocando curto-circuitos ex-ternos. Uma ponta amachucada, para alem de ser mais difıcil de inserir,pode partir-se e ficar a obstruir o contacto ou, pior ainda, pode cair paradentro da placa produzindo curto-circuitos ocasionais ou permanentes en-tre contactos.

Toda a montagem deve ser feita com a base de ensaio desligada ou com a reguade montagem nao ligada a base. Os circuitos integrados, suportam mal queestejam parcialmente ligados.

Na montagem, a primeira coisa a ligar devem ser todas as alimentacoes e massasdos diversos circuitos integrados.

A montagem propriamente dita, deve ser feita em equipa com cada um doselementos do grupo concentrado na sua tarefa.

Um dos elementos do grupo deve limitar-se a ler o esquema informar outro queesta a montar, quais os pontos a interligar.

Por exemplo, no nosso circuito exemplo, deve indicar algo de semelhante a: “ligao pino 1 do integrado 1 ao pino 2 do mesmo integrado. Depois liga um delesao interruptor A. De seguida, liga o pino 3 do circuito 1 ao pino 9, tambem domesmo circuito e depois ao pino 12, ainda do mesmo circuito”. Cada ligacao deum pino deve ser totalmente feita a todos os pinos a que vai ligar.

A medida que as ligacoes vao sendo confirmadas pelo elemento que esta faze-las, o primeiro assinala com um lapis sobre o esquema as ligacoes que vao sendofeitas. Isto permite interromper a montagem a qualquer momento e reata-lasem que haja ligacoes que fiquem “perdidas”.

O elemento que monta nao deve, nesta fase, tentar perceber o circuito. Deveir colocando os fios indicados e confirmando cada ligacao terminada para queo seu colega possa ir assinalando o esquema. Sempre que realizar uma ligacaodeve ter o cuidado de verificar que nao existe ainda nenhuma ligacao no pino aque vai ligar um fio. Se isso acontecer, deve ter havido um erro anterior e haque procurar esclarecer o que aconteceu, vendo onde esta ligada a outra pontado fio, e, recorrendo ao esquema, verificar o que correu mal e corrigir.


O terceiro elemento do grupo deve ir cortando fios a medida que lhe sao pedidospelos colegas.

Como e evidente, ao longo de diversos trabalhos, os elementos do grupo devemir trocando de papel. Nao se aconselha a mudar a meio de um trabalho porqueha um conhecimento difuso que cada um tem a certa fase, que nao e possıveltransmitir e que facilita muito o processo de montagem.

Capıtulo 5

Diagnostico de falhas

Neste capıtulo descreve-se um metodo simples para detectar e localizar possıveisfalhas na implementacao de um circuito combinatorio. Antes, porem, definem--se os conceitos de falha, de erro e de avaria, e identificam-se os varios tipos defalhas que esses circuitos podem apresentar. O objectivo consiste em perceberquando e porque e que um circuito combinatorio nao funciona correctamente.

A percepcao da existencia de erros no funcionamento do circuito, a localizacaodas causas desses erros de funcionamento — isto e, a localizacao das falhas noscomponentes do circuito — e a correspondente tipificacao constituem aquilo quese designa por diagnostico de falhas.

E objectivo deste capıtulo, entao, detectar possıveis falhas de funcionamento doscircuitos combinatorios e analisa-las, identificando os seus tipos. Naturalmente,a substituicao dos componentes em falha permitira repor o correcto funciona-mento do circuito combinatorio. Recorre-se, para tanto, a um processo simplesque utiliza as tabelas de verdade desses circuitos.

5.1 Falhas, erros e avarias

Vamos de seguida definir os tres conceitos de falha, de erro e de avaria.

Qualquer sistema, seja ele mais ou menos complexo, e construıdo com base numaespecificacao. No caso de um circuito combinatorio (isto e, o tipo de circuitodigital que iremos analisar neste capıtulo), a especificacao e feita, na forma maissimples, atraves da sua tabela de verdade.

Como sabemos, a tabela de verdade de um circuito combinatorio e unica, ouseja, a cada circuito deste tipo corresponde uma e so uma tabela de verdade.pressupoe-se, neste capıtulo a utilizacao de logica positiva, isto e, que um 1 logicoe sempre representado por um nıvel electrico alto (H) e que um nıvel logico 0 esempre representado por um nıvel electrico baixo (L). Quanto a representacaodos circuitos, usaremos logigramas e esquemas electricos.

Quando um circuito digital nao cumpre a sua especificacao, dizemos que estaavariado ou que avariou. Por exemplo, um somador binario nao esta a fazer

37

38 CAPITULO 5. DIAGNOSTICO

correctamente a adicao de dois numeros binarios. Ou um circuito detector deparidade esta, na realidade, a detectar a paridade incorrecta.

No caso particular de um circuito combinatorio que implementa uma deter-minada funcao booleana, diz-se que esta avariado se ele estiver a implementaruma funcao diferente, ou se nao implementar consistentemente a mesma funcao,manifestando um comportamento erratico.

A forma que temos de saber se um determinado circuito combinatorio esta ounao avariado consiste, entao, em comparar a sua tabela de verdade fısica real,obtida apos termos implementado o circuito, com a sua tabela de verdade fısicateorica, correspondente a especificacao. Se sao diferentes, e porque ele estaavariado.

Em rigor, devemos fazer esse exercıcio nao so para a funcao que o circuito imple-menta, mas tambem para todas as funcoes intermedias. Ou seja, para a funcaoa saıda do circuito, mas tambem para as funcoes as saıdas das portas logicas in-termedias. Com efeito, so desta forma garantimos que essas funcoes intermediastambem estao a funcionar correctamente. Se nao o fizermos, arriscamos a quea funcao final possa estar correcta, mas que haja funcoes intermedias erradas,cujos efeitos se cancelam mutuamente. E, desta forma, o circuito em questaopossuira avarias internas que nao conseguimos detectar externamente, ja que asaıda do circuito esta correcta.

Quando comparamos uma tabela de verdade fısica real com a tabela teoricacorrespondente e verificamos que nao sao iguais, podemos identificar as linhasque diferem. Os valores de tensao incorrectos nessas linhas constituem os erros

no funcionamento circuito. A causa da avaria do circuito sao esses erros.

Naturalmente, os erros tambem tem causas. Essas causas sao as falhas queocorreram em um ou mais componentes do circuito (portas logicas, ligacoesentre portas, etc.). E isso deve-se a uma de duas razoes: ou esses componentesestao, por sua vez, avariados, ou entao ocorreram erros no processo de montagemou de projecto.

Em resumo, a causa ou causas de uma avaria sao erros de montagem ou de cons-trucao do circuito, as causas desses erros sao falhas em componentes, e estes, porsua vez, podem estar avariados (um componente de um circuito combinatorio,por exemplo uma porta AND, e, por sua vez, constituıdo por componenteselectronicos e, neste sentido, pode ser considerado como um circuito).

Desta forma, podemos estabelecer recursivamente relacoes de causa-efeito entrefalhas, erros e avarias como se esquematiza a seguir:

. . .−→ falha (no componente) −→ erro −→ avaria (no circuito) −→ erro −→ . . .

Em seguida vamos estudar os possıveis tipos de falhas nos componentes de umcircuito digital.

5.2 Falhas nos componentes

As falhas nos componentes de um circuito combinatorio (portas logica ou fiosde ligacao) podem ter diversas causas. Por exemplo, podem resultar de erros

5.3. METODO SIMPLES DE DIAGNOSTICO DE FALHAS 39

de projecto, ou ocorrerem em consequencia de uma fabricacao defeituosa ou dedeterioracao dos seus componentes electronicos.

As falhas podem ser permanentes ou transitorias. Apenas iremos estudar aquias consequencias das falhas permanentes (os erros que elas causam), ja que odiagnostico das falhas transitorias e muito mais complexo.

As falhas mais comuns sao as que se enumeram a seguir.

1) Falta de alimentacao electrica — Devem-se comecar por assegurar as ligacoesdos integrados as tensoes VCC e GND. Se tal nao for feito, o comportamentode todo o circuito torna-se erratico, impossibilitando um futuro diagnostico deoutras falhas.

2) Entrada de uma porta “no ar” — Neste caso, essa entrada nao se encontraligada: (i) ao VCC; (ii) ou a massa; (iii) ou a saıda de outra porta logica. O queacontece a essa entrada depende da tecnologia utilizada, porem nao podemos,por omissao, assumir que ela esteja a H ou a L .

3) Entrada de uma porta forcada a H ou a L — Por lapso de montagem, ou pordefeito na electronica da porta, a entrada esta a H ou a L permanentemente.

4) Saıda de uma porta forcada a H ou a L — Por lapso de montagem, ou pordefeito na electronica da porta, a saıda esta a H ou a L permanentemente.

5) Fio quebrado — O fio que estabelece uma determinada ligacao, por exemploentre duas portas logicas, ou de uma entrada de uma porta logica as linhas dealimentacao VCC ou GND, esta quebrado. Nesse caso, as duas extremidades dofio possuem, eventualmente, tensoes diferentes, o que nao aconteceria se o fioestivesse inteiro. Podemos, neste caso, ter duas situacoes:

1. a tensao H ou L de saıda de uma porta logica nao chega a entrada da portaseguinte, e esta ve essa entrada “no ar”, pelo que nao podemos assumirnada em relacao a tensao electrica (nıvel H ou L) na entrada;

2. a ligacao de uma entrada de uma porta a VCC ou a GND nao vem efectu-ada; mais uma vez, essa entrada vem “no ar”, pelo que nao sabemos qualo nıvel de tensao na entrada.

6) Curto-circuito entre entradas ou saıdas de uma porta — Geralmente por lapsode montagem, ou por defeito no circuito integrado, duas ou mais entradas deuma porta estao em curto-circuito, ou entao existe um curto-circuito entre asaıda e pelo menos uma das entradas da porta. Por outro lado, por erro demontagem pode ter-se feito um curto-circuito entre nos longınquos, por exemplose se usarem barramentos para distribuir ligacoes e uma ou mais dessas ligacoestiverem sido incorrectamente executadas.

5.3 Metodo simples de diagnostico de falhas

Nesta Seccao vamos estudar um metodo simples que nos permite, a partir dologigrama de um circuito combinatorio e da tabela de verdade fısica corres-pondente, detectar eventuais erros de funcionamento e localizar e tipificar oscomponentes em falha. Colectivamente, estas tres operacoes designam-se pordiagnostico de falhas.


Comecemos, entao, por considerar o logigrama de um circuito combinatorioarbitrario como o da Figura 5.1.

Figura 5.1: Logigrama de um circuito combinatorio arbitrario

Tabela 5.1: Tabela de verdade fısica teorica para o circuito com o logigrama daFigura 5.1

X Y Z A

L L L HL L H HL H L HL H H HH L L HH L H HH H L LH H H L

Com este logigrama podemos estabelecer a tabela de verdade fısica para o cir-cuito, como mostra a Tabela 5.1. Naturalmente, esta tabela e meramente teorica,Como obteve esta

tabela? ja que nao preve uma implementacao com componentes e montagem defeituosos.

Nos sabemos, contudo, que ambos sao possıveis, pelo que sera de esperar quea tabela que se obtem para o funcionamento real do circuito seja diferente dateorica. O que iremos fazer e explorar as diferencas entre a tabela real e a teorica(os erros no funcionamento do circuito) e, a partir dessas diferencas, localizar eidentificar os tipos de falhas nos componentes e nas ligacoes do circuito.

Admitamos, entao, que montamos o circuito anterior mas que existem falhasdesconhecidas em um ou mais componentes ou ligacoes. E suponhamos que atabela de verdade fısica que realmente obtemos e a que se indica na Tabela 5.2.

Como podemos constatar, esta tabela difere da tabela teorica nas linhas 2 e 7.Ou seja, a montagem apresenta dois erros.

O nosso objectivo, ao fazermos o diagnostico de falhas, consiste em localizartodas as falhas e perceber de que tipo sao, para podermos corrigir os erros.

Para o fazermos, vamos proceder de forma sistematica do fim para o inıcio dologigrama, isto e, da funcao A para as variaveis de entrada, X , Y e Z. Poroutro lado, vamos concentrar a nossa atencao nas linhas da tabela de verdadefısica onde ocorrem os erros.

Comecemos pela linha 2 da tabela. Nesta linha era suposto a funcao possuirum nıvel H, mas o que se obteve foi um nıvel L. Vamos tentar perceber porque.


Tabela 5.2: Tabela de verdade fısica real para o circuito anterior

X Y Z A

L L L HL L H HL H L L ⇐ ErroL H H HH L L HH L H HH H L LH H H H ⇐ Erro

Para tanto, vamos impor ao circuito os nıveis de tensao nas entradas que corres-pondem a essa linha da tabela de verdade. Ou seja, vamos colocar nas entradasos seguintes nıveis de tensao: X = L, Y = H e Z = L. Obtemos, assim, asituacao teorica indicada na Figura 5.2 para as funcoes intermedias e final.

Figura 5.2: Logigrama que indica a situacao nas entradas que correspondem alinha 2 da tabela de verdade fısica teorica. Tambem se representam os nıveis detensao nos nos intermedios e final

Mas esta situacao e, mais uma vez, meramente teorica, apenas valida para ocaso de nao haver falhas. Por exemplo:

• se X = L devemos ter o mesmo nıvel L na outra extremidade do fio, istoe, na entrada superior da porta G2;

• se Y = H devemos ter o mesmo nıvel H na entrada inferior da porta G2;

• se a porta G2 tem por entradas os nıveis H e L, a sua saıda deve dar L(ja que se trata de um AND);

• etc.

Porem, se o fio que liga X a entrada superior de G2 estiver cortado, podemosperfeitamente ter o nıvel H nessa entrada da porta, em vez do nıvel L. E, mesmoque o fio esteja correcto, ou seja, que imponha o nıvel L na entrada superior daporta, pode acontecer que o AND esteja internamente com essa entrada forcadaa H, dando o nıvel H na saıda, em vez de L.

Em resumo, temos que verificar os nıveis de tensao nos diversos nos (ligacoes)do circuito, para podermos comparar a situacao real com a teorica. E o quefizemos com a linha 2 da tabela devemos faze-lo igualmente para a outra linha


em erro (a linha 7), naturalmente impondo nas entradas, para cada erro, osnıveis de tensao adequados.

Suponhamos, entao, que, com as entradas nos nıveis que correspondem a analisedo erro da linha 2, obtivemos, por observacao com a ponta de prova, nıveisreais diferentes dos esperados teoricamente, por exemplo os que se indicam naFigura 5.3.

Figura 5.3: Logigrama que indica a situacao nas entradas que correspondem alinha 2 da tabela de verdade fısica mas numa situacao real, em que existe umerro nessa linha (em vez de um nıvel H na saıda, temos um nıvel L)

Comecamos por constatar que a parte de baixo do circuito, que liga G1, G3 eG5, esta correcta. Logo, para o erro que estamos a analisar, a falha ou falhas queexistirem devem estar localizadas no caminho que liga G2, G4 e G5. E, comose afirmou atras, esse caminho deve ser percorrido da saıda para as entradas.

A Figura 5.4 ilustra os caminhos para analise deste erro.

Figura 5.4: Caminho de diagnostico para o erro da linha 2 na tabela de verdadefısica

Analisemos, entao, esses caminhos.

1. Sabemos que o L na saıda esta errado. Mas, olhando para as entradas doOR (porta G5) e vendo que temos dois nıveis L, o OR nao e suspeito deestar em falha (na verdade, com as duas entradas a L a saıda do OR devevir a L).

2. Se agora percorrermos o fio que liga a saıda de G4 a entrada superior deG5, constatamos que possui dois nıveis L nas extremidades. Logo, emprincıpio, este fio tambem nao e suspeito.

3. O inversor G4 tambem nao e suspeito, ja que produz um L na saıda comoresposta a um H na entrada.

4. Tambem o fio que liga a saıda de G2 a entrada de G4 nao e suspeito, jaque possui dois nıveis H nas extremidades.


5. Outro tanto acontece com a porta G2 (um AND), que produz um H nasaıda como resposta a dois nıveis H nas suas entradas.

6. O fio que liga a entrada Y a entrada inferior de G2 tambem esta correcto,pelo menos em princıpio, ja que possui dois nıveis H nas extremidades.

7. Porem, o fio que liga a entrada X a entrada superior de G2 apresenta umaanomalia, ja que apresenta um nıvel L na entrada e um nıvel H a entradada porta.

Da analise do caminho, concluımos que a causa provavel do erro esta no fioda entrada superior de G2, ou na propria entrada. A falha pode ser de um dedois tipos; (i) a entrada do AND pode estar forcada a H, e nesse caso ha quesubstituir o integrado que contem G2; ou (ii) o fio que liga X a entrada superiorde G2 esta cortado, a entrada esta no ar e ha que substituir o fio; ou (iii) commuito menor probabilidade, ocorrem as duas falhas em simultaneo.

Apos correccao do(s) componente(s) em falha, verificamos se a tabela de verdadeja ficou correcta. Se tal nao aconteceu, devemos analisar o erro na linha 7original, porque pode haver outras falhas no circuito.

A analise da linha 7 segue passos identicos ao da analise anterior. Comecamospor aplicar as entradas os nıveis correspondentes a essa linha da tabela, ouseja, X = H, Y = H e Z = H. Obtemos, assim, a situacao teorica indicada naFigura 5.5 para as funcoes intermedias e final.

Figura 5.5: Logigrama que indica a situacao nas entradas que correspondem alinha 7 da tabela de verdade fısica teorica. Tambem se representam os nıveis detensao nos nos intermedios e final

Suponhamos, agora que, para esses nıveis nas entradas, se obtiveram nıveis reaisnos diversos nos diferentes dos nıveis teoricos esperados, por exemplo os que seindicam na Figura 5.6.

Figura 5.6: Logigrama que indica a situacao nas entradas que correspondem alinha 2 da tabela de verdade fısica mas numa situacao em que existe erro nessalinha (em vez de um nıvel H na saıda, temos um nıvel L)


Agora, o caminho superior no logigrama esta correcto, e e o caminho inferiorque conduz ao erro na saıda. A Figura 5.7 ilustra o caminho para analise desteerro.

Figura 5.7: Caminho de diagnostico para o erro da linha 7 na tabela de verdadefısica

Vamos analisar esse caminho.

1. Sabemos que o H na saıda esta errado. Mas, olhando para as entradas doOR (porta G5) e vendo que nelas temos dois nıveis H, o OR nao e suspeitode estar em falha.

2. Se agora percorrermos o fio que liga a saıda de G3 a entrada inferior deG5, constatamos que possui dois nıveis H nas extremidades. Logo, emprincıpio, este fio tambem nao e suspeito.

3. Outro tanto acontece com a porta G3 (um AND), que produz um H nasaıda como resposta a dois nıveis H nas suas entradas.

4. O fio que liga a entrada Z a entrada inferior de G3 tambem esta correcto,pelo menos em princıpio, ja que possui dois nıveis H nas extremidades.

5. De forma identica, o fio que liga a saıda de G1 a entrada superior de G3tambem esta correcto, pelo menos em princıpio, ja que possui dois nıveisH nas extremidades.

6. Porem, o inversor G1, com H na entrada gera um H na saıda.

Da analise do caminho concluımos que a causa provavel do erro esta no inversorG1, que tem a sua saıda forcada a H.

Capıtulo 7

Como escrever um relatorio

7.1 Introducao

Um Relatorio e um documento tecnico, descrevendo um problema de engenhariae o trabalho realizado para o resolver.

O Relatorio deve ser organizado de forma a permitir uma compreensao facil dotrabalho realizado, admitindo-se que o leitor possui conhecimentos basicos masnao conhece o problema estudado.

O Relatorio deve dar ao leitor, de forma gradual, a informacao necessaria para acompreensao do problema, dos metodos usados e dos resultados obtidos. Assim,nao devem ser usados conceitos que nao tenham sido anteriormente definidos(excepto quando sao de uso corrente).

Cada trabalho de laboratorio deve dar origem a um relatorio.

Nesse relatorio, deve ser apresentado o trabalho feito, isto e, a preparacao dotrabalho, os passos de projecto que deram origem ao circuito montado ou simu-lado, o esquema do circuito ou o lay-out do simulador, o diagnostico de falhassurgidas durante o trabalho e a sua correccao, e as conclusoes a tirar sobre oconjunto do trabalho. E fundamental nao esquecer de identificar quem produziuo trabalho e o relatorio.

A producao de relatorios tem ainda como objectivo melhorar as capacidades deos alunos treinarem a comunicacao escrita de resultados de trabalho.

Este capıtulo inspira-se fortemente (e transcreve partes) em dois documentosproduzidos pelos Professores Luıs Correia e Joao Paulo Carvalho.

7.2 Formato

O formato do papel deve ser A4. Todas as folhas de papel devem ser do mesmotipo (lisas, quadriculadas, pautadas).

As folhas sao agrafadas.

45

46 CAPITULO 7. COMO ESCREVER UM RELATORIO

Nesta unidade curricular, o relatorio pode ser dactilografado (em computador)ou escrito e desenhado a mao. Esta ultima versao e preferıvel para poupar aosalunos tempo que e um recurso escasso para eles.

O relatorio deve ter uma capa em que se indica:

• Nome da unidade curricular (Sistemas Digitais)

• Indicacao do trabalho a que o relatorio se refere.

• Identificacao dos alunos (numero, nome e licenciatura), do grupo e doturno.

• Data

As paginas (a seguir a capa) devem ser numeradas.

7.3 Estrutura

A estrutura do relatorio deve ser a seguinte:

• Capa

• Elementos que permitiram realizar o projecto

• Passos relevantes do projecto

• Esquema final do circuito a montar

• Lista de componentes necessarios

• Analise de conformidade do circuito com o pedido incluindo, quando ne-cessario as alteracoes realizadas ao projecto

• Diagnostico de falhas detectadas e accoes desenvolvidas para a sua cor-reccao

• Indicacao de alguns parametros que seja necessario definir para o bomfuncionamento do circuito (por exemplo, frequencia do relogio)

7.4 Aspectos Gerais

As siglas devem ser sempre definidas da primeira vez que sao usadas no texto.

O texto deve ser escrito no tempo presente (excepto quando se relatam ex-periencias ou medidas) e na forma impessoal (e nao na primeira pessoa dosingular ou do plural). Por exemplo:

Este texto trata da forma de como se deve escrever um relatorio. Ninguemdeve ficar ofendido se muitas das sugestoes aqui fornecidas sao obvias ou jaconhecidas.

7.5. PREPARACAO 47

Evitar escrita telegrafica ou literaria, isto e, nao usar frases muito curtas oumuito longas, e nao utilizar uma forma de escrita pouco tecnica.

Deve evitar-se usar adjectivos, excepto quando podem ser quantificados.

Ter o cuidado de dar um estilo coerente e uniforme ao relatorio.

7.5 Preparacao

O relatorio deve ser feito antes da aula, deixando em branco somente as respostasque envolvam resultados, observacoes, comentarios e conclusoes que dependamdas montagens de circuitos a realizar durante a aula de laboratorio.

Para a producao dos esquemas consulte o capıtulo sobre esse assunto incluıdoneste Manual.

sistemas digitais - autenticação · manual de laboratorio´ ... nuno mamede e jos´e fi-gueiredo...

Documents