reg desloc

7/25/2019 Reg Desloc

1/16

O registrador de deslocamento (do ingls Shift-Register) um dispositivo

largamente usado em sistemas digitais, desde uma simples calculadora de bolso,teclados para introduo de cdigos at teclados para computadores.

Normalmente o registrador de deslocamento constitudo de um conjunto deFFs (Flip-Flops) destinados a armazenar dados binrios.

O registrador de deslocamento por sua vez um dispositivo sncrono no qual osdados ou informaes podem ter entrada sequencial ou paralela, permanecendo at asua sada que poder ser tambm sequencial ou paralela. Resumindo, um registradorde deslocamento pode ter uma entrada serial ou paralela e uma sada tambm serialou paralela.

Registrador de deslocamento Entrada Srie / Sada Srie (ES / SS)

A figura a seguir ilustra um registrador de deslocamento (abreviadamente SR doingls: Shift-Register)com 4 FFS do tipo D.

Nesse tipo de registrador, os dados entram por um nico FF, e vo estardisponveis em uma nica sada.

A ESSE CIRCUITO DENOMINAMOS REGISTRADOR DE DESLOCAMENTO COM ENTRADASRIE E SADA SRIE (ES/SS)

O nmero de bits determina o tamanho da palavra binria, que neste caso serde 4 bits, pois o SR possui 4 FFs.

Eletrnica Digital Registradores de deslocamento Prof. Edgar Zuim Pgina 1


2/16

Supondo incialmente todos os FFs resetados, ao aplicar um pulso positivo naentrada do FF1 (chave C), este ir se deslocando para o FF seguinte a cada pulso declock, at que esse pulso esteja disponvel na sada do FF4.

O pulso aplicado na entrada estar disponvel na sada (FF4) aps o quarto pulso

de clock, lembrando que a ativao do FF se d na transio positiva do pulso de clock,ou seja, na subida do pulso.

A velocidade de deslocamento da entrada para a sada determinada pelafrequncia do pulso de clock, que no exemplo de 100Hz, com transio positiva. Asentradas PR e CLR devem ser mantidas em nvel lgico 1.

Para melhor entender, vamos analisar na figura abaixo o deslocamento de umpulso aplicado entrada C. Faremos a anlise apenas no FF1, pois nos demais FFs aforma de anlise idntica.

No momento a temos o pulso de clock e a entrada de dados Data in, comnvel lgico igual a 1 (NL 1).

Observe que o FF1 somente vai responder quando a transio do pulso de clockocorrer na subida, embora o pulso de nvel lgico em Data intenha ocorrido antes.

No momento b temos o pulso de clock e a entrada de dados Data in, comnvel lgico igual a 0 (NL 0).

A sada do FF1 ser levada a zero somente quando ocorrer a transio positiva,ou seja, subida do pulso de clock.

A tabela abaixo mostra o deslocamento da entrada de nvel lgico 1 introduzidaem Data in.

Pulsos FF1 FF2 FF3 FF41 1 0 0 02 1 1 0 03 1 1 1 04 1 1 1 1

Analisando a tabela acima, verificamos que o pulso aplicado entrada se desloca

para a direita, com a mesma velocidade da frequncia dos pulsos de clock.



3/16

Registrador de deslocamento Entrada Srie / Sada Paralela

Neste SR a entrada dos dados serial, ou seja, os dados so introduzidos emsrie e disponibilizados simultaneamente na sada de cada um dos FFs.

Esse circuito conhecido tambm como conversor srie-paralelo.

Observando o comportamento dos FFs, verificamos que os mesmos soresponsivos somente quando ocorre a subida do pulso de clock.

A figura a seguir ilustra um Shift-Register do tipo ES / SP.

Os FFs so ativados na descida do pulso de clock, ou seja, na transio negativa.

As entradas PR e CLR devem ser mantidas em NL 1, liberando os FFs.



4/16

A tabela abaixo mostra a sequncia dos pulsos de clock a entrada de dados e assadas disponibilizadas em cada FF, supondo uma entrada de dados de 1101. Aps opulso de clock 4, a entrada 1011 fica disponibilizada nas sadas Q1, Q2, Q3 e Q4 dosFFs.

Para melhor entender o funcionamento vamos analisar as formas de ondascorrespondentes a entrada, CK e sada dos FFs.



5/16

1. Vamos considerar o estado inicial de todos os FFs igual a 0.

2. Nos instantes a at b o circuito carregado com 1.

3. Nos instantes b at c o circuito carregado com 0.

4. Nos instantes c at d o circuito carregado com 1.

Desta forma, o carregamento feito em srie, mas, temos nas sadas os dadosem paralelo.

Ento, para deslocar um pulso da entrada para a sada so necessrios 4 pulsosde clock, e o deslocamento ocorre direita.

Exerccio resolvido 1:

Listar os estados de sada do registrador mostrado na figura abaixo, a partir dopulso de clock a.

Soluo:

Observe que as entradas PR e CLR so ativas em zero, portanto, para liberar osFFs preciso que as entradas PR e CLR estejam em NL = 1.

Neste caso, para que ocorra o zeramento (limpeza) dos FFs, devemos ter acondio em que: PR = 1 e CLR = 0.

Essa limpeza j ocorre no primeiro pulso de CK, onde PR = 1 e CLR = 0.



6/16

importante observar tambm que os FFs so ativados na subida do pulso declock, ou seja, transio positiva ou L-H.

PulsosSadabinria

Comentrios

a 0000 Modo limpar foi acionado, pois na entrada CLR temos NL = 0enquanto que em PR temos NL = 1.b 1000 A subida do pulso de clock encontra NL = 1 na entrada Data in.

c 0100A subida do pulso de clock encontra NL = 0 na entrada Data in,fazendo que os bits sejam movidos direita.

d 1010A subida do pulso de clock encontra NL = 1 na entrada Data in,deslocando os bits direita.

e 0000 Entra em ao o modo limpar (CLR) serando as sadas.

f 1000A subida do pulso de clock encontra NL = 1 na entrada Data in,deslocando os bits direita.

g 1100A subida do pulso de clock encontra NL = 1 na entrada Data in,

deslocando os bits direita.h 1110

A subida do pulso de clock encontra NL = 1 na entrada Data in,deslocando os bits direita.

i 0111A subida do pulso de clock encontra NL = 0 na entrada Data in,deslocando os bits direita.

j 0011A subida do pulso de clock encontra NL = 0 na entrada Data in,deslocando os bits direita.


Para o mesmo circuito, vamos analisar as formas de onda dos FFs em relao s

entradas CK, Data in e CLR.

Como vimos anteriormente os FFs so ativos na transio positiva ou subida dopulso de clock.

Com as entradas PR e CLR ativas em zero, preciso que as mesmas sejam

levadas a NL = 1, para liberar os FFs.



7/16

1. Em a todos os FFs so zerados pela ao do comando clear.

2. Em a-b, c-d e a partir de e a entrada Data in igual a NL 1.

3. O carregamento em srie comea a partir do pulso de clock 1. Observe que nasubida do pulso a entrada Data inest em NL 1 carregando o FF1.

4. Os pulsos 1, 3 e 4 transferem essa informao para os demais FFs, completandoassim um carregamento em srie igual a 0001.

5. O pulso 5 do clock acrescenta mais um zero esquerda, fazendo com que oregistrador desloque 1 bit direita perdendo ento a informao anterior e oregistrador ter a sada 0000.

6. A partir do pulso de clock 6 a entrada Data inreceber NL 1 e nos pulsos de clock 7e 8 Data inestar em NL 0, voltando a ficar em NL 1 somente a partir do pulso de

clock 9. Com isto ser completado o carregamento 1001.



8/16

7. A partir do pulso de clock 10 Data inestar em NL 1 e depois de decorridos os 4pulsos de clock a registrador estar indicando um carregamento igual a 1111.


1. No circuito abaixo, quais as condies na sada do FF1 aps o pulso de clock 1e 7?

2. Como devem ser ativadas as entradas PRL e CLR para que o FF operenormalmente?

3. Como devem ser ativados os FFs quando aos pulsos de clock?

Soluo:

Trata-se de um SR com FFs tipo D com entradas PR e CLR ativas em 0, com

ativao por subida do pulso de clock (borda positiva).Logo, para liberar esses FFs preciso que as entradas PR e CLR estejam em NL

1 e somente respondero na subida do pulso de clock.

A entrada Data ininicia com NL 1.

O FF ser responsivo no pulso de clock 2, quando na sua transio L-H (subida)encontrar NL 0 em Data in.

A entrada 0 em Data invai sendo deslocada direita a cada pulso de clock, ato pulso 6.

A partir do pulso de clock 7 o nvel lgico (NL) em Data in igual a 1.



9/16

A partir da esse nvel lgico 1 vai se deslocando direita com a ocorrncia dospulsos de clock.

Registrador de deslocamento Entrada Paralela / Sada Paralela

Uma desvantagem do SR (Shift-Register - registrador de deslocamento)comcarga em srie que so necessrios alguns pulsos de clock para carregar a unidade,podendo esse nmero ser elevado, dependendo do tamanho da palavra binria.

Um SR com carga de dados em paralelo carrega todos os bits de informaoimediatamente.

A figura a seguir ilustra um SR com carga em paralelo (ou entrada de dadosData inem paralelo) e sadas em paralelo.

O circuito acima um tpico SR com EP / SP, com recirculao de dados, ou seja,os dados introduzidos na entrada no sero perdidos na sada do registrador.

O circuito formado por 4 FFs do tipo JK, com ativao na descida do pulso declock e as entradas assncronas PR e CLR so ativas em 0.

Se introduzirmos nas entradas a informao binria 1010, por exemplo, elaspermanecero no registrador, devido a recirculao de dados, at o acionamento daentrada CLR, que far a limpeza dos dados do registrador para posteriorrecarregamento.

Por ser formado por 4 FFs, o tamanho da palavra de 4 bits.

Observe as duas linhas de realimentao das sadas Q e Q do FF4 que retornam entrada do FF1, as quais so denominadas linhas de circulao de dados, que salvamos dados que normalmente seriam perdidos fora da extremidade direita do registrador,

conforme j explicado anteriormente.



10/16

Analisemos ento um diagrama de temporizao desse registrador dedeslocamento, com deslocamento direita e recirculao de dados.

1. Antes do ponto a as sadas so 1111, sendo reajustadas imediatamente para 0000pela ao da entrada clear (CLR).

2. No ponto b as entradas A e B de dados em paralelo esto ativadas e, como essasentradas so assncronas, imediatamente as sadas do FF1 e FF2 so levadasimediatamente a NL 1, carregando o registrador com 1100.

3. Na transio negativa do pulso de clock 1 os dois 1s (uns) se deslocam uma posio direita, indicando ento o registrador: 0110.

4. Outro deslocamento direita ocorre na transio negativa do pulso de clock 2,resultando nas sadas do registrador: 0011.

5. Consideremos agora o pulso de clock 3, onde a sada antes desse pulso era 0011 ena transio negativa desse pulso ocorre um deslocamento direita. O 1 que seriaperdido na sada do FF4, retorna pela recirculao de dados ao FF1, e desta maneira oregistrador indicar: 1001 aps a transio negativa do pulso de clock 3.

6. Analogamente o pulso 4 do clock na sua transio negativa desloca uma posio direita e o 1 (antes do pulso 4 = 1001) que seria perdido na sada do FF4 tambm

retorna ao FF1 e desta forma o registrador indicar: 1100, que exatamente o que foicarregado no registrador antes do pulso de clock 1.



11/16

7. Conclui-se ento que para retornar sua posio original (carregamento) foramnecessrios 4 pulsos de clock para a recirculao dos dados.

8. No ponto d ocorre a limpeza (CLR) de todos os FFs, ajustando a sada doregistrador para: 0000.

9. O pulso de clock 5 no tem nenhum efeito, pois ainda prevalece a entradaassncrona CLR, que se sobrepe ao pulso de clock.

10. No ponto e a entrada D da entrada de dados ativada por um perodo de tempomuito curto, carregando ento o registrador com: 0001.

11. O pulso de clock 6, na sua transio negativa recircula o 1 na sada do FF4 para aentrada do FF1, fazendo com que o registrador indique: 1000.

12. Os pulsos de clock 7, 8 e 9 deslocam o nico 1 trs casas direita. Assim, aps 4

pulsos de clock (6 a 9) os dados na sada do registrador so os mesmos originais, ouseja: 0001.

Veja abaixo um resumo do que ocorre nos instantes a e b e na ocorrncia de4 pulsos de clock.

A partir de instante d a forma de anlise anloga.



12/16

Exerccio resolvido:

Para entender melhor o funcionamento de um SR EP / SP, vamos analisar umregistrador de 3 bits, com recirculao de dados.

O circuito composto por 3 FFs do tipo JK, com ativao por descida do pulso declock e com as entradas PR e CLR ativas em 0, conforme circuito a seguir.

Listar os estados das sadas do registrador aps a ocorrncia dos pulsos de clockde a at j.

1. Pulso a = 000: Modo clear, reseta todos os FFs.

2. Pulso b = 010: O modo de carga em paralelo ajusta as sadas em 100. Aps opulso de clock ocorre o deslocamento direta uma posio, para 010.

3. Pulso c = 001: Ocorre o deslocamento direita de uma posio, de modo que o0 em C (Q3) recirculado e volta para A (FF1), onde teremos 001.



13/16

4. Pulso d = 100: O 1 em C recirculado e volta para A, onde teremos 100.

5. Pulso e = 010: Ocorre o deslocamento direita, onde teremos 010.

6. Pulso f = 000: A entrada CLR acionada ajustando todos os FFs em 000.

7. Pulso g = 101: Temporariamente, antes da descida do pulso de clock as entradasparalelas carregam o registrador em 011. Aps a transio negativa do pulso de clockocorre o deslocamento direita de uma posio, e o bit 1 na sada C recirculadopara a entrada A, onde teremos 101.

8. Pulso h = 110: Ocorre o deslocamento direita e o 1 em C volta para A, ondeteremos 110.

9. Pulso i = 011: Analogamente ao pulso h ocorre o deslocamento direita com arecirculao do 0 para A.

10. Pulso j = 111: Modo de carga em paralelo onde todos os FFs assumem 1 eteremos na sada do registrador 111.

Registrador de deslocamento universal CI comercial 74LS194)

O registrador de deslocamento universal um registrador de 4 bits, que permitecarregamento em paralelo ou em srie com deslocamento de dados para a direita oupara a esquerda.

Vamos estudar o CI comercial 74LS194 (4 Bit Bidirectional Universal Shift-

Register).



14/16

Pinologia:

Pinos 3, 4, 5 e 6 = carga em paraleloPino 2 = entrada serial de deslocamento direitaPino 7 = entrada serial de deslocamento esquerda

Pino 11 = clockPinos 9 e 10 = controle de modo (hold, deslocamento esquerda, deslocamento direita e carregamento em paralelo)Pino 1 = clear (MR = Master Reset)Pinos 12, 13, 14 e 15 = sadas

Funes dos pinos 9 e 10 (controle de modo):

S0 = S1 = 0 Hold (no fazer nada)

S0 = 0, S1 = 1 deslocamento esquerda

S0 = 1, S1 = 0 deslocamento direita

S0 = 1, S1 = 1 carregamento paralelo

Da podemos concluir que o CI 74LS194 possui 10 entradas e 4 sadas.

importante observar tambm que esse registrador (FFs internos) so ativadosna subida do pulso de clock, ou seja, transio positiva.


a) listar o modo de operao do registrador 74LS194 para cada um dos pulsos declock, pressupondo uma carga em paralelo de 0011.



15/16

Soluo:

Pulso a = reset ou limparPulso b = carregar em paraleloPulso c = deslocamento esquerda (shift-left)

Pulso d = deslocamento esquerda (shift-left)Pulso e = deslocamento esquerda (shift-left)Pulso f = deslocamento direita (shift-right)Pulso g = deslocamento direita (shift-right)Pulso h = reset ou limparPulso i = manter (hold ) ou, no fazer nadaPulso j = deslocamento esquerda (shift-left)

b) para o mesmo CI, listar as condies das sadas para cada pulso de clock, supondoum carregamento em paralelo igual a 0011.

Soluo:

Pulso Sadas Comentrios

a 0000 Modo clear, reajusta as sadas em 0000b 0011 Modo de carga em paralelo que carrega os dados nas entradas A, B, C

e D (D0, D1, D2 e D3 respectivamente). Observe que S0=1 e S1=1.

c 0110Deslocamento esquerda. Observe que um 0 est sendo carregadoem srie na posio D, a partir da entrada em srie esquerda (pino7), pois nessas condies temos: S0=0 e S1=1

d 1100Deslocamento esquerda. Observe que um 0 est sendo carregadoem srie na posio D, a partir da entrada em srie esquerda (pino7), pois nessas condies temos: S0=0 e S1=1

e 1000Deslocamento esquerda. Observe que um 0 est sendo carregadoem srie na posio D, a partir da entrada em srie esquerda, pois

nessas condies temos: S0=0 e S1=1f 1100

Deslocamento direita. Observe que um 1 est sendo carregadoem srie na posio A, a partir da entrada em srie direita (pino 2),pois nessas condies temos: S0=1 e S1=0

g 0110Deslocamento direita. Observe que um 0 est sendo carregadoem srie na posio A, a partir da entrada em srie direita (pino 2),pois nessas condies temos: S0=1 e S1=0

h 0000 Modo clear, reajusta as sadas em 0000i 0000 Modo de reteno (hold)

j 0001Deslocamento esquerda. Observe que um 1 est sendo carregadoem srie na posio D, a partir da entrada em srie esquerda (pino

7), pois nessas condies temos: S0=0 e S1=1



16/16


a) Listar o modo de operao do registrador para os pulsos de clock a at h.

Soluo:

Observe que as entradas SR e SL (pinos 2 e 7) so sumetidas a NL 0 e o clock ativado na subida do pulso (transio positiva)

Pulso a = carga em paraleloPulso b = deslocamento direitaPulso c = deslocamento direitaPulso d = carga em paraleloPulso e = reteno (hold)Pulso f = deslocamento direitaPulso g = deslocamento direitaPulso h = deslocamento esquerda

b) Para o mesmo circuito e formas de onda nas entradas, listar as as sadas doregistrador para cada pulso de clock (pulsos aat h)

Pulso a = 1111Pulso b = 0111Pulso c = 0011Pulso d = 0110Pulso e = 0110Pulso f = 0011Pulso g = 0001

Pulso h = 0010


reg desloc

Documents