Experincia: Circuitos Lgicos Combinacionais

1.

Objetivos.Utilizar os conceitos tericos sobre portas lgicas alm de tcnicas de

simplificao de expresses lgicas, na analise de um determinado problema para a criao de um projeto de circuito digital que permita representar uma soluo para o problema dado. Posteriormente utilizar o projeto obtido para a implementao desse circuito utilizando portas lgicas discretas.

2. Introduo.Para descrever como a sada de um circuito lgico depende dos nveis lgicos presentes nas entradas dos circuitos, usamos a tcnica da tabela-verdade. Essa tabela relaciona todas as combinaes possveis de nveis lgicos das entradas com seus correspondentes nveis lgicos de sada. Uma tabela verdade de N entradas tem 2 N sendo seu nmero de combinaes de entrada. simples completar uma tabela verdade sem esquecer nenhuma combinao visto que a lista de todas as combinaes possveis uma sequncia de contagem binria. a partir da tabela verdade que obtemos a expresso booleana para o circuito requerido. Em suma, qualquer problema lgico pode ser resolvido seguindo-se o seguinte procedimento: 1) Construir uma tabela-verdade a partir da interpretao do problema; 2) Montar o mapa de Karnaugh a partir da tabela; 3) Implementar o circuito para a expresso final, simplificada. 2.1 O mtodo do Mapa de Karnaugh (Mapa-K). Este um mtodo grfico utilizado na converso para um circuito lgico de uma tabela verdade ou para simplificar uma equao lgica. Cada quadrado no Mapa de Karnaugh representa uma linha da tabela verdade. A numerao dos quadrados do Mapa-K est relacionada com a linha3

correspondente na tabela verdade conforme a Figura 2.1. Cada quadrado contm em si o nvel lgico de sada da combinao da linha correspondente na tabela verdade.

Fig.2.1 Mapas K para 2, 3 e 4 variveis.

Para o uso do Mapa-K na simplificao de uma expresso booleana pode ser seguido o procedimento aplicvel maioria dos casos:4

1: Colocar os 1s nos quadrados correspondentes aos 1s da tabela-verdade no Mapa de Karnaugh. Nos quadrados restantes, colocar 0s. 2:Faa os agrupamentos com maior nmero de 1s possvel. Comece procurando octetos, depois quartetos, pares e isolados, nessa ordem, para mxima simplificao. 3:Forme a soma OR de todos os termos gerados por cada grupo. 2.2 Agrupamento de Quadrados. O agrupamento correto dos 1s do Mapa de Karnaugh simplifica a expresso para a sada X. 1) Agrupamento de 2 quadrados: 1s so agrupados em pares. Os 1s so adjacentes verticalmente ou horizontalmente. A sada ser composta de n-1 variveis, para uma tabela-verdade de n variveis. 2) Agrupamento de 4 quadrados: 1s so agrupados em quadras. Os 1s podem formar um quadrado, uma linha ou uma coluna, composta de quatro 1s. A sada ser composta de n-2 variveis, para uma tabela-verdade de n variveis. 3) Agrupamento de 8 quadrados: 1s so agrupados em octetos. A sada ser composta de n-3 variveis, para uma tabela-verdade de n variveis.

5

3.

Relatrio.

Consideramos um detector de magnitude relativa de duas entradas de dois bits cada. Inserindo dois cdigos binrios na entrada, a sada mostra se esses dois cdigos so iguais e se a primeira entrada tem um valor maior ou menor que a segunda. Um esquema grfico desse problema mostrado na figura abaixo:

Fig. 3.1 Esquematizao do problema enunciado.

Seguimos os seguintes procedimentos experimentais para a criao do projeto de um circuito para este detector: a) Montar uma tabela-verdade para este projeto.

Sabendo que a entrada possui quatro bits, que o circuito contm trs sadas e que o objetivo desse circuito comparar como igual, menor e maior os nmeros inseridos, montamos a tabela verdade que representa o seu funcionamento:

Tabela 3.1 Tabela Verdade para o problema enunciado.

6

b) Utilizando os dados da tabela verdade, montar os mapas de Karnaugh relativos a cada sada e simplificar as expresses lgicas obtidas.

Para cada sada representada, montamos os mapas de Karnaugh e obtemos as expresses lgicas atravs dos 1-mintermos: - Para a sada M:

Fig. 3.2 Mapa-K para a sada M.

M = x1.x0 . y1. y0 + x1.x0 . y1. y0 + x1.x0 . y1. y0 + x1.x0 . y1. y0 M = x1. y1 ( x0 . y0 + x0 . y0 ) + x1. y1 ( x0 . y0 + x0 . y0 ) 7

M = ( x0 . y0 + x0 . y0 ).( x1. y1 + x1. y1 )

M = ( x0 y0 ).( x1 y1 )

(3-1)

- Para a sada N:

Fig.3.3 Mapa-K para a sada N.

N = x1. y1 + x0 . y1. y0 + x1.x0 . y0 N = x1. y1 + x0 . y0 .( y1 + x1 )(3-2)

- Para a sada P:

Fig.3.4 Mapa-K para a sada P.

8

P = x1. y1 + x1.x0 . y0 + x0 . y1. y0 P = x0 . y0 ( x1 + y1 ) + x1. y1(3-3)

c) Fornecer um esquema de ligao dos C.I.s utilizados para implementar as expresses lgicas obtidas no item b.

Fig.3.5 Esquema grfico do circuito lgico a ser implementado. d) Montar o circuito projetado no mdulo de chaves e testar todas as possibilidades de entrada conferindo com as sadas.

Aps fazer os esquemas de ligaes no item c, pudemos com facilidade montar o circuito esquematizado na figura 3.5. Ocorreram alguns erros na montagem que 9

puderam ser resolvidos com auxilio da numerao das pinagens feitas na mesma figura. Separando o circuito em trs mdulos, M, N e P, pudemos testar cada um desses separadamente e analisar se estes apresentavam falhas para que estas falhas no ocorressem quando implentado o circuito total. Testamos as combinaes possveis para cada mdulo e obtemos os valores da tabela verdade. Depois ligamos o circuito inteiro e testamos tambm todas as possibilidades de sadas comparando-as com a tabela verdade da tabela 3.1 obtendo um resultado concordante. Para essa implementao foram utilizados: Protoboard, mdulo de chaves, C.I.s 7404, 7408, 7486 e 7402 e fios.

Fig.3.6 Circuito montado na protoboard.

Fig. 3.7 Testes no mdulo de chaves. e) Montar e simular o circuito no Max+Plus II e comparar as formas de onda de sada com as tabelas-verdade de cada sada e do circuito total. 10

Montando o circuito da figura 3.5. no Max+Plus II, compilando e simulando no editor de forma de onda (Waveform Editor), obtemos a seguinte forma de onda:

Fig.3.8 Formas de onda obtidas da simulao do circuito.

Comparando os valores assumidos por essas formas de onda com os valores da tabelaverdade da tabela 3.1, verificamos que tais valores so iguais, exceto pelo pequeno atraso de propagao existente na forma de onda simulada.

11

4.

Concluses.

Partindo de princpios tericos, foi possvel realizar um projeto de circuito digital com o objetivo de resolver um determinado problema. Com este experimento, pudemos observar um resultado prtico envolvendo a aplicao de teoremas de lgebra booleana, necessrios para simplificao de expresses lgicas, conceitos exclusivamente tericos. As sadas dos mapas de Karnaugh, apesar de fornecerem um resultado simplicado, baseado no agrupamento de bits, no apresenta-os da forma mais simplificada. Aplicando teoremas de lgebra, vimos que possvel tornar a expresso lgica obtida mais simples.Vimos que a simplificao das expresses lgicas resultam em circuitos digitais tambm mais simplificados, o que no ponto de vista da engenharia um fator importante pois implica na economia de materiais, C.I.s e tamanho na hora de construir um circuito para alguma aplicao prtica. Uma vez que se utiliza conceitos tericos para se chegar em um resultado prtico, podemos concluir que so eficazes e verdadeiros tais conceitos se o resultado prtico apresentar sucesso. Como neste experimento seguimos do procedimento terico ao experimental e obtemos um resultado satisfatrio, podemos concluir serem eficazes e verdadeiros os conceitos tericos aplicados tais como as propriedades e teoremas de lgebra booleana utilizados e o Mapa de Karnaugh como um dispositivo para simplificar e obter expresses lgicas para um determinado problema.

12