flip-flops introdução. introdução- flip-flops também chamados de biestável por possuir 2...

FLIP-FLOPS

Introdução

Introdução- Flip-Flops

Também chamados de biestável por possuir 2 estados lógicos estáveis 0 e 1, eles são importantes por serem elementos básicos dos circuitos registradores contadores;

O flip-flop possui como função armazenar níveis lógicos temporariamente, ou seja, funciona como elemento de memória;

Os flip-flops podem ser de vários tipos de configurações com variadas entradas de controle, porém todos eles apresentam 2 saídas complementares chamadas Q e Q.

Flip-Flop RS Assíncrono

Possui 2 entradas denominadas reset (R) e set (S) e é assíncrono, porque o tempo necessário para a atualização das saídas Q e Ǭ depende apenas do atraso (∆t) das portas lógicas que constituem o seu circuito.


Implementação de um flip-flop RS assíncrono:


• Devido à realimentação das saídas complementares Q e Q para as entradas das portas lógicas, só é possível conhecer os níveis lógicos das saídas num instante futuro (t + ∆t), conhecendo-se os níveis lógicos das entradas R e S e das saídas Q e Ǭ no instante atual (t), ou seja:

• Obs.: O ∆t representa o tempo de atraso das portas NOU.

o Q (t + ∆t) = R(t) + Q (t)

o Q (t + ∆t) = S(t) + Q(t)


• Tabela-Verdade do Flip-Flop RS Assíncrono:


• Símbolo lógico do flip-flop RS assíncrono:


Sendo Qa : saída atual

Sendo Qf : saída futura

Flip-Flop RS Síncrono

• Possui as entradas reset (R) e set (S), além de uma terceira entrada denominada CK (Clock), que através de um sinal externo, chamado pulso de clock (relógio), determina o instante de atualização das saídas Q e Q.

• Implementação de um Flip-Flop Síncrono:


Neste circuito, quando CK está em nível 0, as saídas Q e Q permanecem inalteradas independente das variações das entradas R e S.

Quando CK está em nível lógico 1, as entradas R e S podem, juntamente com as saídas atuais Q e Q, definir estas saídas no instante futuro.


Símbolo lógico do flip-flop RS síncrono e tabela-verdade simplificada.


O Pulso de Clock que determina o instante em que as entradas R e S podem atuar , sincronizando a atualização das saídas.

Obs: Os tempos dos níveis lógicos 0 e 1 do pulso de clock devem ser maiores que o tempo de atraso das portas lógicas do circuito, para que as saídas se atualizem sem problemas.

O problema do ERRO lógico, Q = Q = 0, não foi resolvido para R = S = 1.


Um flip-flop JK é uma variação do RS Síncrono, na qual foi incluída uma nova realimentação das saídas Q e Q às portas lógicas de entrada.

Flip-Flop JK

• Implementação de um flip-flop JK:

Flip-Flop JK

Seu funcionamento é similar ao flip-flop RS Síncrono com exceção da condição de entrada J=K=1, na qual, logo que o pulso de clock muda de 0 para 1 as saídas se complementam, ou seja, passam de 0 e 1 para 1 e 0 ou vice-versa.

Esta complementação das saídas e a realimentação às portas lógicas de entrada provocam sucessivas complementações (oscilação) enquanto o pulso de clock encontra-se em nível lógico 1.

Flip-Flop JK

Esta oscilação para J=K=1 também não é desejável, pois trata-se de uma instabilidade do circuito.

Flip-Flop JK

É formado por 2 flip-flops RS Síncronos ligados em cascata com um inversor entre a entrada de clock do primeiro (master/mestre) e a entrada de clock do segundo (slave/escravo), além de uma realimentação que vem das saídas Q e Q às portas lógicas de entrada.

As saídas Q e Q complementam-se também apenas uma vez, permanecendo estáveis até que um novo pulso de clock completo (subida e descida) seja aplicado à entrada CK.

Flip-Flop JK Master-Slave (Mestre-Escravo)

• Tabela-verdade e símbolo lógico flip-flop JK master-slave:


• Obs: Os símbolos utilizados para representar uma entrada de clock sensível às transições negativa e positiva são:


• 1°) Analisar o circuito do flip-flop abaixo e construir sua tabela-verdade.

• (2°) Qual a diferença básica entre um flip-flop assíncrono e um síncrono?

Exercícios:

flip-flops introdução. introdução- flip-flops também chamados de biestável por possuir 2...

Documents