1

MEC – UTFPR-CT – DAELT – CURSO: ENGENHARIA INDUSTRIAL ELÉTRICA

DISCIPLINA: ELETRÔNICA DIGITAL PROF.:__________________

EXPERIÊNCIA 10 e 11 – FLIP-FLOP

DATA REALIZAÇÃO:________________ DATA ENTREGA:______________

ALUNOS: _________________________________ e _________________________________

Planejamento:_____________ Execução:_____________ Relatório:__________

INTRODUÇÃO

Um FF é um dispositivo digital que possui dois estados estáveis, ou seja, é um biestável. O circuito FF pode assumir o estado lógico nível alto (flip) ou nível lógico baixo (flop). O FF é um componente básico dos circuitos seqüenciais como: registradores e contadores.

OBJETIVOS

Implementar circuitos básicos seqüenciais utilizando portas lógicas;

Implementar um circuito supressor de debounce

Conhecer e ensaiar o CI 7476;

Verificar a atuação dos controles Preset e Clear;

Reconhecer o funcionamento de um Flip-Flop tipo T;

Reconhecer o funcionamento de um Flip-Flop tipo D síncrono;

Verificar o funcionamento de Flip-Flop RS assíncrono;

Verificar o funcionamento de circuitos divisores de freqüência utilizando o CI7476.

Implementar um contador binário utilizando o CI7476.

Convém implementar o circuito antes de vir para o laboratório.

2

CONCEITOS

A teoria para esta experiência será fundamentada no livro texto da disciplina sobre circuitos aritméticos. Será necessário a interpretação da folha de dados do CI7476 disponível na página pessoal do professor e na Internet, www.alldatasheets.com ou em outros sítios.

RELAÇÃO DE MATERIAL

Qt Descrição 1 CI 74761 Fonte de tensão 5V 10 LED1 Matriz de contatos 10 Resistores de 1kΩ, 270Ω1 Multímetro 2 Cabos banana-banana1 Gerador de função com PP 2 Módulo de chaves1 CI 7400 Alicate / pinça1 CI 7402 Fios rígidos para jump1 CI 7404

METODOLOGIA

Ml – Para entendimento dos princípios dos circuitos seqüenciais serão implementados e testados os circuitos flip-flop tipo RS (Set / Reset) com portas NOR e NE, verificando o estado de saída em LEDs, monitorando Q e Qbarra.

M2 – Partindo-se do suporte teórico será implementado o circuito e verificada a TV do FF JK utilizando-se o CI 7476. A implentação do FF JK com portas lógicas fica indicada para realização a partir do interesse do aluno.

M3 – A partir do FF JK contido no CI 7476 serão implementados os FF tipo T e tipo D para fins de constatação da tabela da verdade de cada um deles.

M4 – Para ensaiar o FF JK contido no CI 7476 serão utilizadas chaves para comutar os níveis lógicos nas entradas. E para suprimir possíveis ruídos na comutação, conhecido como efeito bounce, será proposto um circuito supressor de ruído.

M5 – Para o entendimento do FF tipo T será utilizado gerador de funções para observar o efeito da divisão de freqüência.

M6 – Para entender a sensibilidade do dispositivo para a borda de descida será analisado através da comutação das chaves e no osciloscópio pela observação dos pontos de comutação das formas de onda.

M7 – No final do roteiro de experiência há uma tabela que deverá ser preenchida com o nome da equipe e que receberá a assinatura do professor após a conclusão de cada procedimento.

3

PRATICANDO

Flip-flop RS com portas NOU

P1 – Implemente o circuito flip-flop RS com portas NOU conforme diagrama. (Note que a saída Q e alimentarão um LED através de resistor limitador de corrente).

P2 – Varie as entradas R e S conforme a TV. (Lembre-se de verificar o estado proibido para esta estrutura)

Faça a síntese conclusiva sobre esta estrutura.

4

Flip-flop RS com portas NE

P3 – Implemente o circuito FF RS com portas NE.

P4 – Verifique o funcionamento do circuito. (Avalie o estado proibido deste circuito). Compare os resultados deste circuito com o circuito implementado com portas NOU.

Faça uma síntese conclusiva sobre FF RS com portas NE.

5

Flip-flop RS com portas NE - síncrono

P5 – Implemente o circuito FF RS com portas NE síncrono.

P6 – Verifique o funcionamento do circuito.

Faça uma síntese conclusiva sobre FF RS com portas NE síncrono.

FLIP-FLOP JK com CI 7476

P7 – Implemente um circuito eliminador de ruídos.

Se for necessário faça uso deste circuito nas etapas seguintes.

Use chaves PB para implementar a entrada de nível baixo.

Interprete o funcionamento do circuito

Explique porque ele elimina ruídos oriundos das comutações das chaves.

6

P8 – Identifique o CI7476, interprete a folha de dados deste CI.

Atente para os pinos de alimentação deste CI, cuide para não sacrificá-lo. Confira a folha de dados.

P9 – Verifique a TV do FF-JK. Interprete a função dos controles Preset e Clear.

Siga os passos indicados na TV.

Aplique os pulsos de clock via o circuito supressor de ruídos implementado em P7.

Faça uma síntese conclusiva sobre o FF - JK.

P10 – A partir do FF-JK implemente um FF tipo T.

Possibilidades:

Retire as chaves das entradas J e K. Conecte as entradas J e K ao VCC. Ou simplesmente, neste caso, mantenha as chaves fechadas para VCC.

Dê pulsos de clock e observe o comportamento da saída.

Observe em que linha ou linhas da tabela do FF JK se restringe o funcionamento do FF tipo T.

7

P11 – A partir de dois FF-JK implemente um circuito divisor por 4 conforme circuito abaixo.

U1A

74LS76D

1J4 1Q 15

~1Q 141K16

~1CLR

3

1CLK1

~1PR

2 U2B

74LS76D

1J4 1Q 15

~1Q 141K16

~1CLR

3

1CLK1

~1PR

2X1

2.5 V

2

X2

2.5 V

4

0

VCC5

VCC

VCC

P12 – Substitua os probs X1 e X2 que monitoram as saídas Q de cada FF tipo T por LED associado ao resistor limitador.

Aplique pulsos de clock através da chave e analise os resultados.

P13 – Substitua a chave do clock pelo gerador de funções, aplique uma freqüência na ordem de 10Hz e veja o resultado.

P14 – Utilize o gerador de freqüência no modo onda quadrada (utilize a saída nível TTL) na freqüência de 4 kHz. Utilize o osciloscópio e meça as freqüências em Q0 e Q1. Note que a ponta preta na massa e vermelha no pino CK.

P15 – Faça uso de mais dois blocos de FF conforme a configuração montada de forma a ter saídas Q1, Q2, Q3 e Q4. Mantenha o clock com o gerador de funções e avalie o resultado.

Registre sua observação.

8

P16 – Agora inverta os clock, isto é, faça ser o clock, ao invés do Q. O que acontece?

Registre suas conclusões a respeito do FF tipo T.

9

P17 - Implemente um FF tipo D a partir do FF JK.

Observe e justifique a presença do inversor.

Faça as marcações da pinagem para facilitar as conexões no decorrer da montagem.

Varie as chaves D1 e D2.

Varie as chaves e varie o cloque.

Registre suas observações....

QUESTÕES PARA REFLEXÃO

Q1 – Conceitue Flip-Flop.

É um dispositivo digital de memória que possui duas saídas Q e não Q, que estão sempre em estados opostos.

Q2 – Esboce um FF RS usando portas NOU.

Q3 – Esboce um FF RS usando portas NE.

10

Q4 – Esboce a representação de um FF RS em bloco.

flip-flop RS ativo em "1"

flip-flop RS ativo em "0"

Q5 – O que diferencia um FF RS de um FF RS síncrono?

Um flip-flop RS Síncrono depende da habilitação de suas entradas por um sinal de clock para que essas possam alterar o estado do mesmo.

Q6 – Projete uma memória digital de 4 bits utilizando flip-flops RS síncrono.

Q7 – O que diferencia um FF JK de um FF RS?

A diferença é que o flip-flop J-K não possui a condição proibida, ou seja, J = K = 1. Nessa situação, a saída será complementada (valor anterior será invertido). No flip-flop RS se ambas as saídas, S e R estiverem 1, nenhum resultado particular é observado (estado de instabilidade). O flip-flop JK é constituído a partir de flip-flops RS, o problema da instabilidade na saída é resolvido.

Q8 – Faça a representação em diagrama bloco de um FF JK!

11

Q9 – Qual o nível lógico que atua o Presset e o Clear de um FF JK incluso no CI 7476?

Clear e Preset atuam em nível lógico “0” no CI 7476.

Q10 – Quais os pinos de alimentação do CI 7476?

Pino 5 Vcc e pino 13 Gnd.

Q11 – Qual a vantagem de um FF JK master-slave em relação ao FF JK de um único estágio?

A vantagem se da pelo fato JK master-slave, a saída muda de estado na descida do pulso de clock.

Q12 – Utilizando portas lógicas implemente um FF RS síncrono!

Q13 – Utilizando portas lógicas implemente um FF JK de um único estágio!

Q14 – Utilizando portas lógicas implemente um FF JK master slave.

Q15 – Existe um CI equivalente ao CI 7476 na família CMOS, Família 40XX? Se positivo, descreva-o. Interpretando a sua TV, ou sua folha de dados.

Q16 – Faça a representação em diagrama bloco de um FF tipo T!

Q17 – Faça a representação em diagrama bloco de um FF tipo D para 4 bits!

Q18 – Cite aplicações para o FF tipo T.

Q19 – O que você entende por efeito debounce?

12

Q20 – Cite aplicações para o FF tipo D.

Q21 – Esboce um circuito divisor de freqüência por 8.

Q22 – Como se implementa um circuito contador binário utilizando o CI 7476?

Q23 – Como se implementa um circuito decontador binário utilizando o CI 7476?

Q24 – Esboce um circuito capaz de memorizar palavras de 4 bits utilizando o CI 7476.

CONCLUSÃO

C1 – Escreva um parágrafo inicial de conclusão.

Cn-1 – Reescreva as conclusões de cada objetivo que você produziu nos procedimento.

Cn – Escreva um parágrafo de conclusão final sobre a sua aprendizagem.

SUGESTÕES DE MELHORIA PARA FOLHA ROTEIRO DE EXPERIÊNCIA

Apresente sua avaliação sobre esta folha, sugerindo melhorias para facilitar o entendimento deste roteiro de experimento.