ELETRÔNICA DIGITAL II

Parte 2Latch, Flip-Flop

Prof. Michael

Latch, Flip-Flope Contadores

Prof.: Michael

1

Latch e Flip-Flop

• DESAFIO 1: Projetar um contador de 0 até 99 paracontar o número de veículos que entram em umestacionamento;

2

Prof. Michael

Latch e Flip-Flop

• DESAFIO 2: Projetar um contador de 0 até 999 paracontar as peças em uma esteira na linha deprodução que acione um alarme quando chegarem um valor pré-determinado;

3

Prof. Michael

• Para facilitar a análise inicial será considerado que as portas lógicas são ideais, ou seja, não tem atrasos na resposta;

• Relembrando:

• FUNÇÃO NAND (NÃO E):

Latch e Flip-Flop

4

SÍMBOLO

1

1

1

0

Expressão L = A . B

Se uma das entradas for 0 a saída será 1

Prof. Michael

• O circuito abaixo é conhecido como Latch RS (Trava), cujofuncionamento será estudado em detalhes a seguir.

Latch RS

SnQ

• Para se considerar que o circuito está funcionandocorretamente ele deverá atender algumas considerações:– Ele não poderá se tornar instável (oscilar indefinidamente);

– As saídas deverão sempre ter lógica invertida.

5

RnQ

Prof. Michael

• Como temos a realimentação das saídas Q e Q nas portas deentrada a resposta não depende simplesmente do sinal deentrada, mas também do nível lógico da saída;

• Assim, será feito uma análise considerando a variação do nívellógico na entrada, como sempre é feito, mas adicionalmente

Latch RS

lógico na entrada, como sempre é feito, mas adicionalmenteiremos supor as diferentes possibilidades na saída Q, obtendoassim uma tabela verdade expandida, para então analisarmoso resultado;

• Na saída utilizaremos a denominação de Qi (inicial) para ovalor atribuído inicialmente para a saída Q, e Qf (final) para ovalor final encontrado para a saída Q.

6

Prof. Michael

Sn Rn Qi Qf

1 1 0

1 1 1

Latch RS

Sn Qi�

A seguir temos a tabela verdade expandida com o circuito ao lado.

Qf

1 0 0

1 0 1

0 1 0

0 1 1

0 0 0

0 0 1

7

RnQ

• Na sequência faremos a análise de cada linha da tabela verdade.

Prof. Michael

• Linha 1, Sn= 1, Rn= 1 e Qi= 0;

Latch RS

Sn Qi�Qf1 0

10

8

RnQ

1

0

1

Prof. Michael

• Linha 2, Sn= 1, Rn= 1 e Qi= 1;

Latch RS

Sn Qi�Qf1 1

01

9

RnQ

1

1

0

Prof. Michael

• Linha 3, Sn= 1, Rn= 0 e Qi= 0;

Latch RS

Sn Qi�Qf1 0

10

10

RnQ

0

0

1

Prof. Michael

• Linha 4, Sn= 1, Rn= 0 e Qi= 1;

Latch RS

Sn Qi�Qf1 1 0

0����1

11

Rn0

1����0

Prof. Michael

Q0����1

• Linha 5, Sn= 0, Rn= 1 e Qi= 0;

Latch RS

Sn Qi�Qf0 0

1-> 01

12

RnQ

1

0

1

����1

����0

Prof. Michael

• Linha 6, Sn= 0, Rn= 1 e Qi= 1;

Latch RS

Sn Qi�Qf0 1

01

13

RnQ

1

1

0

Prof. Michael

• Linha 7, Sn= 0, Rn= 0 e Qi= 0;

Latch RS

Sn Qi�Qf0 0

11

X

14

RnQ

0

0

1

X

Prof. Michael

• Linha 8, Sn= 0, Rn= 0 e Qi= 1;

Latch RS

Sn Qi�Qf0 1

11

X

15

RnQ

0

1

1

X

Prof. Michael

Sn Rn Qi Qf

1 1 0 0

1 1 1 1

1 0 0 0

Latch RS

Com isso a tabela verdade expandida tem os valores completados abaixo, com a tabela simplificada ao lado.

NÃO MUDA

0

Sn Rn Q

1 1 Não muda

1 0 01 0 0 0

1 0 1 0

0 1 0 1

0 1 1 1

0 0 0 X

0 0 1 X

16

• Na sequência faremos a análise de cada linha da tabela verdade.

0

1

EVITAR

0 1 1

0 0 X - Evitar

Prof. Michael

• Do circuito Latch RS chegamos a tabela verdade do circuito.

Latch RS

Sn Q Sn Rn Q

1 1 Não muda

17

RnQ

1 1 Não muda

1 0 0

0 1 1

0 0 X - Evitar

Prof. Michael

• Acrescentaremos uma entrada de Habilitação, conhecidacomo ENABLE.

• Podemos observar no circuito abaixo que foram incluídas maisduas portas NAND, e nomearemos agora as duas entradas deS e R, para não confundir com as outras do circuito LATCH RS,a Sn e Rn, que também estão representadas no circuitoabaixo;

Latch RS com ENABLE

abaixo;

18

S

R

ENABLE

Q

Q

Sn

Rn

Prof. Michael

• Quando a entrada ENABLE tiver nível lógico 0 fará com que as duas portas NAND da entrada tenham a saída com nível lógico 1, resultando que nas entradas Sn e Rn teremos o nível lógico 1 aplicando, não mudando a saída.

Latch RS com ENABLE

S Sn

19

R

ENABLE

Q

Q

Sn

Rn

0

0

01

1 Não Muda

Assim, para mantermos habilitado o circuito a entrada ENABLE deverá estarcom nível lógico 1.

Prof. Michael

• Considerando que na entrada ENABLE será aplicado o nível lógico 1 poderemos estudar o comportamento do circuito com as variações nas outras entradas conforme a tabela verdade ao lado.

Latch RS com ENABLE

S

20

S

R

ENABLE

Q

Q

Sn

Rn

1

1

1

S R Q

0 0

0 1

1 0

1 1

Prof. Michael

• Linha 1: S = 0, R = 0.

Latch RS com ENABLE

S

QSn

1

01

Não Muda

21

R

ENABLE

Q

Rn

11

01

Prof. Michael

• Linha 2: S = 0, R = 1.

Latch RS com ENABLE

S

QSn

1

01

0

22

R

ENABLE

Q

Rn

11

10 1

Prof. Michael

• Linha 3: S = 1, R = 0.

Latch RS com ENABLE

S

QSn

1

10

1

23

R

ENABLE

Q

Rn

11

01 0

Prof. Michael

• Linha 4: S = 1, R = 1.

Latch RS com ENABLE

S

QSn

1

10

1

24

R

ENABLE

Q

Rn

11

10 1

Evitar

Prof. Michael

• Com isso podemos completar a tabela verdade abaixo.

Latch RS com ENABLE

S

QSn

S R Q

0 0 Não Muda

25

R

ENABLE

Q

Rn

0 0 Não Muda

0 1 0

1 0 1

1 1 X - Evitar

Prof. Michael

OBS: se o circuito estiver habilitado

• Cada porta tem um certo valor de atraso. No circuito com portas inversoras abaixo podemos observar o atraso entre a resposta da saída após a mudança de nível lógico na entrada.

Circuito Detector de Transição

26

Prof. Michael

• Para o circuito abaixo se considerarmos este atraso teremos:

Circuito Detector de Transição

27

Na saída teremos um pulso por um curto intervalo de tempo toda vez queL1 passar do nível lógico 0 para o nível lógico 1.

Prof. Michael

• Podemos ter tanto a transição na subida ou descida do pulso

Latch RS

28

Prof. Michael

Latch D

• Garante-se que as entradas sempre são complementares (evitar estado de oscilação na saída)

29

S R Q

0 0 Não Muda

0 1 0

1 0 1

1 1 X - Evitar

Elimina-se

Elimina-se

OBS: se o circuito estiver habilitado

Prof. Michael

Flip-Flop D

30

Prof. Michael

Clock D Q

� 1 1

� 0 0

1 X Não Muda

0 X Não Muda

Flip-Flop D

<= Transição Negativa

� = Transição Positiva

31

Prof. Michael

O flip-flop D (“data" ou dado, pois armazena o bitde entrada) possui uma entrada, que é ligadadiretamente à saída quando o clock é mudado =CÓPIA/ARMAZENAMENTO

7474

• Na figura abaixo temos o FLIP-FLOP JK

Flip-Flop JK

32

Prof. Michael

• Abaixo temos o esquema do FLIP-FLOP JK com a tabela verdade.

Flip-Flop JK

33

Prof. Michael

7476

• Se aplicarmos um sinal de CLOCK na entrada, e colocarmos as entradas J e K em nível lógico 1, teremos as curvas abaixo:

Flip-Flop JK

34

A cada descida do pulso do CLOCK de entrada a saída muda de nível lógico

Prof. Michael

• Se ligarmos 4 FLIP-FLOP JK conforme o esquema abaixo teremos um contador:

Flip-Flop JK

Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 11 0 0 0

35

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0

0000

0001

0010

A cada descida do CLOCK incrementa o contador

0011

0100

Prof. Michael

• FLIP-FLOP JK 7476 ( Dual JK)

Flip-Flop JK

Símbolo

Tabela Verdade

36

Pinagem

PRE = SETCLR = RESETCLK = CP

Prof. Michael

• Na figura abaixo temos o FLIP-FLOP JK 7476 como contador

Flip-Flop JK

37

Prof. Michael

Exercício: Considere o circuito abaixo, onde Q1=Q2=1 eQ0=Q3=0, complete as curvas de cada saída abaixo:

Flip-Flop JK

38

Prof. Michael

CONTADOR ATÉ 9 COM 7476.

Para obtermos um contador até 9 deveremos “Resetar” ocontador no 10º pulso. Para isso utilizaremos uma porta NAND.

As etapas são as seguintes:

1. Some 1 ao número desejado. Ex. 9 + 1 = 10;

2. Converta o número obtido em binário. 1010 = 10102;

3. Ligue os bits que tiverem em nível lógico 1 na entrada da

Flip-Flop JK

3. Ligue os bits que tiverem em nível lógico 1 na entrada daporta NAND. Ex. No caso o 2º e o 4º bit;

4. Desconecte a chave do Reset (R) e ligue a saída da portaNAND no lugar da chave, nas entradas R. O esquema finalficará como na figura do slide a seguir.

39

Prof. Michael

CONTADOR ATÉ 9 COM 7476.

Flip-Flop JK

40

Conta normalmente até 9. Quando chegar o 10º pulso nas entradas da portaNAND teremos nível lógico 1, levando a saída ao nível lógico 0 e com isso aentrada do reset é ativada, zerando o contador.

Prof. Michael

Contador 7490

• É um C.I. onde os flip-flop já vem incorporados, facilitando asua utilização como contador.

SET

CP0

41RESET

CP1

Prof. Michael

Contador 7490

Diagrama funcional - Pinagem

MS1, MS2 – Entradas SET [ R9(1), R9(2) ]

MR1, MR2 – Entradas Reset [ R0(1), R0(2) ]

CP0,CP1 – Entradas CLOCK [CKA, CKB]

NC – Não conectado42

Prof. Michael

Contador 7490

Tabela Verdade

43

Prof. Michael

Contador 7490

Exemplo de ligação

44

Atenção

Prof. Michael

Contador 7490

Contador até 5

Reset= Nr. Desejado + 1

E conectar com as entradasRESET.

45

RESET.

Exemplo : Contador até 55 + 1 = 610 � 01102Ligar em Q2 e Q1.

Prof. Michael

Contador 7490

Contador com dois dígitos

UNIDADEDEZENA

Contador até 99

46

Quando a unidade chega em 8 (1000) liga a saída Q3 em 1, após o 9, quando voltarpara 0 novamente, incrementa a dezena (descida do pulso).

Prof. Michael

• EXERCÍCIO 1: No sistema abaixo o sensor S1 é utilizado para contarquantas peças são colocadas na caixa.

• Projete um circuito digital com o 7490 que conte e mostre através dedisplays quantas peças foram colocadas na caixa.

EXERCÍCIOS DE APLICAÇÃO

47

Prof. Michael

Contador 7490

• Bloqueio do sinal de contagem.– Podemos precisar que o contador conte até um certo valor, por

exemplo, para completar um determinado lote e depois pare acontagem e tome alguma ação, por exemplo ative algum sinalluminoso ou sonoro para informar ao operador que o lote estácompleto e a contagem somente reinicie após o operador ter trocadoa caixa onde as peças produzidas são colocadas.

– Nesse caso podemos utilizar uma porta AND ou OR, lembrando suas– Nesse caso podemos utilizar uma porta AND ou OR, lembrando suaspropriedades:

48

Prof. Michael

• EXERCÍCIO 2: Projete um contador com o 7490 até 50 e depois pare,ligando uma lâmpada L1 para informar ao operador para trocar a caixaonde são armazenadas as peças produzidas. Após a troca da caixa ooperador deverá apertar um botão e com isso o contador é zerado e alâmpada é apagada.

• Sabe-se que o motor irá parar automaticamente quando o contadorchegar em 50. O valor da contagem deverá ser mostrado através dedisplays.

Contador 7490

49

Prof. Michael

Contador 7490

• Resolução: A parada irá ocorrer em 50, ou seja 5 na dezena ,assim 510 = 01012

• Sugere-se que, como medida geral, aqueles que estiverem em1 liguem direto e os que estiverem em 0 utilizem um inversorapara ligar em uma porta NAND.

1

• A saída da porta NAND deverá ser ligada a entrada de umaporta AND, colocada entre o S1 e a entrada do contador

50

1010

Prof. Michael

Contador 7490

1

51

1010

Prof. Michael

Contador 7490

Contador até 59

Exemplo : Contador até 55 + 1 = 610 � 01102Ligar em Q2 e Q1.

UNIDADEDEZENA

Como a unidade

52

Como a unidade“reseta” automati-camente depois do9 não precisamosnos preocupar comela.

Prof. Michael

Contador 7490

Contador até 23

Nesse caso o RESETacontece em 24.

53

Com o número“quebrado” devemosligar as entradasRESET separadas

Prof. Michael

• EXERCÍCIO 3: Projete um relógio com indicação de horas e minutos.Considere que a base de tempo do CLOCK é de 1 minuto.

• EXERCÍCIO 4: Projete um cronômetro para 1’ 59”. Ele deverá ter um botão,com trava, que tem as funções de início, ao ser pressionado o cronômetrocomeça a marcar, e se o botão for pressionado novamente, voltando aoestado inicial, tem a função de pausa, ele para de marcar o tempo. E umoutro botão que ao ser pressionado ele zera o cronômetro, independente

Contadores

outro botão que ao ser pressionado ele zera o cronômetro, independentese ele está andando ou parado.

54

Prof. Michael

• Tocci e Widmer.Sistemas Digitais. Princípios e Aplicações;

• Floyd. Sistemas Digitais. Fundamentos e Aplicações;

• Idoeta e Capuano. Elementos de Eletrônica

REFERÊNCIAS

55

• Idoeta e Capuano. Elementos de Eletrônica Digital

• Mairton. Eletrônica Digital. Teoria eLaboratório

• www.alldatasheet.com

• Notas de aula. Professor Stefano

Prof. Michael