subsistema de e-s [03]

8/17/2019 Subsistema de E-S [03]

1/41


2/41

2

Los buses comerciales desarrollados en su mayoría poruno o varios fabricantes, están totalmente especificadospor medio de un estándar, que determina todas lascaracterísticas del bus a implementar.

Esta estandarización permite que varios fabricantespuedan desarrollar productos para un mismo bus sinproblemas de incompatibilidad.

Los buses comerciales también sufren una evoluciónconstante, con la aparición de nuevos buses y ladesaparición de los obsoletos


3/41

3

Dependiendo de las prestaciones que posean, se orientanhacia la interconexión de unos determinados elementosdentro del computador.


4/41


5/41

5


6/41

6


7/41

7

Las especificaciones de un bus estándar deben estarperfectamente definidas y recogidas en un documento deestandarización

En las especificaciones se distinguen varios niveles:

Nivel eléctrico Valores de las tensiones de alimentación

Límites de valores eléctricos de las señales lógicas

P. ej. 1 lógico → de 0,2 V a 0,5 V;0 lógico → de -0,2 V a -0,5 V

Nivel lógico

Funciones a cada señal (bus de datos, bus dedirecciones, bus de control)

Asignación de señales a los contactos del conector


8/41

8

Nivel de temporización básico

Protocolos de sincronización empleados

Nivel mecánico

Forma y tamaño de los conectores

Número de contactos del conector Número de dispositivos que soporta


9/41

9


10/41

10

Bus ISA Con el AT apareció en el año 1980 un nuevo bus

denominado ISA «Industry Standard Architecture».

El nuevo ISA del AT era asincrono a diferencia del XT que

era sincrono. Soporta el «Bus Mastering» esto es trabajar directamente

con la memoria principal del sistema.

Las ultimas versiones disponían de sistemas paraconfigurar la velocidad. Así, un PC a 16 MHz podía usar un

bus a 8 MHz añadiendo un estado de espera mientras queuna CPU a 33 MHz podía hacerlo con cuatro estados deespera.

Funciona con buses de 8 y 16 bits de datos y 24 bits dedireccionamiento (16 Mbytes direccionables).


11/41

11

Su capacidad de transmisión máxima se sitúa en 16Mb/seg.

Su velocidad inicial fue de 4.77 MHz y posteriormentese amplió a 6 MHz, 8 MHz y 10 MHz (casi siemprecoincidiendo con las velocidades de las CPUs de la época).

Como consecuencia el bus forma un cuello de botella porel cual no pueden transferirse nunca los datos entre lamemoria y la microprocesador lo suficientemente, rápido.En los discos duros modernos por ejemplo, la relación(ratio) de transferencia de datos es muy superior al ratiodel bus.


12/41

12

Tarjeta ISA de 8 bits

Tarjeta ISA de 16 bits


13/41

13

Bus MCA «Micro Channel Architecture» también conocido por Micro-

canal, fue desarrollada por IBM en sus modelos PS/2.

Autoconfigurable.

Incompatible. Lo más novedoso de este bus es que incluye un circuito

de control especial a cargo del bus, que le permitía operarindependientemente de la velocidad e incluso del tipo delmicroprocesador del sistema.


14/41

14

Circuitería de control, llamada CAP (punto de decisióncentral), se enlaza con un proceso denominado control delbus para determinar y responder a las prioridades de cadauno de los dispositivos que dominan el bus.

Para permitir la conexión de más dispositivos, el bus MCAespecifica interrupciones sensibles al nivel, que resultanmás fiables que el sistema de interrupciones del bus ISA.

El tipo de conector usado en el bus MCA es radicalmentedistinto a los usados en los ISA y EISA esto viene derivado

de que los conectores de las tarjetas de expansión MCAeran más pequeños que las de estos buses.


15/41

15

Al no tener que guardar compatibilidades y serdesarrollado desde cero, incorpora ventajas como unamejor organización de los terminales ofreciendo inclusouna extensión de vídeo en el bus y permitiendo el accesode otras tarjetas de expansión directamente a lacircuitería de la VGA.

Incorpora también una extensión de audio.

Existen versiones de este bus para 16 y 32 bits de datos y32 de direccionamiento.


16/41

16

Incorpora un pin de masa cada cuatro terminales conobjeto de reducir al mínimo las emisiones radiadas. Estopermite aumentar la velocidad mientras se cumplen lasnormativas de interferencia electromagnética (EMI) delFCC americano.

No tuvo demasiado éxito fuera del entorno IBM (y quizástampoco dentro del mismo), lo que limitó su desarrollo envelocidad a 10 MHz. Soporta el bus master y desde queapareció, se estableció una competencia directa con el busEISA. Este último resultó «vencedor» (aunque el únicoque prevaleció fue el «vetusto» ISA) desplazandocompletamente del mercado al MCA.


17/41


18/41

18

Fue fabricado por el famoso «clan de los nueve» (AST,COMPAQ, EPSON, HEWLETT PACKARD, NEC, OLIVETTI,TANDY, WYSE y ZENITH).

Permite multiproceso.

En una máquina EISA, puede haber al mismo tiempohasta 6 buses principales con diferentes procesadorescentrales y con sus correspondientes tarjetas auxiliares.

En este bus hay un chip que se encarga de controlar eltráfico de datos señalando prioridades para cada posible

punto de colisión o bloqueo mediante las reglas de controlde la especificación EISA. Este chip recibe el nombre deChip del Sistema Periférico Integrado (ISP). Este chipactúa en la CPU como un controlador del tráfico de datos.


19/41

19

Soporta «bus mastering».

Desgraciadamente, el rendimiento final evaluado frente alprecio de esta tarjeta no la hace una opción demasiadorecomendable al igual que el bus MCA.

Existió una variación llamada P-EISA («Pragmatic EISA»)que fue algo así como un Súper ISA, pero lo cierto es queno tuvo demasiada aceptación.

No deja de resultar curioso que el bus EISA yaincorporaba un sistema de autoconfiguración de tarjetas

similar, en cierta medida, al «Plug&Play» actual.


20/41

20

Bus VESA: «VESA Local Bus»

VL-Bus fue en principio el más popular y se diseñóespecialmente para el microprocesador 486, aunqueexistieron variaciones para el 386.

Este bus fue diseñado por la «Video Electronics Standards Association», consorcio formado a finales de los ochentacon la idea de promover hardware relacionado con elvídeo.

De forma distinta al bus ISA éste se acopla directamente

al microprocesador. Mejor aprovechamiento de la frecuencia de reloj del

microprocesador.

En sistemas 486 económicos se podía encontrar amenudo, pero su mejor momento fue rápido y fugaz.


21/41

21

Este bus usa 32 bits para datos y 32 paradireccionamiento.

Trabaja entre 25 y 40 MHz.

Soporta bus master.

Puede coexistir con buses ISA y EISA. En la practica, el VL-BUS no puede superar los 66 MHz.

Por este motivo. la especificación VL-BUS originalrecomienda que los diseñadores no empleen más de tresdispositivos de bus local en sistemas que operan a

velocidades superiores a los 33 MHz. Para asegurar la compatibilidad, el VL-Bus está formado

por un bus ISA de 16 bits seguido «en línea» del conectorMCA de 62 terminales.


22/41

22

Todo el conjunto conforma el VL-Bus, aunque puede serusada de forma independiente la parte de bus ISA.

Este bus es ampliado a 64 bits para su uso con elPentium mediante un doble conector (aunque no tuvo

demasiada aceptación). Tras la presentación del procesador Pentium a 64 bits.

VESA comenzó a trabajar en un nuevo estándar (VL-Busversión 2.0).

La nueva especificación define una interface de 64 bits

pero que mantienen toda compatibilidad con la primeraespecificación VL-Bus.

El VL-Bus no sustituye al bus ISA como si lo hizo el EISA,MCA y PCI, sino que lo complementa.


23/41


24/41

24

Bus PCI: «Peripheral Components Interconnection»

Fue desarrollado por INTEL, da su aparición en 1993, loque le aseguró la supervivencia frente al VESA.

Este bus no solo está meditado para no tener la relación

del bus ISA en relación a la frecuencia de reloj o sucapacidad sino que también la sincronización con lastarjetas de ampliación.

En relación a sus direcciones de puertos, canales DMA einterrupciones se ha automatizado finalmente de tal

manera que el usuario no deberá preocuparse más porello.

Sus prestaciones son ligeramente inferiores en algunosaspectos al VESA, ya que debe multiplexar direcciones ydatos para reducir el número de terminales a 47 señales.


25/41

25


26/41

26

El bus PCI emplea un conectar estilo Micro-canal de 124pines (188 en caso de una implementación de 64 bits)pero únicamente 47 de estas conexiones se emplean enuna tarjeta de expansión (49 en caso de que se trate deun adaptador bus-master).

El límite práctico en la cantidad de conectores para busesPCI es de tres; como ocurre con el VL-Bus, laimplementación de más conectores aumentarían lacapacitancia del bus y las operaciones a máxima velocidadresultarían menos fiables.


27/41

27

El bus PCI están sincronizados con el procesador.

El bus PCI tiene su propio sistema de interrupciones.

Este tipo de bus soporta hasta diez periféricos aunque esraro que una placa base integre más de tres o cuatro

ranuras Puede funcionar de forma síncrona o asincrona con el

microprocesador dependiendo del ChipSet.

Supera velocidades de transferencia de 132 Mbps en lasversiones actuales.

Por supuesto también soporta bus master. Trabaja en modo «burst» que le permite tras direccionar

una única vez, hacer sucesivos envíos de informaciónomitiendo (y ahorrando por tanto) nuevos tiempos dedireccionamiento.


28/41

28

Es autoconfigurable y puede coexistir con buses ISA, EISAy MCA.

Todas las ranuras PCI se conectan de forma indirecta almicroprocesador mediante un controlador de bus PCI

contrariamente al caso del VL-Bus donde la comunicaciónes directa con el microprocesador a través de un busdirecto.

El acuerdo entre INTEL como fabricante de la tecnologíaPCI y MICROSOFT dio pie a las primeras versiones fiables

de «Plug&Play», incorporando el ChipSet PCI comocircuitería específica para la identificación de tarjetas.


29/41

29

Bus AGP: «Advanced Graphics Port»

Se basa en la especificación PCI 2.1 de 66 MHz.

Añade tres características fundamentales para incrementarsu rendimiento: operaciones de lectura/escritura en

memoria con pipeline, demultiplexado de datos ydirecciones en el propio bus.

Incremento de la velocidad hasta los 133 MHz, lo quepermitiría rangos de transferencia de unos 800-2000Mb/seg, superiores en más de 4 veces a los alcanzados

por el estándar PCI. El bus AGP está exclusivamente dedicado al apartado

gráfico esto tiene como consecuencia inmediata que no sevea obligado a compartir el ancho de banda con otroscomponentes, como sucede en el caso del PCI.


30/41

30

Otra característica interesante es que la arquitectura AGPposibilita la compartición de la memoria principal por partedel acelerador gráfico, mediante un modelo que INTELdenominó DIME (Direct Memory Execute, o ejecucióndirecta en memoria) permitiendo esto mejora en elprocesamiento de texturas de los juegos y aplicaciones3D, al ser almacenadas estas en la RAM del sistema ytransfiriéndola tan pronto como se necesiten.


31/41

31

Diagrama de bloques del Bus AGP


32/41


33/41

33

La notación 1X y 16X se refiere al ancho del bus o número delíneas disponibles. La conexión en el PCI Express es, además,bidireccional, lo que permite un ancho de banda teórico dehasta 8 GB/seg para un conector 16X, o unos asombrosos 16GB/seg para el actual máximo de 32X.

PCI Express también incluye características novedosas, talescomo gestión de energía, conexión y desconexión en caliente dedispositivos (como USB), y la capacidad de manejartransferencias de datos punto a punto, dirigidas todas desde unhost. Esto último es importante porque permite a PCI Expressemular un entorno de red, enviando datos entre dos dispositivos

compatibles sin necesidad de que éstos pasen primero a travésdel chip host (un ejemplo sería la transferencia directa de datosdesde una capturadora de vídeo hasta la tarjeta gráfica, sin queéstos se almacenen temporalmente en la memoria principal).


34/41


35/41

35

La red de canales serie, dinámicamente conmutados,permite varias comunicaciones al mismo tiempo, frente ala aproximación de medio compartido de un bustradicional. Además, los canales se pueden agrupar paraaumentar el ancho de banda.

El rendimiento aproximado de un canal es casi el doble deun PCI 2.0. Entonces una configuración con 4 canales seequipara a un PCI-X más rápido, y el de 8 canales al AGPmás rápido. De momento sus características y velocidadtodavía no le permiten sustituir al bus de memoria o

soportar comunicación entre procesadores.


36/41

36

En el siguiente gráfico se puede apreciar una comparaciónde las capacidades de los buses a lo largo del tiempo.


37/41

37

La diferencia más obvia entre PCI-Express y su antecesores que, mientras PCI emplea una arquitectura en paralelo,su sucesor utiliza una arquitectura serie punto a punto oconmutada. Una ventaja del bus Serie frente al Paralelo esel alto ancho de banda que se puede conseguir con unnúmero mucho menor de señales. Dichas conexiones nollegan a situaciones llamadas "delay skew", donde los bitsen paralelo llegan en distintos instantes de tiempo y hande ser sincronizados. Además, son más baratas deimplementar. Ciertamente, los interfaces paralelos pueden

ser extremadamente veloces y muy efectivos para algunosinterfaces a nivel de chips, o en la tecnología SCSI porejemplo.


38/41

38

Una simple conexión serie de PCI-Express consta de unaconexión dual utilizando dos pares de señalesdiferencialmente dirigidas y de baja tensión, un par derecepción y otro de envío (cuatro cables). Una señaldiferencial se deriva usando la diferencia de potencialentre dos conductores.

La conexión dual permite que los datos sean transferidosen ambas direcciones simultáneamente (full duplex).

Con el bus PCI, un dispositivo debe requerir primeroacceso al bus PCI compartido desde un árbitro central, yluego tomar control del bus para transferir datos aldispositivo de destino.


39/41

39

Un flujo de datos/reloj serie puede ser transferido sobredistancias mucho mayores que usando buses paralelo con losrelojes separados (los buses paralelo con los relojes síncronospueden sufrir problemas de recuperación y de ruidos en laseñal).

También, los enlaces en serie son más baratos de implementar,lo cual es un buena alternativa para conectar dispositivos deEntrada/Salida internamente, y también para conexiones largasexternas.

Sin embargo, extraer y crear los relojes de manera que vayancomo se ha expuesto conlleva una sobrecarga adicional deprocesamiento, por tanto, las interfaces paralelas tienden más aser usadas para unir procesadores de alta velocidad ycomponentes de chipset en un sistema multiprocesador actual,ya que poseen una latencia menor.


40/41

40

Vista lógica de un switch en PCI Express


41/41

41

subsistema de e-s [03]

Documents