sistemasdigitaisaula8flipflops_20151016124609 (1).pdf

7/24/2019 SistemasDigitaisAula8FlipFlops_20151016124609 (1).pdf

1/25

Sistemas DigitaisProfessora Stphany Vergtz

1Sistemas Digitais - Stphany Vergtz


2/25

Flip-Flops, Registradores e Contadores


Nos circuitos lgicos combinacionais estudados at agora, assadas um um dado instante de tempo dependia apenas dasentradas naquele instante de tempo.

Condies anteriores no tinham efeito sobre as sadas atuaisporque os circuitos lgicos combinacionais no possuemmemria.

Os circuitos sequenciais, que sero estudados agora,apresentam as sadas dependentes das variveis de entrada

e/ou de seus estados anteriores que permanecemarmazenados, operando sob o comando de uma sequencia depulsos denominados de CLOCK.


3/25

Flip-Flops


um elemento de memria, implementado a partir de portaslgicas. Pode ser representado por um bloco com 2 sadas( e ), uma entrada de controle (CLOCK) e as variveis deentrada.

Flip-Flop genrico:

Possveis estados: e

e

QQ

0Q

1Q

1Q

0Q


4/25


5/25

Flip-Flop RS Bsico


Bb

A entrada S denominada SET, pois quando em nvel 1, fixa asada em 1 (seta o FF para o estado 1).

A entrada R denominada RESET, pois quando em nvel 1, fixaa sada em 0 (reseta o FF para o estado 0).


6/25

Flip-Flop RS com CLOCK


um sistema sncrono onde uma sada qualquer muda deestados somente em momentos exatos, determinados por umsinal chamado CLOCK.

O CLOCK geralmente um trem de pulsos.


7/25

Flip-Flops


Para o Flip-Flop assumir um dos estados de sada necessrioque haja uma combinao das variveis de entrada e umpulso de controle (CLOCK).

Aps esse pulso do CLOCK, o Flip-Flop permanecer nesteestado at a chegada de um novo pulso, e ento, de acordocom a tabela da verdade, mudar ou no de estado.


8/25



As entradas determinam O QUE ocorrer com as sadas e aentrada de controle CLOCK determina QUANDO as sadassero alteradas em funo das entradas.


9/25



Para que o Flip-Flop Bsico possa ser controlado por uma sequnciade pulsos de CLK, basta substituir os inversores por portas No E(NAND).

Quando ocorre a borda de subida (ou de descida) o FF se comportacomo um RS Bsico.

Enquanto no ocorre a borda de subida (ou de descida) o FFpermanece em seu estado original, mesmo que as entradas R e S

variem.

Circuito Interno Bloco Representativo


10/25



FF RS com CLK

S R CLK QF

0 0 QA

0 1 0

1 0 11 1 -

FF RS com CLK

S R CLK QF

0 0 QA

0 1 0

1 0 1

1 1 -


11/25



Ex: Considerando o FF a seguir e que seu estado atual Q = 0,escreva a sada normal (Q) para o seguinte diagramatemporal.


12/25



Ex: Resposta


13/25

Flip-Flop JK


O Flip-Flop JK utiliza flip-flop RS na concepo de seu circuitolgico.

Circuito Interno Simplificado Circuito Interno Completo

Bloco Representativo


14/25

Flip-Flop JK


O Flip-Flop JK alm de setar e resetar (FF RS) ele opera omodo de comutao

FF JK

J K CLK QF

0 0 QA

0 1 01 0 1

1 1 QA


15/25

Flip-Flop JK


Ex: Considerando o FF a seguir e que seu estado atual Q = 0,escreva a sada normal (Q) para o seguinte diagrama temporal.temporal.


16/25

Flip-Flop JK


Ex: Resposta


17/25

Flip-Flop JK com PRESET e CLEAR


No Flip-Flop JK, as variaes nas entradas J e K s ocasionammudanas no estado de sada se existir um pulso do CLK.

Com as entradas PRESET (PR) e CLEAR (CLR) possvel impor a

qualquer momento Q = 1, fazendo PR = 0, e Q = 0, fazendoCLR = 0.

Com PR = CLR = 1 o circuito funciona normalmente como umFF JK. PRESET e CLEAR no podem assumir 0simultaneamente, pois acarretaria em uma sada nopermitida.


18/25



Circuito Interno Bloco Representativo


19/25



Ex: Considerando o FF a seguir e que seu estado atual Q = 1,escreva a sada normal (Q) para o seguinte diagrama temporal.temporal.


20/25



Ex: Resposta


21/25

Flip-Flop JK Mestre-Escravo (Master-Slave)


Um Flip-Flop JK Mestre-Escravo constitudo de 2 FF JK, ummestre e um escravo, que fazem com que o estado da sada sseja alterado na borda de descida dos pulsos do CLK.

Pode ser analisado como um FF JK disparado por bordanegativa.FF JK Mestre/Escravo

J K CLK QF

0 0 QA

0 1 01 0 1

1 1 QA


22/25

Flip-Flop JK Mestre-Escravo com PRESET eCLEAR


Pode ser analisado como um FF JK com PRESET e CLEARdisparado por borda negativa.


23/25

Flip-Flop tipo T


obtido a partir de um JK mestre-escravo com as entradas J eK conectadas em curto (J = K).


24/25

Flip-Flop tipo D


obtido a partir de um JK mestre-escravo com a entrada Kinvertida em relao a J.


25/25

Referncias Bibliogrficas

TOCCI, Ronald J. et al. Sistemas Digitais: princpios e aplicaes. 11.

ed. So Paulo: Pearson Prentice Hall, 2011.

Sistemas Digitais - Stphany Vergtz 25

sistemasdigitaisaula8flipflops_20151016124609 (1).pdf

Documents