puc-rio circuitos integradosmauro.roisenberg/ine5377/cursos-ica/sd1-01-cismo… · circuitos...
TRANSCRIPT
1
Sistemas Digitais I, DEE, PUC -Rio 1
PUC-Rio
Circuitos Integrados
uCaracterísticas Principais:
–– TecnologiaTecnologia: CMOS, TTL, etc–– VelocidadeVelocidade–– Tensão, Margem de Ruído e CorrenteTensão, Margem de Ruído e Corrente–– FanFan OutOut (capacidade de acionamento)–– Tipos de PortasTipos de Portas: buffer, 3-state, open-
collector
Sistemas Digitais I, DEE, PUC -Rio 2
PUC-Rio
Circuitos Integrados
uTecnologia de CIs– Bipolar: (velocidade)
» TTL: Transistor Transistor Logic» ECL: Emmiter Coupled Logic
– MOS: (densidade)» CMOS: Complementary Metal Oxide Silicon
NMOS
PMOS
NPN
2
Sistemas Digitais I, DEE, PUC -Rio 3
PUC-Rio
Circuitos Integrados
uVelocidade– medida através do de la y de propagação
tpd = (tpHL + tpLH)/2
tpHL tpLH
50%
50%
Vi
Vo
Vi Vo
∆
Sistemas Digitais I, DEE, PUC -Rio 4
PUC-Rio
Circuitos Integrados
uCorrente e Tensão» VOH MIN: tensão de saída mínima para nível ‘1’» VOL MAX: tensão de saída máxima para nível ‘0’» VIH MIN: tensão de entrada mínima para nível ‘1’» VIL MAX: tensão de entrada máxima para nível ‘0’
VOH
VIH
VOL
VIL
Saída em ‘1’
Saída em ‘0’
3
Sistemas Digitais I, DEE, PUC -Rio 5
PUC-Rio
Circuitos Integrados
uMargem de Ruído» é a quantidade de tensão que pode ser somada ao
nível de saída, antes que a porta ligada a esta saída comece a comutar.
MRH= VOH MIN -VIH MIN
MRL= VIL MAX - VOL MAX
Sistemas Digitais I, DEE, PUC -Rio 6
PUC-Rio
Dicas
uEntrada TTL não conectada comporta-se como se estivesse no nível ‘1’
uEntradas não utilizadas devem ser conectadas à GND, VCC ou unidas
Aberta (≅1,6v)
111
1
5V
SD
CPR
Q_Q
4
Sistemas Digitais I, DEE, PUC -Rio 7
PUC-Rio
Circuitos Integrados
uCorrentes: IO (capacidade); I I (carga)» IIH: corrente de entrada para nível ‘1’» IIL: corrente de entrada para nível ‘0’» IOH: corrente de saída para nível ‘1’» IOL: corrente de saída para nível ‘0’
– correntes positivas quando entram na porta
Saída em ‘1’
Saída em ‘0’
IOH
IIH
IOL
IIL
Sistemas Digitais I, DEE, PUC -Rio 8
PUC-Rio
Circuitos Integrados
uFan Out (capacidade de acionamento)– número máximo de portas que podem ser
comandadas pela saída de uma porta: N=IO/II
Saída em ‘1’ Saída em ‘0’
IOH IIH
IIH
IOL IIL
IIL
5
Sistemas Digitais I, DEE, PUC -Rio 9
PUC-Rio
Circuitos Integrados
uTipos de Portas TTL– Séries:
» Standard, Schottky, Low Schottky, Advanced etc
– Buffer/Drivers:» maior corrente e/ou maior tensão de saída
– Coletor Aberto:» permite a polarização do circuito de saída (wired-logic)
– 3 State:» implementa sinais com vários emissores e receptores
Sistemas Digitais I, DEE, PUC -Rio 10
PUC-Rio
Séries TTL
uStandard, Low Power, High Speed,Schottky, Low Schottky, Advanced, Fast– variam em Speed x Power– diferentes valores de resistores– transistor Schottky → maior velocidade
(transistor levemente saturado)
6
Sistemas Digitais I, DEE, PUC -Rio 11
PUC-Rio
TTL -Circuito Interno
Sistemas Digitais I, DEE, PUC -Rio 12
PUC-Rio
TTL - Funcionamento
7
Sistemas Digitais I, DEE, PUC -Rio 13
PUC-Rio
TTL - Funcionamento
uSaída =‘1’, correntes baixas (microamp)uSaída =‘0’, correntes altas (miliamp)uExemplo: TTL 7400 (standard)
Saída em ‘1’ Saída em ‘0’
IOH =400µA IIH =40µA
IIH
IOL=16mA IIL =1,6mA
IIL
Sistemas Digitais I, DEE, PUC -Rio 14
PUC-Rio
Séries TTL - Comparação
8
Sistemas Digitais I, DEE, PUC -Rio 15
PUC-Rio
Como acionar um LED?
uLight-Emitting Diode requer corrente de 10 a 15 mA para luminosidade normal
uA queda de voltagem no LED é de ≅ 1,6 v
R
+V5V
R = (VDD-VOL-VLED)/ILED
R=(5,0-0,5-1,6)/10
270Ω ≤ R ≤ 330ΩLED
µA
Sistemas Digitais I, DEE, PUC -Rio 16
PUC-Rio
Buffers/Drivers
uPossuem maior corrente de saída: IOL e IOH
– permite acionar grandes cargas
uPossuem tensão de saída de 15 a 30 volts– realizam interface com componentes discretos
uTipos:– 74240/1: octal buffers/drivers (IOL= 64ma)– 7407: hex buffers/drivers (VOH=30v)
9
Sistemas Digitais I, DEE, PUC -Rio 17
PUC-Rio
Coletor Aberto
uSaídas de portas TTL interligadas provocam curto (sobrecarga de corrente)
uColetor Aberto é um tipo de porta TTL que permite interligar saídas (wired-logic)
uWired Logic: lógica com fio (AB and CD)AB
AB . CD
C
D
Ligação só pode ser feita
se portas forem coletor aberto
Sistemas Digitais I, DEE, PUC -Rio 18
PUC-Rio
Coletor Aberto
uOpen Colector (oc) realiza wired-logicuCircuitos de saída das portas oc requerem
polarização: resistor e fonte uRmin e Rmax (ver manual TTL)uquanto maior R, menorvelocidade do sinal
R
+V
OC
OC
n cargas
m portas oc
10
Sistemas Digitais I, DEE, PUC -Rio 19
PUC-Rio
uOutput = LOW, HIGH, ou Hi-Z.
Three-state buffers
uPermite ligar múltiplas saídas juntasuApenas uma saída (no máximo) pode
estar ativa a cada instante
Sistemas Digitais I, DEE, PUC -Rio 20
PUC-Rio
Diferentes Tipos
u74240/1/4-octal bus driversu74365/6/7/8- hex and octal bus drivers
74126 74125 74240
11
Sistemas Digitais I, DEE, PUC -Rio 21
PUC-Rio
8 fontes compartilham 1 linha
•8 fontes compartilham 1 linha SDATA•sinal ativo é selecionado por SSRCi•decodificador ativa uma única fonte
Sistemas Digitais I, DEE, PUC -Rio 22
PUC-Rio
3-state drivers:8 portas com controle único74244/541
12
Sistemas Digitais I, DEE, PUC -Rio 23
PUC-Rio
Aplicação de Driver:leitura de portas de entrada
Sistemas Digitais I, DEE, PUC -Rio 24
PUC-Rio
Three-state transceiver:74245
Se G=0:Se G=0:
DIR=0 BDIR=0 B→→AA
DIR=1 ADIR=1 A→→BB
13
Sistemas Digitais I, DEE, PUC -Rio 25
PUC-Rio
u Bus A e B independentes;Transceiver permite a comunicação entre A e B
Aplicação de Transceiver
Sistemas Digitais I, DEE, PUC -Rio 26
PUC-Rio
ProjetoUm computador controla a entrada de apostas feitas por 16 pequenos terminais
compostos de teclado e LEDs de 7 segs. O computador faz a leitura sequencial dos teclados e fornece o resultado nos LEDs. O computador se comunica com os terminais através dos seguintes sinais:– DATA0-DATA3: barramento bi-direcional– IN/OUT_L: 1=entrada; 0=saída – DisableI_/O: 1= desativada; 0=ativa– SEL0-SEL3: seleciona terminaL
Leitura: Quando o processador faz IN/OUT_L=1, o terminal selecionado porSELi envia para o processador a aposta, o código da tecla (4bits BCD), e, simultaneamente, faz aparecer nos LEDs do terminal correspondente.
Escrita: Quando o processador faz IN/OUT_L=0 ele coloca o resultado dasapostas (4 bits BCD) no barramento de dados. O resultado deve aparecer nos LEDs dos terminais.
O fan-out do processador para os sinais DATAi é de apenas 1 carga TTL.
14
Sistemas Digitais I, DEE, PUC -Rio 27
PUC-Rio
Computador
T1 T2 T3 T16
DATAi (fanout=1)
IN/OUT, DISABLE,SELi
Projeto
4 bits
Sistemas Digitais I, DEE, PUC -Rio 28
PUC-Rio
Projeto LógicouRecursos necessários:
» display 7 segs, decodificador BCD-7segs» registro (4bits) para aposta» tri-state para acesso do teclado a DATAi » transceiver em DATAi para acionar 16 terminais» decodificador do código (SELi) do terminal» controle do transceiver
uDicas:– simular os sinais do computador com chaves;
– projetar um terminal inicialmente; replicar terminal;
– substituir SELi por saída de um contador (÷16); – condicionar chave IN/OUT=1 a clock=1 quando usar contador p/ gerar SELi.
15
SEL3SEL2SEL1SEL0
DISABLEIO
INOUTB
DATAi
U9A U8A
U7AU3F
U6B
U6A
U3E
U3D
U3C
U3B
U5B
U74245
74LS154
E1E0
A3A2A1A0
1514131211109876543210
U4
1234
DISP1
1234
0
KPD1
74LS75D3D2E23
D1D0E01
Q3Q3__
Q2Q2__
Q1Q1__
Q0Q0__
U1
U2A
U2B
U2C
U2D
U3A
Sistemas Digitais I, DEE, PUC -Rio 30
PUC-Rio
Monoestáveis - Temporizadores
uSemelhantes a FFs porém, possuem um estado estável (‘0’) e outro estado (‘1’) de duração TW
Trigger
Q
TTWW
TTW W = f (R,C)= f (R,C)
+V5V
CR
Q
T Q_LTrigger
estado estável
estado duração Twcomponentesdiscretos
Mono
16
Sistemas Digitais I, DEE, PUC -Rio 31
PUC-Rio
Tipos de Monoestáveis
u “Retrigável”: aceita trigger durante TW
uNão “Retrigável”: não aceita
TW TW
TW
TW
TW
Trigger
Retrigável
Não Retrigável
Sistemas Digitais I, DEE, PUC -Rio 32
PUC-Rio
Tipos de Monoestáveis
u74121 - 40 ns a 28 segs– tw= ln2 C.R– R e C têm valores limites– C eletrolítico exige uso diodo
u74122/123 - dual– fórmula de tw depende do
tipo: LS, S, etc– idem quanto a restrições de R
e C
+V5V
CR
Q
Q_L
A1
A2 B
Q
T Q_LBA
+V5V
CR
17
Sistemas Digitais I, DEE, PUC -Rio 33
PUC-RioAplicações de Monoestáveis-Oscilador
Q
T Q_L1A
Q
T Q_L1A
+V5V
CR
+V5V
CR
TW1 TW2
TW 2 TW 1
Sistemas Digitais I, DEE, PUC -Rio 34
PUC-RioProblema: como garantir o início das oscilações?
Q
T Q_L1
A
Q
T Q_L1
A
+V5V
CR
+V5V
CR5V
1uF
1k
Circuito de Partida:
atrasa o sinal de
trigger após power-up
V
t
5v
18
Sistemas Digitais I, DEE, PUC -Rio 35
PUC-Rio
Aplicações de Monoestáveis
uDetecção de Falha de Sinal– monoestável retrigável com Tw > período sinal
T+V5V
CR
Q
T Q_LBA
TWTW
TW
sinal
Q
sinal
Falha