projeto de sistemas embarcados - udesc - cct · fundamentos de emc ... orientações gerais de...
TRANSCRIPT
Pós-Graduação em Engenharia Elétrica UDESC - CCT - DEE
Prof. Dr. Joselito A. Heerdt
Projeto de Sistemas Embarcados
AULA 5 e 6
23/06/2016 2
Fundamentos de EMC
Objetivos:
• Minimizar interferências entre componentes, circuitos e sistemas;
• Interferências de radio frequência (RF) radiadas, conduzidas, descargas
eletrostáticas (ESD), estresse elétrico (EOS), e susceptibilidade
(imunidade).
“É mais barato projetar um produto com supressão das fontes de ruído do
que com uma melhor blindagem.”
As técnicas de supressão em PCBs frequentemente melhoram a qualidade
dos sinais e a relação sinal-ruído.
PROJETO DE HARDWARE: Application Report – Hardware Design Guidelines for TMS320F28xx and TMS320F28xxx DSCs
• Evitar os erros de concepção ou especificação de hardware que se tornam caros
quando detectados na fase de depuração do projeto, principalmente os
relacionados a EMI e EMC.
• Alguns dos desafios são:
• Indutâncias parasitas podem provocar oscilações e sobretensões;
• Capacitâncias parasitas podem atrasar o sinal ou acoplar ruídos;
• Resistências de trilha podem acoplar circuitos ou atrasar sinais;
• Trilhas podem se tornar linhas de transmissão;
• Terminações inadequadas podem provocar reflexões no sinal;
• Loops de circuitos podem irradiar ou absorver ruídos;
• Pinos não usados (flutuantes) podem consumir energia, gerar ou acoplar
ruídos;
• Todo o projeto deve ser revisado minuciosamente; 23/06/2016 3
Por que tomar cuidados especiais na fase do projeto?
EMC dentro do PCB:
23/06/2016 4
EletroMagnetic Compatibility
Comportamento dos
elementos passivos em
baixa e alta frequência:
Introdução:
• Deve-se considerar os problemas de ruído elétrico (EMI/EMC) antes de iniciar o
projeto de layout;
23/06/2016 5
Introdução:
• Os microcontroladores (uC) atualmente possuem CPUs de alto desempenho, na
faixa de radio frequência (clock até 35MHz e PLL até 300 MHz);
• Qualquer sinal acima de 10 MHz pode criar um problema de integridade de sinal
se não forem tomados cuidados durante o projeto de circuito e layout;
• Os uC possuem vários periféricos complexos operando a diferentes e
relativamente altas frequências de clock.
• Os uC são comumente conectados a sinais analógicos de baixo nível usando
conversores analógico-digitais (ADC) embutidos.
• A tecnologia CMOS permitiu redução das perdas e aumento da complexidade,
mas traz maiores desafios ao projeto de circuitos híbridos (analógico-digitais).
• Deve-se considerar os problemas de ruído elétrico (EMI/EMC) antes de iniciar o
projeto de layout;
23/06/2016 6
Sistemas Típicos e seus Desafios:
Sistema típico de controle ou de aquisição de dados baseado no C2000:
1. circ. de alimentação;
2. gerador de reset/clock;
3. circuitos de condicio-
namento (entradas
analogicas)
4. circuitos driver para as
saídas PWM;
5. interface de usuário;
6. transceivers para
comunicação serial;
7. memoria externa, ou
outros dispositivos
com interface paralela
usando o XINTF ou;
8. Flash serial usando o
inter-integrated circuit
(I2C).
1
2
3
4
5
6, 8
7
23/06/2016 7
Alimentação das I/O Digitais e Analógicas com 3.3 V:
Para operação correta dos conversores AD o ideal é ter alimentação livre de ruido;
Qualquer ruido na alimentação degradará fortemente o desempenho do ADC, tornando a
conversão imprecisa e/ou instável;
Circuitos digitais, especialmente CMOS, drenam mais corrente quando comutam de estado.
A capacitância associada ao circuito deve ser carregada ou descarregada então uma corrente
deve ser fornecida pela fonte para isso;
Um circuito digital complexo, como nos DSCs, a corrente drenada é altamente irregular,
provocando muito ruido na linha de alimentação (fonte);
23/06/2016 32
Para evitar estes efeitos de ruído normalmente presentes na linha de alimentação digital é
necessário alimentar o ADC com uma fonte separada;
Isto também se aplica a outros circuitos analógicos, que normalmente usam Ampops,
comparadors, etc.
23/06/2016 33
Alimentação das I/O Digitais e Analógicas com 3.3 V:
Obtendo Alimentação Analógica a Partir da Digital:
Para a maioria das aplicações a corrente drenada pelo circuito analógico é pequena
comparada com o circuito digital e um único regulador poderia fornecer alimentação para
ambos;
Mas é preciso isolar a alimentação analógica do ruído na linha de alimentação digital;
A maneira mais simples é usar indutores para filtragem da alimentação analógica, atuando
como filtro Passa-Baixa (PB);
A melhor opção é usar ferrite, que possui capacitância parasita desprezível e baixa resistência
em CC (< 0,1 R), para manter a queda de tensão mais baixa possível.
Em ambiente de muito ruído outra possibilidade é usar reguladores separados para os circuitos
analógicos e digitais;
Neste caso tenha atenção especial as conexões de terra (Ground) que podem provocar
acoplamentos de ruído entre os dois tipos de circuito;
Tenha certeza que os reguladores tenham compensação interna contra ruído, o que evita
oscilações;
23/06/2016 34
Potência Total Necessária e Seleção do Regulador de Tensão:
Durante a especificação dos reguladores considere a corrente adicional de carga dos
capacitores durante o power-on;
Os periféricos como o PWM consomem corrente adicional durante a comutação;
Para determinar a corrente total adicione a corrente máxima dos diferentes blocos (ver
datasheet) e considere todas as GPIO como saída, calculando a corrente total.
Para especificar o regulador considere uma margem de 100% sobre o valor total obtido;
Use de preferência reguladores lineares (LDO) que possuem mais baixo ruído e alta taxa de
rejeição de ruído da alimentação (Power Supply Rejection Ratio - PSRR) do que os reguladores
chaveados.
Os LDOs também possuem resposta mais rápida a variações de carga, tipicamente de 1us;
Mas os LDOs tem menor eficiência e podem se tornar instáveis se a capacitância total de
desacoplamento ultrapassar um certo limite;
Os kits eZdsp F2812 e F28335 possuem LDO duplo, TPS767D301 ou TPS62400 - Dual-Output
Low-Dropout Voltage Regulators, para gerar o 3,3V e o 1,8/1,9V;
23/06/2016 36
Esquemático e Projeto de Layout de Placa:
A distribuição dos componentes e o layout são tarefas desafiadoras;
Muitos livros e documentos online discutem a teoria por trás da propagação dos sinais em alta
frequência e o projeto digital de alta velocidade;
Além da frequência outras questões chaves são os tempos de subida/descida das comutações,
atrasos de propagação, impedância característica, reflexões, terminações, crosstalk, etc.
Outra parte importante de circuitos são os capacitores de bypass e os conectores;
Há muitos elementos parasitas nos PCBs (Printed Circuit Board);
Estes indutores, capacitores e resistores parasitas dominam o comportamento do circuito para
as altas frequências (acima de 10 MHz) destruindo a resposta em frequência do sinal;
Com um bom layout muitos problemas de EMI podem ser minimizados.
** Veja um diagrama esquemático típico em TMS320F2833x Reference Design Guide (SPRC541).
23/06/2016 37
Capacitores de Desacoplamento (Bypass Cap.):
Os DSCs usam circuitos CMOS que permitem altas velocidades e baixo consumo, mas drenam
altas correntes durante cada transição provocando transientes no linha de alimentação;
Estes transientes precisam ser filtrados antes de atravessar os circuitos sensíveis;
Usa-se capacitores de bypass ou desacoplamento conectados do positivo (+) da fonte ao GND
para filtragem;
Os DSCs possuem muitos pinos de alimentação (+): é preciso colocar um capacitor em cada
pino, tão próximo quanto possível, sem usar vias;
Tipicamente são usados capacitores cerâmicos pequenos (10nF a 100nF) e de baixo ESR.
Para projetos sensíveis os capacitores de bypass podem ser calculados pela fórmula abaixo,
considerando a frequência do ruído, corrente de pico e a máxima ondulação da tensão:
23/06/2016 38
Posição da Fonte de Alimentação:
Idealmente os reguladores de tensão devem ser posicionados para que as trilhas não sejam
longas;
Como o principal DSC ocupa o centro da placa, porque será conectado a diferentes interfaces,
a melhor posição das fontes é entre o DSC e o centro de uma borda da placa;
Considere também as questões térmicas dos reguladores LDOs, que aquecem e talvez
precisem de dissipador.
23/06/2016 39
Roteamento Power/Ground e Número de Layers:
O aterramento é um importante parâmetro a ser considerado em um bom layout para conseguir
alta integridade dos sinais, baixa interferência, baixo ruído, etc;
Lembre que para cada sinal digital há um sinal de retorno via trilha de GND;
Este critério é importante para decidir se o projeto requer um PLANO DE TERRA (ground
plane), que é um layer de cobre adicional na placa (> custo);
A regra básica é que o sinal e seu retorno devem seguir juntos e ter o mesmo
comprimento;
Em uma placa de 2 faces a tendência é ter menos retornos GND. Ruim!!
Se há circuito analógico e ADC é preciso separar o seu retorno (AGND) do digital (GND);
Para circuitos complexos é recomendado separar também os Planos de Alimentação (power
plane).
Para circuitos com muitas fontes de alimentação diferentes é muito caro (ou impossível)
separar todas em diferentes layers. Terá que se minimizar o nro de layers tomando o cuidado
com o layout;
23/06/2016 40
Orientações Gerais de Layout de Placa:
“Um bom layout é tudo que reduza os acoplamentos de ruído elétrico entre os diferentes circuitos.”
E as ações para obter “baixo ruído” deve iniciar muito cedo, durante as definições dos circuitos, seleção de componentes e decisões de parâmetros do projeto, p.ex., a frequência de comutação de conversores CC-CC.
Quando posicionar os componentes considere o roteamento dos sinais de clock, barramento externo, interfaces seriais, etc. Cada sinal deste tem um caminho de retorno através do roteamento ou plano de GND.
Seguindo o que foi discutido anteriormente, uma sugestão de separação de circuitos é mostrada abaixo:
23/06/2016 43
Considerações para o Layout de Terra (Ground):
O projeto do sistema GND no layout é o mais crítico e está diretamente relacionado aos problemas de EMI das placas.
O que é ruído de terra?
É o ruído provocado pelos picos de corrente atravessando as impedância associadas ao roteamento.
Por isso que os planos de terra simplificam estes problemas e melhoram a integridade dos sinais.
23/06/2016 44
Placas com 2 Faces:
Se o seu projeto não suporta o custo de 4 layers então para 2 layers você precisa usar ligação estrela para o GND (star-ground).
Star-ground é um único ponto de aterramento, pelo menos para o grupo dos sinais mais sensíveis.
Use a maior área de terra possível, ao invés de muitas trilhas;
Faça trilhas largas e curtas (reduzem as indutâncias parasitas);
Como as correntes sempre voltam a fonte, evite grandes laços (loop), para evitar acoplamentos de radiação eletromagnética.
Separe sinais de alta velocidade dos de baixa, e os digitais dos analógicos.
23/06/2016 45
Traços, Vias e outros Componentes do PCB:
• Um ângulo reto em uma trilha causa radiação, porque a capacitância aumenta na região do canto e a impedância característica muda.
• Esta mudança da impedância causa reflexão.
• A melhor forma de evitar é fazer curvas suaves, mas faça pelo menos dois ângulos de 45º.
• Para minimizar o crosstalk cruze as linhas em 90º;
• Use o mínimo de vias, pois adicionam indutâncias e capacitâncias, causando reflexões;
• Vias também aumentam o comprimento, então em sinais diferenciais use em ambas as trilhas, ou compense o comprimento (equalização dos atrasos de propagação).
23/06/2016 46
Considerações sobre EMI/EMC e ESD :
“ EMI é energia de radio frequência que interfere na operação de um dispositivo eletrônico.”
“Os ruídos eletromagnéticos ou distúrbios viajam através de duas formas: condução e radiação.”
“Em altas frequências e comutações de corrente e tensão as trilhas do PCB se tornam antenas radiando energia eletromagnética.”
“Cada placa ou sistema é diferente em termos de adequação a EMI/EMC e requer solução própria.”
Há 5 principais fontes de radiação:
1. Sinais digitais se propagando nas trilhas;
2. Áreas com loop da corrente de retorno;
3. Filtragem ou desacoplamento inadequados das fontes;
4. Efeitos de linha de transmissão;
5. Falta de planos de alimentação e de terra.
** As fontes auxiliares chaveadas são outras importantes fontes de EMI.
23/06/2016 47
Orientações para Redução de EMI :
Contudo alguns procedimentos comuns podem ser tomados:
Use multiplos capacitores de desacoplamento, com valores diferentes e apropriadas técnicas de
desacoplamento; Cada capacitor possui sua freq de ressonância;
Filtre adequadamente as fontes com capacitores de baixos ESL (Equivalent Series Inductance)
23/06/2016 48
* Self-resonant frequency (SRF) – a frequência de auto ressonância depende da sua capacitância
e indutância e dos terminais e das vias.
Continuação...
Crie planos de terra e conecte as áreas de terra através de vias, criando uma grade;
Sinais de alta frequência normalmente terminam em entradas CMOS com caga tipica >100k //
10pF. A carga/descarga resulta em picos de corrente.
É possivel adicionar resistor serie de terminação (~50 Ohm), ajustando para melhor resultado.
Reduza os tempos de transição dos sinais, se não forem criticos, adicionando resistores série.
Pela teoria de linhas de transmissão, se a resistência total de saída for menor que a impedância
da linha (tipico 70R a 120R) não há influência negativa no sinal;
Tipicamente os sinais PWM comandam pontes trifásicas e as comutações provocam spikes.
PWM simétrico reduz o EMI relacionado ao dU/dt e di/dt por aproximadamente 66%,
comparado com o assimetrico.**
A modulaçao Space Vector também é simetrica, mas com a redução das comutações reduz
mais 30% a radiação EMI, comparada com o PWM simétrico.
23/06/2016 49
Orientações para Redução de EMI :
Continuação...
Mantenha os loops de corrente tão pequenos quanto possível;
Adicione capacitores de desacoplamento tanto quanto possível;
Mantenha sinais de alta velocidade afastados dos outros sinais, especialmente afastados das portas de entrada e saida ou conectores;
Aplique as regras de retorno da corrente para os aterramentos, isolando os planos de terra digitais dos analógicos;
Se o projeto não usa ADCs ou circuitos analogicos então não isole os aterramentos;
Não use ferrite nas conexões de aterramento, pois provocará diferenças de potencial de terra;
Coloque os planos de alimentação e terra próximos para reduzir a impedância e obter uma capacitância natural elevada;
Coloque filtros PI em todos os sinais de entrada e saida da placa;
23/06/2016 50
Orientações para Redução de EMI :
23/06/2016 51
Orientações para Redução de EMI :
Eletricidade Estática – Descargas Eletrostáticas
Electrostatic Discharge – ESD
• Os DSCs atendem aos padrões de teste de Human Body Model = 2.0 KV and Charged Device Model = 500 V);
• Se o projeto precisa de pinos GPIO para conexão externa a placa (conector) é preciso ter cuidado especial, adicionando dispositivos de proteção ESD;
23/06/2016 52
Altium Designer
VIDEOS E MATERIAIS:
http://kaltura.ece.ufl.edu/index.php/extwidget/openGraph/wid/0_h6hza4m1
23/06/2016 53
Altium Designer
EXERCICIOS 1: Visualização de projeto e formas de definir regras de layout
Abrir o Projeto:
“C:\Program Files (x86)\Altium Designer Winter 09\Examples\Reference Designs\4 Port Serial Interface.PRJPCB”
Como Definir Regras de Layout:
Menu => Desgin > Rules...
Como Rotear Automatico:
Menu => Auto Route > All , Net, ...
Como Retirar Roteamento:
Menu=> Tools > Un-Route > All, Net, ...
Como Definir Regras pelo SHEMATIC:
Menu => Place > Directives > PCB Layout
TAB: abre tela “Parameters”
Edit: abre tela “Parameters Properties”
Edit Rule Values: abre tela “Choose Design Rule Type”:
- opção: Routing > Constraint => escolher larguras e layer
23/06/2016 54
Pós-Graduação em Engenharia Elétrica UDESC - CCT - DEE
Prof. Dr. Joselito A. Heerdt
Projeto de Sistemas Embarcados
23/06/2016 55