laboratório de eletrônica digital portas...

Laboratório de Eletrônica Digital

Portas Lógicas

Universidade Federal do Amazonas (UFAM)Faculdade de Tecnologia (FT)

Departamento de Eletrônica e Computação (DTEC)

Portas Lógicas

Prof. Francisco JanuárioMestrando em Engenharia Elétrica (UFAM)Bacharel em Engenharia de Telecomunicações (FUCAPI)

JANUARIO, Francisco – Slides das aulas de eletrônica digital,Manaus: UFAM, 2013.

TAUB, Herbert – Circuitos digitais e microprocessadores, SãoPaulo: McGraw-Hill do Brasil, 1984.

TOCCI, Ronald J. – Sistemas digitais: princípios e aplicações, 8.ed.,

Lab. Eltn. Digital (Portas Lógicas)Referências

2Prof. Francisco Januário

TOCCI, Ronald J. – Sistemas digitais: princípios e aplicações, 8.ed.,São Paulo: Pearson Prentice Hall, 2006.

BIGNELL, James W.; DONOVAN, Robert – Eletrônica digital, 5.ed.,São Paulo: Cengage Learning, 2009.

CAPUANO, Francisco G. e IDOETA, Ivan V. Elementos de eletrônicadigital, 13.ed., São Paulo: Érica, 1988.

• São conjunto de circuitos integrados que possuemmesmas características elétricas.

• RTL (Lógica Resistor-Transistor) OBSOLETA• DTL (Lógica Diodo-Transistor) OBSOLETA• TTL (Lógica Transistor-Transistor) MAIS POPULAR

Lab. Eltn. Digital (Portas Lógicas)Famílias Lógicas (1/15)

3

• TTL (Lógica Transistor-Transistor) MAIS POPULAR• ECL (Lógica Emissor-Acoplado)• MOS (Semicondutor Oxido de Metal):

• PMOS (Lógica MOSFET de canal-p) OBSOLETA• NMOS (Lógica MOSFET de canal-n)• CMOS (Lógica MOSFET – canais p e n) C.I.

Prof. Francisco Januário


Porta AND utilizando a tecnologia TTL


Porta AND utilizando a tecnologia MOSFET

• Níveis Lógicos: O valor lógico “0”, ou nível lógico BAIXO(L), é representado pela faixa de tensão de 0 à 0,8 V. Ovalor lógico “1” , ou nível lógico ALTO (H), é representadopela faixa de tensão de 2 à 5 V.


VCC = 5 V ±±±± 5% VCC = 5 VENTRADA SAÍDA VIH = tensão mínima para

entrada com nível lógico ALTO


VIL = 0,8 V

VIH = 2 V

ALTA

BAIXA VOL = 0,4 V

VOH = 2,4 V

ALTA

BAIXA

entrada com nível lógico ALTO

VIL = tensão máxima paraentrada com nível lógicoBAIXO

VOH = tensão mínima parasaída com nível lógico ALTO

VOL = tensão máxima parasaída com nível lógico BAIXO

• Tempo de Propagação: O sinal lógico sofre retardo emsuas passagens de nível lógico.

• TPLH: Tempo de propagação de nível “0” para “1”• TPHL: Tempo de propagação de nível “1” para “0”



• Imunidade a Ruído: Capacidade de tolerância a ruídos(sinais espúrios nos níveis de tensão) sem alteração dosníveis lógicos na saída.


VNH = Margem de ruído(tensão) em nível ALTO


VNH = VOH(mín) – VIH(mín)

VNL = Margem de ruído(tensão) em nível BAIXO

VNL= VIL(máx) – VOL(máx)

• FAN-IN: Quantidade máxima de portas lógicas que podemser ligadas a entrada. Corrente máxima de entrada de umdispositivo lógico.


8

• FAN-OUT: Quantidade máxima de portas lógicas quepodem ser ligadas a saída.


• FAN-OUT (continuação): Por exemplo, uma porta lógicacom fan-out de 20 pode alimentar até 20 entradas lógicaspadrão.



• Família TTL: derivada da família DTL, possui transistoresbipolares de vários emissores (multiemissores).


10

• Subfamílias TTL: 74L, 74F, 74H, 74S, 74LS, 74AS, etc.


• Séries TTL: Os circuitos integrados TTL possuem 2 séries:• 74XX (Série comercial)

• Temperatura: 0 a 70°C• Alimentação: 4,75 à 5,25 V

• 54XX (Série militar)• Temperatura: -55 a 125°C


11

• Temperatura: -55 a 125°C• Alimentação: 4,5 à 5,5 V


• Tensões TTL: Níveis de tensão para versão padrão TTL.


12

• Imunidade a ruído: baixo comparado com o CMOS.


• Fan-out TTL: de modo geral igual a 10.• Atraso de Propagação: Em torno de 10ns. tplh (Low toHigh) e tphl (High to Low)


13

• Potência dissipada: 10mW• Vantagens e Desvantagens


• Família CMOS: estrutura básica formada por umeletrodo de metal conectado a uma camada de óxidoisolante que é depositada sobre um substrato de silício.Os transistores construídos a partir da tecnologia MOS.



• Séries CMOS: 4000 e 74C

• Tensão de Alimentação CMOS: na faixa de 3V a 15V(4000 e 74C), para a versão HC de 2V a 6V e para HCTde 4,5V a 5,5V. Para as séries de baixa voltagem, a faixaé de 1V a 3,6V para LV e 1,2V a 3,3V, tensão típica devários sistemas atuais.


15

vários sistemas atuais.


• Margem de Ruído: Mais alto que a família TTL (45% deVcc).

• Dissipação de Potência: Extremamente baixo. Para 5Vé de 1nW (série 4000) e de 2,5nW (série 74HC).


16

• Fan-out CMOS: 20 para altas frequências e 50 embaixas frequências.

• Velocidade de comutação: extremamente altacomparada com a família TTL.


• Vantagens e Desvantagens CMOS

• Comparando TTL e CMOS


17

• Comparando TTL e CMOS


• É o invólucro protetor de um circuito integrado.

Lab. Eltn. Digital (Portas Lógicas)Encapsulamento DIP (1/1)


• Permite simular circuitos lógicos.

Lab. Eltn. Digital (Portas Lógicas)MultiSim (1/1)


Material para os experimentos

Componentes:7400: CI com 4 Portas Lógicas NAND de 2 entradas7402: CI com 4 Portas Lógicas NOR de 2 entradas7404: CI com 6 Portas Lógicas NOT7408: CI com 4 Portas Lógicas AND de 2 entradas7432: CI com 4 Portas Lógicas OR de 2 entradas

Lab. Eltn. Digital (Portas Lógicas)Experimentos (1/9)

20

7432: CI com 4 Portas Lógicas OR de 2 entradasLEDResistor: 150Ω

Material:Protoboard

Equipamentos:Multímetro


Experimento 1

1.1. Monte no simulador as portas AND, OR, NOT, NAND eNOR, e construa a Tabela Verdade medindo e anotando osvalores de tensão nas entradas e na saída das portaslógicas.


21

lógicas.

1.2. Monte, no protoboard, os circuitos lógicos simulados econstrua a Tabela Verdade, anotando os valores medidospelo multímetro nas entradas e saída do CI.

Obs.: Observe o comportamento do LED e compare com ovalor da saída na Tabela Verdade.


Experimento 1: Exemplo com a porta AND no simulador.



Experimento 1: Exemplo com a porta AND no protoboard.



Experimento 2

2.1. Monte no simulador um circuito lógico, utilizando aporta lógica AND, que faça um LED ficar piscando conformea freqüência de 1 Hz.


24

2.2. Monte, no protoboard, o mesmo circuito do item 2.1utilizando CI digital.

Se a freqüência aumentar para 60 Hz o que acontece? Epara 10kHz?


Experimento 2: Simulando.



Experimento 2: Montando.



Experimento 3: Construa o circuito lógico abaixo. Monte aTabela Verdade, com valores de níveis de tensão,considerando todas as combinações de entrada.



Experimento 4: Desenvolva um circuito lógico que avise aosupervisor de produção, através de um sinal luminoso, quandoa linha de produção parou, ao ocorrer uma das seguintessituações:

1) Os insumos acabaram2) Os insumos estão com defeito ou trocados


28

2) Os insumos estão com defeito ou trocados3) Horário de almoço4) Terminou o turno de trabalho

O circuito deve informar (outro sinal luminoso) que a linhaparou E a causa foi problema de insumo. Considere que o nívellógico “1” equivale a tensão de +5V e que o nível “0” é igual a0V.


1) Os blocos básicos de circuitos lógico se comportaramconforme a Lógica Matemática? Explique.

2) Monte as expressões lógicas de cada experimento ecompare com a Tabela Verdade, descrevendo ocomportamento do circuito simulado e/ou montado.

Lab. Eltn. Digital (Portas Lógicas)Relatório

29

comportamento do circuito simulado e/ou montado.

3) Adicione ao experimento os DATASHEET’s informandotensão de alimentação e faixa de operação do CI, comopor exemplo, temperatura.


Lab. Eltn. Digital (Portas Lógicas)DATASHEET (1/2)


Lab. Eltn. Digital (Portas Lógicas)DATASHEET (2/2)


laboratório de eletrônica digital portas...

Documents