implementaÇÃo de modulaÇÃo vetorial espacial … · escola de engenharia de sÃo carlos...
If you can't read please download the document
TRANSCRIPT
UNIVERSIDADE SO PAULO
ESCOLA DE ENGENHARIA DE SO CARLOS
DEPARTAMENTO DE ENGENHARIA ELTRICA E DE COMPUTAO
DIEGO DE MELLO MANSUR
IMPLEMENTAO DE MODULAO
VETORIAL ESPACIAL PARA O
CONTROLE DE CONVERSORES CC-CA
TRIFSICOS DE 2 NVEIS
So Carlos
2015
DIEGO DE MELLO MANSUR
IMPLEMENTAO DE MODULAO
VETORIAL ESPACIAL PARA O
CONTROLE DE CONVERSORES CC-CA
TRIFSICOS DE 2 NVEIS
Trabalho de Concluso de Curso apresentado Escola de Engenharia
de So Carlos, da Universidade de So Paulo
Curso de Engenharia Eltrica com nfase em Sistemas de
Energia e Automao
ORIENTADOR: Prof. Dr. Ricardo Quadros Machado
So Carlos
2015
Take the first step in faith. You don't have to see the
whole staircase, just take the first step
(Martin Luther King Jr.)
Agradecimentos
Agradeo Universidade de So Paulo, em especial ao Departamento de Engenharia Eltrica e
de Computao, corpo docente e funcionrios, por terem me dado a oportunidade de cursar uma
graduao de alto nvel e de viver uma experincia acadmica internacional.
Agradeo aos professores Jos Carlos de Melo Vieira Jnior, por me guiar durante a iniciao
cientfica e pelos conselhos e ajuda mesmo aps o trmino do projeto, Evandro Lus Linhari Rodrigues,
por reconhecer meu potencial e sempre me incentivar a alcanar objetivos profissionais importantes, e
Ricardo Quadros Machado, por me orientar durante este projeto.
Agradeo aos meus pais, pelo amor, incentivo apoio incondicional. Aos meus irmos e noiva
pelo carinho e pacincia durante todos esses anos.
11
Sumrio
Lista de Figuras ...................................................................................................................... 13
Lista de Tabelas ...................................................................................................................... 15
Lista de Siglas ......................................................................................................................... 17
Resumo .................................................................................................................................... 19
Abstract ................................................................................................................................... 21
1 Introduo ............................................................................................................................ 23
1.1 Motivao ................................................................................................................................... 23
1.2 Objetivos..................................................................................................................................... 24
1.3 Organizao do documento ...................................................................................................... 24
2 Conversores CC-CA ............................................................................................................ 25
2.1. IGBT .......................................................................................................................................... 25
2.2 Inversor monofsico .................................................................................................................. 26
2.3 Inversores trifsicos .................................................................................................................. 27
2.4 Inversores multinveis ............................................................................................................... 28
2.4.1 Inversor multinvel com diodos de grampeamento (NPC) .................................................................. 29
2.4.2 Inversor multinvel com capacitores flutuantes (FCC) ....................................................................... 30
2.4.3 Inversor multinvel com mdulos H-bridge em cascata (CHC) .......................................................... 31
2.4.4 Inversor multinvel hbrido assimtrico (AHC) ................................................................................... 32
2.5 Esquemas de controle de inversores ........................................................................................ 33
2.5.1 Requisitos bsicos ............................................................................................................................... 33
2.5.2 Critrios de performance ..................................................................................................................... 34
2.5.3 Tcnicas de Modulao ....................................................................................................................... 36
2.5.4 Controle em malha fechada ................................................................................................................. 40
2.6 Filtros Passivos .......................................................................................................................... 44
2.6.1 Filtro L ................................................................................................................................................. 45
2.6.2 Filtro LC .............................................................................................................................................. 45
2.6.3 Filtro LCL ........................................................................................................................................... 45
3 Modulao Vetorial Espacial ............................................................................................. 47
3.1 Inversor com trs braos a trs fios ......................................................................................... 47
3.1.1 Transformao ................................................................................................................................ 48
12
3.1.2 Plano .............................................................................................................................................. 49
3.1.3 Clculo do intervalo de aplicao dos vetores adjacentes ................................................................... 50
3.1.4 Definio da sequncia de comutao ................................................................................................. 52
3.1.5 Clculo das razes cclicas .................................................................................................................. 53
3.2 Inversor com trs braos a quatro fios .................................................................................... 54
3.2.1 Transformao 0 .............................................................................................................................. 55
3.2.2 Espao tridimensional ................................................................................................................. 55
3.2.3 Clculo do intervalo de aplicao dos vetores adjacentes ................................................................... 56
3.2.4 Definio da sequncia de comutao ................................................................................................. 57
3.2.5 Clculo das razes cclicas .................................................................................................................. 58
3.3 Inversor com quatro braos a quatro fios ............................................................................... 59
3.3.1 Mtodo Clssico .................................................................................................................................. 60
3.3.2 Mtodo em Coordenadas ABC ............................................................................................................ 66
4 Resultados de simulao ..................................................................................................... 71
4.1 PSIM ........................................................................................................................................... 71
4.2 Inversor com trs braos a trs fios ......................................................................................... 73
4.2.1 Transformao e identificao do setor .......................................................................................... 73
4.2.2 ndice de modulao ............................................................................................................................ 73
4.2.3 Clculo das razes cclicas .................................................................................................................. 74
4.2.4 Sada do inversor de frequncia........................................................................................................... 75
4.2.5 Anlise no domnio da frequncia ....................................................................................................... 77
4.3 Inversor com trs braos a quatro fios .................................................................................... 78
4.3.1 Transformao 0 .............................................................................................................................. 78
4.3.2 Comparao entre sequncias de comutao ....................................................................................... 78
4.4 Inversor com quatro braos e quatro fios ............................................................................... 80
4.4.1 Anlise do mtodo clssico ................................................................................................................. 80
4.4.2 Comparao entre o mtodo clssico e o mtodo alternativo .............................................................. 82
4.5 Anlise da corrente de carga .................................................................................................... 82
5 Concluses ............................................................................................................................ 84
Anexo ....................................................................................................................................... 85
Referncias Bibliogrficas ..................................................................................................... 87
13
Lista de Figuras
Figura 1 Smbolo esquemtico e circuito equivalente do IGBT [10] .................................................... 25
Figura 2 Circuito esquemtico de um inversor monofsico em ponte completa [10] ........................... 26
Figura 3 Circuito esquemtico de um inversor trifsico de 2 nveis com trs braos [10] .................... 27
Figura 4 Circuito esquemtico de um inversor trifsico em srie com um retificador controlado [10] 27
Figura 5 Circuito esquemtico de um inversor trifsico com 4 pernas a 4 fios [13] ............................. 28
Figura 6 Topologias mais comuns de inversores multinveis: (a) NPC; (b) FCC e (c) CHC [14] ........ 29
Figura 7 Inversor trifsico NPC de 5 nveis [14] .................................................................................. 30
Figura 8 Inversor trifsico FCC de 5 nveis [14] ................................................................................... 31
Figura 9 Topologia do inversor CHC trifsico de 5 nveis [14] ............................................................ 32
Figura 10 Circuito esquemtico de apenas uma fase dos inversores multinveis trifsicos: (a) NPC e
CHC em cascata, (b) FCC e CHC em cascata e (c) CHC hbrido em cascata [14] ............................... 33
Figura 11 Esquema de funcionamento de PWM baseado em onda portadora [16] ............................... 37
Figura 12 Esquema de gerao do PWM [19] ....................................................................................... 38
Figura 13 Regulador linear de corrente [21] ......................................................................................... 41
Figura 14 Regulador linear de corrente a referencial rotativo [21] ....................................................... 41
Figura 15 Esquema bsico de controle por histerese [21] ..................................................................... 42
Figura 16 Esquema de controle de corrente preditivo [21] ................................................................... 42
Figura 17 Regulador de corrente com modulao delta [21] ................................................................ 43
Figura 18 Modulao Sigma-Delta [14] ................................................................................................ 44
Figura 19 (a) Filtro L; (b) Filtro LC e (c) Filtro LCL [23] .................................................................... 45
Figura 20 Inversor com 3 braos a 3 fios com filtro LC na sada [13] .................................................. 48
Figura 21 Espao de tenses de sada no plano para o inversor trifsico com 3 braos a 3 fios [13] ... 50
Figura 22 Sequncia de comutao simtrica do PWM que utiliza os vetores nulos 0 e 7 [26] ...... 52
Figura 23 Inversor trifsico com 3 braos a 4 fios com filtro LC na sada [13] .................................... 54
Figura 24 Inversor trifsico com 4 braos a 4 fios com filtro LC na sada [13] .................................... 59
Figura 25 Vetores de comutao em coordenadas do inversor com 4 braos a 4 fios [24] ............ 62
Figura 26 Dodecaedro que contm a regio de operao linear do inversor em coordenadas ABC [27]
............................................................................................................................................................... 67
Figura 27 Sequncia de comutao para o tetraedro 11 (RP=24) [27] .................................................. 70
Figura 28 Circuito esquemtico do PSIM do estgio de potncia para inversor trifsico com trs braos
a trs fios ............................................................................................................................................... 71
Figura 29 Esquema de controle do inversor trifsico no PSIM ............................................................. 72
Figura 30 Onda portadora triangular de frequncia igual a 20 kHz ...................................................... 72
Figura 31 Tenses aps transformao e setor equivalente no plano ......................................... 73
14
Figura 32 Regio de operao linear do inversor no plano e curvas de operao para diferentes ndices
de modulao ......................................................................................................................................... 74
Figura 33 Razo Cclica dos trs braos do inversor para m =12 ......................................................... 74
Figura 34 Tenso de linha de sada do inversor com trs braos a trs fios aps filtragem .................. 75
Figura 35 THD em porcentagem para diferentes ndices de modulao ............................................... 75
Figura 36 Razes cclicas das fases do inversor para m=1.................................................................... 76
Figura 37 Tenso de sada do filtro LC para m=1 ................................................................................. 76
Figura 38 FFT da tenso de sada do filtro LC para m = 12 ................................................................ 77
Figura 39 FFT da tenso de sada do filtro LC para = 1,2 ............................................................. 77
Figura 40 Tenso aps transformao considerando tenso de referncia equilibrada .................... 78
Figura 41 Razes cclicas dos braos do inversor considerando a sequncia simtrica de comutao e
m=12 ..................................................................................................................................................... 79
Figura 42 Razes cclicas dos braos do inversor considerando a segunda sequncia de comutao e
m=12 ..................................................................................................................................................... 79
Figura 43 Prisma e Tetraedro em que o vetor de comando est inserido ao longo do tempo ............... 81
Figura 44 Razes Cclicas do inversor trifsico com quatro braos para m = 12 ................................. 81
Figura 45 Corrente de neutro no inversor trifsico com trs braos a quatro fios ................................. 83
Figura 46 Circuito esquemtico para o clculo de perdas no inversor .................................................. 85
Figura 47 Perdas totais no inversor vs frequncia de comutao .......................................................... 86
15
Lista de Tabelas
Tabela 1 Possveis estados de comutao de um inversor NPC de 5 nveis em uma das fases [14] ..... 30
Tabela 2 Estados de comutao de um inversor trifsico com trs braos a trs fios ........................... 48
Tabela 3 Vetores de comutao no plano ........................................................................................ 49
Tabela 4 Vetores adjacentes para cada um dos setores do inversor com trs braos a trs fios ............ 50
Tabela 5 Clculo das razes cclicas dos vetores adjacentes em cada setor do plano ...................... 51
Tabela 6 Sequncias de comutao para o inversor trifsico com trs braos a trs fios [13] .............. 52
Tabela 7 Primeira sequncia de comutao durante um perodo para o setor 1 .............................. 52
Tabela 8 Clculo das razes cclicas das fases do inversor para a primeira sequncia de comutao .. 53
Tabela 9 Estados de comutao de um inversor trifsico com trs braos a quatro fios ....................... 54
Tabela 10 Vetores de comutao no espao do inversor com trs braos e quatro fios ................ 55
Tabela 11 Vetores adjacentes para cada um dos setores ....................................................................... 56
Tabela 12 Clculo das razes cclicas dos vetores adjacentes em cada setor do espao ............... 57
Tabela 13 Sequncia simtrica de comutao durante um perodo para o setor 1 de um inversor com
trs braos e quatro fios ......................................................................................................................... 58
Tabela 14 Clculo das razes cclicas das fases do inversor com trs braos e quatro fios considerando
a sequncia simtrica de comutao ...................................................................................................... 59
Tabela 15 Estados de comutao de um inversor trifsico com quatro braos a quatro fios ................ 60
Tabela 16 Vetores de comutao no espao tridimensional do inversor com quatro braos a quatro
fios ......................................................................................................................................................... 61
Tabela 17 Regras de identificao do tetraedro nos seis prismas .......................................................... 63
Tabela 18 Vetores adjacentes para cada um dos tetraedros ................................................................... 63
Tabela 19 Matrizes de clculo do intervalo de aplicao dos vetores adjacentes no nulos em cada
tetraedro no espao [24] ................................................................................................................. 64
Tabela 20 Sequncia de comutao dos vetores adjacentes para o inversor trifsico com quatro braos a
quatro fios .............................................................................................................................................. 65
Tabela 21 Sequncia de comutao durante um perodo para o tetraedro 1 do prisma 1 ................ 66
Tabela 22 Valores de RP e vetores adjacentes dos 24 tetraedros .......................................................... 68
Tabela 23 Clculo dos intervalos de tempo de aplicao dos vetores adjacentes [27] .......................... 69
Tabela 24 Valores RMS e THD das tenses de sada para diferentes ndices de modulao ............... 76
Tabela 25 Valores RMS e THD das tenses de sada para diferentes ndices de modulao considerando
a sequncia simtrica de comutao ...................................................................................................... 80
Tabela 26 Valores RMS e THD das tenses de sada para diferentes ndices de modulao considerando
a segunda sequncia de comutao ....................................................................................................... 80
Tabela 27 Valores RMS e THD das tenses de sada para inversor com 4 braos e 4 fios .................. 81
16
Tabela 28 Comparao da durao da simulao no PSIM entre os dois mtodos propostos para inversor
trifsico com 4 braos a 4 fios ............................................................................................................... 82
Tabela 29 Comparao de perdas entre sequncias de comutao........................................................ 86
17
Lista de Siglas
UHE Usinas Hidreltricas de Energia
GD Gerao Distribuda
THD Total Harmonic Distorsion - Distoro Harmnica Total
SVM Space Vector Modulation - Modulao Vetorial Espacial
PSIM Power Electronic Simulation Software - Software de Simulao de Eletrnica de
Potncia
IGBT Insulated Gate Bipolar Transistor - Transistor Bipolar de Porta Isolada
UPS Uninterruptible Power Supply - Fonte de Alimentao Ininterrupta
MOSFET Metal Oxide Semiconductor Field Effect Transistor - Transistor de Efeito de Campo
Metal - xido - Semicondutor
ANEEL Agncia Nacional de Energia Eltrica
CPWM Continuous Pulse Width Modulation - Modulao em Largura de Pulso Contnua
DPWM Discrete Pulse Width Modulation - Modulao em Largura de Pulso Discreta
SDM Sigma-Delta Modulation - Modulao Sigma-Delta
PI Proporcional e Integral
DSP Digital Signal Processor - Processador Digital de Sinais
NPC Neutral Point Clamped Converter - Inversor com diodos grampeados ao neutro
FCC Flying Capacitor Converter - Inversor com capacitores flutuantes
CHC Cascaded H-bridge Converter - Inversor com mdulos H-bridge em cascata
AHC Asymmetric Hybrid Converter - Inversor hbrido assimtrico
18
19
Resumo
Os conversores CC-CA so elementos de Eletrnica de Potncia essenciais para a conexo de
fontes alternativas de energia, como a solar e a elica, rede eltrica, permitem o controle de motores
trifsicos, alm de serem pea fundamental em no-breaks. A utilizao da Modulao Vetorial Espacial
em inversores surge como importante tcnica nesse domnio devido ao aproveitamento eficiente da
tenso do barramento CC e gerao de uma sada com baixa distoro harmnica. Este trabalho visa
apresentar de forma simples e clara os mtodos para implementao da Modulao Vetorial Espacial
para trs topologias de inversores trifsicos de dois nveis: com trs braos a trs fios, com trs braos a
quatro fios e com quatro braos a quatro fios. O desenvolvimento dos algoritmos de modulao ser
baseado na literatura tcnica. Verifica-se a preciso e a performance dos algoritmos e dos mtodos
desenvolvidos utilizando o software de simulao PSIM.
Palavras-Chave: Modulao Vetorial Espacial, SVM, Eletrnica de Potncia, Conversores CC-
CA, Inversores com quatro braos
20
21
Abstract
The DC-AC Converters are power electronics devices essential for connecting alternative
sources, such as solar and wind, to the power grid, allowing to control three phase motors and it is a
fundamental piece in UPS. The Space Vector Modulation is an important technique in this area because
of the excellent utilization of DC line voltage and low harmonic distortion in output. This thesis aims to
present algorithms to implement Space Vector Modulation for three-phase inverter topologies of two
levels in a clear way. It will be considered three types of inverters: 3-leg and 3-wire, 3-leg and 4-wire
and 4-leg and 4-wire. The development of modulation algorithm is based on the technical literature. The
accuracy and performance of algorithms and method will be evaluated analyzing results obtained using
simulation software PSIM.
Keywords: Space Vector Modulation, SVM, Power Electronics, DC-AC Converters, 4-wire
Inverter
22
23
1 Introduo
1.1 Motivao
Atualmente, os combustveis fsseis ainda so predominantes para a produo de energia
eltrica no mundo. Sendo que, nas duas maiores economias do mundo, China e EUA, o carvo, que
uma das fontes mais poluentes, responsvel pela gerao de mais de 65% da energia eltrica consumida
( [1], [2]). Assim, acordos internacionais, como por exemplo o Protocolo de Kyoto, tem o objetivo de
forar os pases a tornar a matriz de energia eltrica mais limpa [3].
As fontes renovveis de energia, tais como a solar, a elica, a biomassa e a hdrica, so vistas
como alternativas aos combustveis fsseis. Nos ltimos anos, houve grande investimento para o
desenvolvimento dessas fontes, principalmente, das fontes de energia solar e elica. A Alemanha, a
China e os EUA se destacam como maiores produtores de energia eltrica a partir de fontes renovveis
[4].
O Brasil reconhecidamente um pas com a matriz de energia eltrica limpa visto que a
capacidade de gerao das usinas hidreltricas (UHEs) corresponde a aproximadamente 62% da
capacidade total instalada no pas [5]. No entanto, muitos ambientalistas criticam as UHEs visto que,
muitas vezes, so necessrias obras de engenharia imensas, provocando o desalojamento de populaes
ribeirinhas e o desmatamento de uma grande regio, causando prejuzos fauna e flora local [6]. A
energia elica e a energia solar surgem como alternativas para atender a demanda crescente do pas. A
capacidade instalada da gerao elica cresceu bastante nos ltimos anos, sendo que atualmente
corresponde a aproximadamente 4% da capacidade total instalada no pas. No entanto, a energia solar
ainda no est sendo aproveitada adequadamente [5].
A maior presena das fontes alternativas de energia uma das principais razes para o aumento
do interesse pela gerao distribuda (GD), promovendo a expanso desse tipo de gerao e de pesquisas
que envolvem esse tema [7]. A eletrnica de potncia a rea de estudo que permite a conexo de
geradores elicos e painis fotovoltaicos rede eltrica e, logo, conhecimento tcnico importante para
a utilizao da GD. Ela tem evoludo bastante devido, principalmente, a dois fatores. O primeiro fator
o desenvolvimento de chaves semicondutoras que so capazes de chavear em altas velocidades e de
suportar altas correntes. O segundo o surgimento de processadores que tm a capacidade de executar
algoritmos complexos em tempo real. Esses fatores levaram ao desenvolvimento de conversores de
frequncia efetivos para conexo rede e a um custo que permitem a utilizao em larga escala [8].
Em parques elicos, so utilizados geradores de induo a velocidade varivel acoplados s
turbinas elicas. Na sada desses geradores, h uma tenso de frequncia varivel e, consequentemente,
o gerador no pode ser conectado diretamente rede eltrica. Para conect-los rede, h a combinao
de um conversor CA-CC, um conversor CC-CA e avanados sistemas de controle. Assim como os
24
geradores elicos, os painis fotovoltaicos no podem ser conectados diretamente rede eltrica. Eles
geram tenso em corrente contnua, assim, h a necessidade de um conversor CC-CA para conect-los
rede [8].
O acionamento de conversores de frequncia realizado principalmente atravs de tcnicas de
modulao por largura de pulso, mais conhecidas como PWM. H diferentes tcnicas para gerao do
PWM, alguns exemplos so a modulao senoidal e a modulao vetorial espacial (SVM). De acordo
com [9], a modulao vetorial permite o uso mais eficiente das tenso CC de entrada, uma sada senoidal
trifsica com menor distoro harmnica total (THD) e com maior fator de potncia e menos perdas
devido ao chaveamento em altas frequncias.
1.2 Objetivos
Dentro do contexto apresentado anteriormente, o objetivo principal deste projeto de concluso
de curso analisar e implementar a Modulao Vetorial Espacial (SVM) para o acionamento de trs
tipos de conversores CC-CA trifsicos de dois nveis: com trs braos e trs fios, com trs braos e
quatro fios e com quatro braos e quatro fios. O desenvolvimento dos algoritmos de modulao ser
baseado na literatura tcnica. Os algoritmos desenvolvidos sero analisados utilizando o software de
simulao PSIM.
1.3 Organizao do documento
Esta monografia est organizada como segue:
No Captulo 2, h uma reviso bibliogrfica sobre os inversores de frequncia. Dentre
os aspectos mais importantes esto as estratgias de controle dos inversores tanto em
malha aberta quanto em malha fechada; o dispositivo semicondutor mais utilizado em
inversores, que o IGBT; as topologias de inversores presentes na literatura tcnica e
os filtros passivos que so empregados na sada dos inversores para reduzir a injeo de
harmnicos na rede.
No Captulo 3, apresenta-se a metodologia utilizada para a aplicao da modulao
vetorial espacial em cada um dos trs tipos de conversores CC-CA estudados.
No Captulo 4, h a descrio de como foi realizada a simulao dos circuitos no
software PSIM. Alm disso, h a anlise dos resultados das simulaes e a comparao
entre os diferentes mtodos descritos no Captulo 3.
Finalmente, as principais concluses obtidas deste trabalho so apresentadas no
Captulo 5.
25
2 Conversores CC-CA
Os conversores CC-CA, mais conhecidos como inversores de frequncia, so dispositivos que
geram tenses alternadas monofsicas ou polifsicas a partir de uma fonte de tenso contnua. Uma
aplicao muito comum dos inversores monofsicos so os no-breaks, conhecidos tambm como UPS
(uninterruptible power supply), muito utilizados em computadores e outras cargas crticas. Os inversores
polifsicos mais comuns so os inversores trifsicos [10]. Eles so utilizados para o acionamento de
motores eltricos trifsicos e como interface entre a rede eltrica e as mais variadas fontes de energia.
2.1. IGBT
Atualmente, os IGBTs (Insulated Gate Bipolar Transistors), cujo smbolo mostrado na Figura
1, so as chaves semicondutoras mais utilizadas em inversores de frequncia. Isso acontece porque esses
dispositivos tem alta impedncia de entrada e operam em alta velocidade, que so caractersticas tpicas
de um MOSFET, alm de terem uma pequena queda de tenso em saturao, caracterstica tpica de
transistores bipolares [10].
Figura 1 Smbolo esquemtico e circuito equivalente do IGBT [10]
Esse dispositivo funciona como uma chave fechada entre coletor (C) e emissor (E) quando
aplicada uma tenso positiva entre o gate (G) e o emissor. Nesse caso, dito que o IGBT est ligado.
Essa chave aberta quando a tenso entre gate e emissor se torna prxima a zero. Nesse caso, dito que
o IGBT est desligado. A corrente flui somente do coletor para o emissor.
Os IGBTs podem suportar tenses de at 6500 V e correntes de at 1200 A [11]. Para valores
de tenso acima do especificado e de potncia acima de alguns megawatts, podem ser utilizados tiristores
como chaves semicondutoras. No entanto, pode ser controlado somente o ligamento dos tiristores. O
tiristor s desligado quando a corrente se aproxima de zero. Outras aplicaes que possuem nveis de
potncia menores e necessitam de alta eficincia e altas frequncias de chaveamento geralmente utilizam
MOSFETs [10].
Considerando o modelo ideal, no h perda de potncia na chave visto que a corrente zero
quando a chave est aberta e a tenso zero quando a chave est fechada. Na realidade, h dois
mecanismos que causam perdas: perdas em estado ativado e perdas por chaveamento. As perdas em
26
estado ativado so decorrentes do fato de que a tenso na chave fechada no zero, tipicamente h
tenses de 1 a 2 V para IGBTs. Para MOSFETs de potncia, esse valor pode ser abaixo de 0,5 V. As
perdas por chaveamento so a segunda maior fonte de perdas e ocorrem porque, durante o ligamento e
o desligamento da chave semicondutora, uma corrente flui enquanto h tenso nos terminais do
dispositivo. As perdas por chaveamento so influenciadas pelo tempo das transies (na ordem de
nanosegundos) e pela frequncia de chaveamento. A frequncia de chaveamento mxima depende da
corrente de carga e, geralmente, assume valores na ordem de kilohertz. medida que a frequncia de
chaveamento aumenta, as perdas tambm aumentam [10] [11].
2.2 Inversor monofsico
A Figura 2 mostra a topologia bsica de um inversor em ponte completa, cuja entrada uma
fonte de tenso CC e a sada monofsica. Esse circuito comumente chamado de ponte H. O inversor
possui quatro IGBTs, dois em cada perna. Cada IGBT tem um diodo em antiparalelo, conhecido como
diodo de roda livre. Esses diodos produzem um caminho alternativo para a corrente da carga aps o
desligamento dos IGBTs. Por exemplo, se o IGBT1 for desligado, a corrente da carga passar pelo diodo
na parte inferior da perna esquerda [10].
O controle do inversor realizado alterando o tempo de ligamento dos dispositivos
semicondutores da ponte H. Deve ser atendida a condio de nunca ligar os dispositivos presentes na
mesma perna ao mesmo tempo, para evitar o curto-circuito da fonte CC. Os drivers modernos no
permitem esse curto-circuito mesmo que a lgica do controlador esteja errada. Como os dispositivos
semicondutores, mais especificamente os IGBTs, levam um certo tempo para pararem de conduzir, os
drivers adicionam um atraso entre o desligamento e o ligamento dos IGBTs da mesma perna,
tipicamente um atraso de 500 a 1000 ns. A tenso mdia no ponto mdio de cada perna do inversor
dada pela tenso da fonte CC multiplicada pelo ciclo de trabalho do IGBT localizado na parte superior
[10].
Figura 2 Circuito esquemtico de um inversor monofsico em ponte completa [10]
27
2.3 Inversores trifsicos
Os conversores CC-CA trifsicos transformam tenso contnua em tenso alternada trifsica
atravs do chaveamento de IGBTs. Na Figura 3, apresenta-se a topologia mais comumente utilizada
nos atuais drivers de motores e interfaces entre rede eltrica e plantas geradoras de energia, que um
inversor trifsico de dois nveis com trs braos. A estratgia de controle pode ser similar que
implementada em inversores monofsicos, no entanto, deve haver defasagem de 120 entre os 3 sinais
de referncia que so utilizados para a modulao do inversor. Devido a essa defasagem, os harmnicos
mltiplos de trs do sinal de referncia so eliminados da tenso de linha da sada [10].
Figura 3 Circuito esquemtico de um inversor trifsico de 2 nveis com trs braos [10]
Na Figura 4, h um inversor trifsico em srie com um retificador sncrono controlado. Essa
topologia pode ser utilizada para conectar geradores elicos ao sistema eltrico. O retificador controlado
necessrio visto que os geradores elicos possuem velocidade varivel [10].
Figura 4 Circuito esquemtico de um inversor trifsico em srie com um retificador controlado
[10]
A Figura 5 mostra o circuito esquemtico de um inversor trifsico de 4 pernas e 4 fios. Essa
topologia permite ter o controle da corrente de neutro mesmo se h cargas desbalanceadas ou no
lineares na rede. Dessa forma, ela mantm uma tenso senoidal na sada mesmo em condies incomuns
e transientes [12].
28
Figura 5 Circuito esquemtico de um inversor trifsico com 4 pernas a 4 fios [13]
2.4 Inversores multinveis
Os inversores multinveis possuem topologias mais complexas, no entanto, possuem melhor
desempenho. Aplicaes recentes de inversores multinveis so em mquinas de induo, retificadores
ativos, filtros, interfaces com fontes renovveis de energia, FACTS e compensadores estticos. Eles
esto sendo cada vez mais utilizados em aplicaes de mdia e alta potncia devido a muitas vantagens,
dentre elas, poucas perdas por chaveamento, tenses e corrente de sada com baixo contedo harmnico
e com baixa interferncia eletromagntica. Nessas topologias, medida que o nmero de nveis aumenta,
a taxa de distoro harmnica (THD) tambm diminui, no entanto, o nmero de dispositivos aumenta,
aumentando tambm a complexidade das estratgias de modulao e o custo do sistema [14] [15].
As topologias mais comuns de inversores multinveis so:
Inversores multinveis com diodos de grampeamento (NPC - Neutral Point Clamped) - Um
exemplo dessa topologia mostrado na Figura 6(a), o terceiro nvel adicionado utilizando o
ponto neutro da linha CC e dois diodos de grampeamento.
Inversores multinveis com capacitores flutuantes (FCC - Flying Capacitor Converter) - Essa
topologia (Figura 6(b)) utiliza capacitores, ao invs de diodos, para gerar tenses multinveis
na sada.
Inversores multinveis com mdulos H-bridge em cascata (CHC - Cascaded H-bridge
Converter) - Essa topologia (Figura 6(c)) utiliza mdulos de pontes H em srie para gerar a
tenso desejada a partir de diferentes fontes CC.
29
Figura 6 Topologias mais comuns de inversores multinveis: (a) NPC; (b) FCC e (c) CHC [14]
Os inversores multinveis hbridos assimtricos so constitudos pela combinao das topologias
NPC e FCC para substituir a ponte H como mdulo bsico do inversor CHC. Assim, permitem a
diminuio do nmero de fontes CC se comparados aos inversores CHC e a reduo da taxa de distoro
harmnica (THD) da tenso de sada sem a necessidade de aumentar o nmero de dispositivos [14].
2.4.1 Inversor multinvel com diodos de grampeamento (NPC)
O conceito de inversor multinvel utilizando diodos de grampeamento foi introduzido em 1980,
com a proposta de um inversor de trs nveis, que foi posteriormente denominado de inversor com ponto
neutro grampeado (NPC). Essa topologia apresenta uma sada com menor contedo harmnico e d a
possibilidade da utilizao de dispositivos semicondutores com menor limite de tenso se comparado
com dispositivos utilizados nas topologias dois nveis [13].
Considerando um inversor NPC de m nveis, o clculo do nmero de diodos de roda livre (d),
de diodos de grampeamento (j) e de capacitores do barramento CC (c) realizado segundo as equaes
(1), (2) e (3) [14].
= 1 (1)
= 6 ( 1) (2)
= 3 ( 1) ( 2) (3)
Como pode ser notado, o nmero de dispositivos semicondutores, principalmente de diodos de
grampeamento, se torna muito elevado medida que o nmero de nveis aumenta.
A Figura 7 mostra a topologia de um inversor trifsico NPC de 5 nveis. Nesse exemplo, os
diodos grampeadores devem suportar um tenso reversa de no mximo 3Vdc/4. Os cinco possveis
nveis da tenso de fase (Van) e os respectivos estados de comutao do inversor so apresentados na
Tabela 1.
30
Figura 7 Inversor trifsico NPC de 5 nveis [14]
Tabela 1 Possveis estados de comutao de um inversor NPC de 5 nveis em uma das fases [14]
Van Sa1 Sa2 Sa3 Sa4 Sa12 Sa22 Sa32 Sa42
/2 1 1 1 1 0 0 0 0
/4 0 1 1 1 1 0 0 0
0 0 0 1 1 1 1 0 0
-/4 0 0 0 1 1 1 1 0
-/2 0 0 0 0 1 1 1 1
2.4.2 Inversor multinvel com capacitores flutuantes (FCC)
O inversor FCC foi introduzido em 1992 como uma alternativa ao inversor NPC. A estrutura da
topologia similar do FCC, no entanto, ao invs de diodos, so utilizados capacitores para grampear
a tenso [15].
Considerando um inversor FCC de m nveis, o clculo do nmero de capacitores de
grampeamento (g) realizado segundo a equao (4). O nmero de diodos de roda livre e de capacitores
no barramento CC so calculados da mesma forma que em inversores NPC [14].
= 1,5 ( 1) ( 2) (4)
Na Figura 8, h um inversor trifsico FCC de 5 nveis. Os capacitores C1, C2 e C3 devem ser
carregados, respectivamente, com uma tenso inicial de Vdc/4, Vdc/2 e 3Vdc/4. Essa carga inicial
assegura o funcionamento adequado do inversor, permitindo-o gerar os diferentes nveis de tenso [14].
31
Figura 8 Inversor trifsico FCC de 5 nveis [14]
Ao contrrio do inversor NPC, o inversor FCC possui estados redundantes, ou seja, tem nveis
de tenso que esto relacionados a mais de um estado de comutao. A redundncia permite ao controle
selecionar a ordem de carga e descarga dos capacitores constituindo algoritmos de modulao adequados
[14].
As mais importantes vantagens do inversor FCC so: a capacidade de controlar o fluxo de
potncias ativa e reativa atravs dos estados redundantes e a atuao como filtro, reduzindo a demanda
por filtros na sada. Entretanto, para nveis m maiores, o controle de carga e descarga dos capacitores se
torna difcil e o inversor aumentar em tamanho devido ao grande nmero de capacitores [14].
2.4.3 Inversor multinvel com mdulos H-bridge em cascata (CHC)
A utilizao de mdulos monofsicos (inversores H-bridge) em srie para criar ondas de tenso
multinveis foi apresentada pela primeira vez em 1975 [15]. O inversor CHC o que necessita de menos
dispositivos de potncia entre as topologias de inversores multinveis FCC e NPC, visto que no precisa
de capacitores e nem diodos de grampeamento. Ele baseado na conexo em cascata de pontes H com
fontes CC que devem estar isoladas umas das outras. Devido a essa caracterstica, podem-se utilizar
clulas a combustvel e mdulos fotovoltaicos para atingir altos nveis de tenso [14].
Considerando um inversor CHC trifsico com n mdulos associados em srie, o clculo do
nmero de nveis (m) realizado segundo a equao (4). A tenso de sada do inversor dada pela soma
das sadas em cada um dos mdulos.
= 2 + 1 (4)
32
Na Figura 9, apresentado um inversor CHC trifsico de 5 nveis. De acordo com a combinao
das chaves SA1, SA11, SA2, SA21, SA3, SA31, SA4 e SA41, podem ser obtidos os cinco nveis de tenso (2Vdc,
Vdc, 0, -Vdc, -2Vdc) em Van. Por exemplo, assumindo o cenrio em que as chaves SA3, SA41, SA1 e SA21
esto ligadas: o neutro estar conectado ao terminal negativo da fonte CC, o terminal positivo da fonte
CC estar conectado ao terminal negativo da fonte da segunda ponte H e a sada VA estar conectada ao
terminal positivo da fonte. Assim, a tenso de sada Van ser igual a 2Vdc.
Figura 9 Topologia do inversor CHC trifsico de 5 nveis [14]
2.4.4 Inversor multinvel hbrido assimtrico (AHC)
O inversor multinvel hbrido assimtrico gera ondas de tenso com contedo harmnico
reduzido. Essa caracterstica obtida utilizando fontes de tenso diferentes nos diferentes mdulos.
Assim, h mais nveis de tenso na onda de sada, tudo isso sem a necessidade de acrescentar dispositivos
semicondutores e fontes CC [14].
As topologias mais utilizadas so apresentadas na Figura 10, no entanto, apenas uma fase desses
inversores representada. A topologia hbrida com o inversor NPC (Figura 10(a)) simples de ser
implementado, no entanto, exige filtros LC grandes para acionamento de motores. A topologia hbrida
com inversores FCC (Figura 10(b)) evita a utilizao de grandes filtros passa-baixas na sada do
inversor. O inversor hbrido CHC (Figura 10(c)) provoca menor THD na tenso de sada e tem menor
custo [14].
33
Figura 10 Circuito esquemtico de apenas uma fase dos inversores multinveis trifsicos: (a)
NPC e CHC em cascata, (b) FCC e CHC em cascata e (c) CHC hbrido em cascata [14]
2.5 Esquemas de controle de inversores
A modulao de inversores de frequncia principalmente baseada em tcnicas que utilizam
PWM. Essas estratgias de modulao so importantes para melhorar a eficincia do inversor, reduzindo
as perdas por chaveamento e a taxa de distoro harmnica. H uma grande variedade de esquemas de
controle. Para definir qual o esquema de controle mais adaptado aplicao, deve-se levar em conta
o tipo de mquina, o nvel de potncia e os tipos de semicondutores utilizados. Alm da performance na
aplicao desejada, o custo para implementao do sistema tambm um parmetro importante [16].
Na literatura tcnica, so apresentados sistemas de controle em malha aberta e em malha
fechada. Os sistemas em malha aberta so mais simples, no entanto, os inversores com controle de
corrente em malha fechada so mais utilizados nas aplicaes da indstria devido s seguintes vantagens
[17]:
Controle da corrente de pico em dispositivos semicondutores;
Evita-se o problema de sobrecarga;
Boa dinmica;
Baixo ripple na corrente de sada;
Maior robustez - compensao dos efeitos decorrentes de mudanas da carga.
2.5.1 Requisitos bsicos
A principal funo do sistema de controle do inversor baseado em corrente forar o vetor de
corrente da carga trifsica a seguir uma onda de corrente de referncia. Para atender essa funo, h os
seguintes requisitos [17]:
Erro mnimo na fase e na amplitude em um amplo domnio de frequncias;
34
Resposta rpida para atender a dinmica do sistema;
Frequncia de chaveamento constante ou limitada para garantir operao segura das chaves
semicondutoras;
Baixa distoro harmnica;
Boa utilizao da tenso do barramento CC.
2.5.2 Critrios de performance
A utilizao de dispositivos semicondutores adequada para controlar o fluxo de potncia em
mquinas e no sistema eltrico visto que harmnicos de ordem maior so suprimidos pela caracterstica
indutiva dos enrolamentos das mquinas, pela inrcia do sistema mecnico e por filtros passa-baixas.
As distores remanescentes definem os critrios de performance de inversores que sero detalhados a
seguir de acordo com [16].
2.5.2.1. Harmnicos da corrente
As correntes harmnicas determinam as perdas no enrolamento da mquina, que constitui a
maioria das perdas das mquinas. O valor rms das correntes harmnicas calculado segundo a equao
(5), sendo T o perodo da fundamental.
=
1
[() 1()]
2+
(5)
Essa corrente depender da performance da modulao e da impedncia interna da mquina.
Para eliminar a influncia das caractersticas da mquina, utiliza-se o fator de distoro (d) calculado
segundo a equao (6).
=
(6)
Sendo o valor RMS das correntes harmnicas na mesma mquina quando
utilizada a modulao six step. A modulao six step a estratgia de modulao mais simples e est
descrita em [10].
2.5.2.2 Espectro Harmnico
O espectro harmnico mostra as contribuies de cada uma das componentes de frequncia
individualmente. Obtm-se o espectro de corrente discreto ( 1) a partir de (7) somente em caso de
PWM sincronizado, ou seja, quando a frequncia de chaveamento () um mltiplo inteiro da
frequncia fundamental 1 ( = 1), sendo a ordem do harmnico e o nmero de perodos da
onda portadora em um perodo da onda de sada.
35
( 1) =
( 1)
(7)
No caso de PWM no sincronizado, h o espectro de densidade de amplitude dos harmnicos
(), que uma funo contnua. O fator de distoro pode ser calculado a partir do espectro discreto
de corrente e a partir do espectro de densidade de amplitude utilizando (8).
=
2(1)
1
= 2()
0,1
(8)
A qualidade de sistemas de controle PWM pode ser medida pelo produto entre as amplitudes
espectrais e a frequncia de chaveamento do inversor. Esse valor pode ser usado para comparar
esquemas de controle PWM com diferentes frequncias de chaveamento para 15, visto que essa
relao no-linear para pequeno.
2.5.2.3 Harmnicos do torque
O ripple do torque produzido por uma dada sequncia de comutao pode ser calculado atravs
da equao (10).
=
( )
(9)
Sendo o torque mximo na mquina, o torque mdio e o torque nominal.
Oscilaes no torque podem ser geradas por correntes harmnicas, no entanto, no h uma
relao evidente entre ambos. Baixo ripple no torque podem vir acompanhado de alto fator de distoro
e vice versa.
2.5.2.4 Frequncia de chaveamento
Um importante parmetro a frequncia de chaveamento . A distoro harmnica devido s
correntes harmnicas reduzida com o aumento dessa frequncia. No entanto, a frequncia de
comutao no pode ser deliberadamente aumentada devido aos seguintes motivos:
As perdas por chaveamento crescem proporcionalmente frequncia de comutao
(conforme mostrado em Anexo);
Dispositivos semicondutores de alta potncia possuem baixos limites para ;
2.5.2.5 Regra de consistncia de polaridade
A tenso de sada deve sempre assumir a mesma polaridade da tenso de referncia. Essa regra
uma forma de identificar esquemas de controle PWM mal projetados.
36
2.5.2.6 Performance dinmica
Na malha fechada de controle de corrente, o tempo de resposta determina a performance
dinmica do sistema. Essa performance influenciada pela frequncia de chaveamento, pela estratgia
de modulao utilizada e pela frequncia de corte do controlador implementado. Alm disso, em alguns
esquemas de controle, h necessidade de adicionar filtros nos sinais realimentados, o que pode tornar o
sistema mais lento. A maneira que feito o controle (malha aberta ou fechada) tem influncia direta
sobre o tempo de resposta.
2.5.2.7 Distoro harmnica total (THD)
A THD uma medida muito utilizada para analisar a qualidade da energia eltrica em sistemas
eltricos. O clculo da THD da tenso realizado como em (10), sendo que 1 a componente
fundamental da tenso e so os harmnicos da tenso. Segundo a ANEEL, os valores de THD devem
assumir valores menores que 10% para tenses menores que 1 kV [18].
=
21
1
% =
21
1 100
(10)
2.5.3 Tcnicas de Modulao
2.5.3.1 PWM baseado em onda portadora (Carrier-based PWM) [19]
A estratgia de modulao baseada em onda portadora o mtodo mais empregado atualmente.
Ela possui uma onda portadora e uma onda moduladora, como mostrado na Figura 11. A onda portadora
geralmente uma onda triangular com frequncia muito maior do que a frequncia da onda
moduladora . O PWM gerado atravs da comparao entre essas duas ondas. Em um perodo da
onda portadora, o brao do inversor assume dois estados de comutao de polaridade oposta, assim, o
espectro harmnico possui amplitude notvel ao redor de e em frequncias mltiplas inteiras de .
[16].
37
Figura 11 Esquema de funcionamento de PWM baseado em onda portadora [16]
A operao do PWM pode ser dividida em dois modos [19]:
1) Modo linear - o pico do sinal de modulao menor do que o pico da onda portadora.
2) Modo no linear - o pico do sinal de modulao maior do que o pico da onda portadora.
O THD da onda de sada maior.
Baseando-se na Figura 12, em operao linear, a amplitude normalizada do sinal de modulao
() no k-simo intervalo de amostragem calculada segundo a equao (11). A partir de (11), conclui-
se que || sempre menor ou igual a 1. Alm disso, a relao (12) entre o intervalo de tempo em que
o nvel do sinal positivo (+), o intervalo de tempo em que o nvel negativo () e o perodo da
forma de onda () deve ser considerada [19].
=
(+ )
(11)
= + + (12)
38
Figura 12 Esquema de gerao do PWM [19]
Nesta seo, ser considerada a modulao senoidal. Em operao linear, a tenso de fase da
sada do inversor () ( = , , ) ser como mostrada em (13) se os harmnicos de alta ordem so
desprezados [19].
() =
2() (13)
Sendo que o neutro do barramento CC e a tenso no barramento CC.
Em caso de sobremodulao, ou seja, quando || > 1, o inversor no est mais na regio linear
e, assim, (11) e (13) no so mais satisfeitas.
Uma representao universal dos sinais de modulao () apresentada em (14).
() = () + () (14)
Sendo que () so os harmnicos e () so as componentes fundamentais dos sinais de
modulao como mostrados em (15) [19].
() =
() = sen ( +
2
3)
() = sen ( +
4
3)
(15)
Sendo que o ndice de modulao.
Considerando a regio linear de operao do inversor, a partir das equaes (13) e (15), temos
a tenso de fase na sada dos inversores em (16) [19].
() =
2[ + ()] (16)
39
() =
2[ ( +
2
3) + ()]
() =
2[ ( +
4
3) + ()]
As tenses de linha na sada do inversor so apresentadas na equao (17).
() = () () =3
2( +
6)
() =3
2( +
5
6)
() =3
2( +
3
2)
(17)
O valor mximo para o ndice de modulao = 1, vide equaes (15) e (16), assim, o
valor de pico da tenso de linha 3
2. Os harmnicos () no esto presentes na tenso entre fases,
assim, () comumente chamado de sinal de sequncia zero. Esses harmnicos podem ser calculado
como na equao (18). Se o sinal de modulao uma onda senoidal, () ser sempre igual a zero
[19].
() =
1
3(() + () + ())
(18)
Para estratgias de modulao que no utilizam uma onda senoidal como moduladora, () ser
diferente de zero. Pode-se escolher um sinal de modulao adequado de tal forma que a rea de operao
linear seja estendida e, assim, tem um maior aproveitamento da tenso do barramento CC [19].
Em relao caracterstica de chaveamento, estratgias de modulao por largura de pulso
podem ser divididas em contnuas (CPWM) ou descontnuas (DPWM). Para esquemas de CPWM, ()
contnuo e temos a seguinte relao: 1 () < () < 1
(). Sendo () =
min ( (),
(), ()) e
() = max ( (),
(), ()). Assim, teremos 2 3 . Para
esquemas de DPWM, o componente de sequncia zero ter os seguintes valores: () = 1 ()
ou () = 1 (). DPWMs podem reduzir as perdas por chaveamento devido reduo no
nmero de transies entre estados de comutao [19] [20].
2.5.3.1.1 Modulao Vetorial Espacial (Space Vector Modulation)
A modulao Vetorial Espacial (SVM) um exemplo de estratgia de modulao que faz uso
de () adequado para melhora de performance. Com o desenvolvimento dos microprocessadores, o
SVM se tornou uma das mais importantes estratgias de modulao para inversores trifsicos. Esse
mtodo pode ser facilmente implementado de forma digital e possui uma ampla regio linear de
operao, assim, podendo apresentar tenses de sada maiores [20].
40
Neste trabalho, ser realizada a implementao dessa metodologia para o controle de inversores
de frequncia trifsicos conectados rede. Mais detalhes sobre essa tcnica de modulao sero
apresentados no Captulo 3.
2.5.3.1.2 Modulao por portadora sincronizada
A modulao por portadora sincronizada tem a frequncia da onda portadora mltipla inteira
da frequncia do sinal de modulao . Se no mltiplo inteiro de , a tenso de sada possui
transformada de Fourier contnua, contendo inclusive frequncias menores do que . Esses sub-
harmnicos produzem maiores perdas e geram harmnicos de baixa frequncia no torque de motores.
Os efeitos dos sub-harmnicos vo se tornando desprezveis medida que a relao
tem valor
menor [16].
2.5.4 Controle em malha fechada
2.5.4.1 Controle linear
O regulador linear de corrente apresentado na Figura 13. A diferena entre as correntes de
referncia das fases (,, ) e as correntes medidas na sada do inversor (,,) passam por trs
controladores PI independentes. A sada do controlador PI o sinal de modulao a ser comparado com
a onda portadora para gerar o PWM. Esse esquema de controle derivado da modulao baseada em
onda portadora, no entanto, a corrente de sada realimentada e, logo, influencia o tempo de
chaveamento [16] [21].
O termo integral do controlador PI minimiza o erro em baixa frequncia. Enquanto que o termo
proporcional e a localizao do zero do controlador esto relacionados quantidade de ripple na tenso
de sada. A curva do erro nunca deve exceder o pico mximo da onda portadora visto que o inversor
operar na regio no-linear caso isso ocorra. A performance do regulador satisfatria somente se os
harmnicos notveis da corrente de referncia e da tenso na carga estiverem limitadas a 1 9 da
frequncia da onda portadora triangular [21].
41
Figura 13 Regulador linear de corrente [21]
O regulador linear de corrente a referencial rotativo, mostrado na Figura 14, uma verso
modificada do regulador linear de corrente bastante adequada para os casos em que formas de onda
senoidais de corrente e de tenso devem ser geradas. Aplica-se a transformao d-q no sinal de erro para
que as componentes fundamentais se tornem tenses CC. O controlador PI reduz o erro em regime
permanente a zero. A resposta se mantm limitada mesmo em caso de transientes e formas de onda
distorcidas. Uma vantagem adicional desse regulador que ele assegura uma correta relao entre a fase
da corrente de carga e da referncia devido sua sensibilidade componente fundamental. Essa
caracterstica muito importante para aplicaes de interface com a rede eltrica e com motores [21].
Figura 14 Regulador linear de corrente a referencial rotativo [21]
2.5.4.2 Controle por histerese
O controle de corrente por histerese (Figura 15) um sistema realimentado no linear que
detecta o erro de corrente e produz diretamente o comando de controle para os dispositivos
semicondutores caso o erro seja maior do que um valor pr-determinado (banda de histerese). Esse tipo
de esquema de controle tem as seguintes desvantagens [17]:
42
A frequncia de chaveamento depende largamente dos parmetros da carga e da banda
de histerese;
A proteo difcil devido operao aleatria do inversor.
Figura 15 Esquema bsico de controle por histerese [21]
No entanto, as vantagens desse mtodo, que so simplicidade, robustez e tempo de resposta
somente limitado pela velocidade de chaveamento e pela constante de tempo da carga, tornam esse
mtodo ainda atrativo para pesquisas e algumas aplicaes [21]. Controladores por histerese devem
operar a altas frequncias de chaveamento para compensar os efeitos no-lineares da modulao e sua
aplicao restrita a nveis baixos de potncia [16].
2.5.4.3 Controle preditivo
O controle de corrente preditivo, mostrado na Figura 16, uma tcnica que prev, no incio de
cada perodo de modulao, a evoluo do erro de corrente a partir do erro atual, dos parmetros da
carga e de outras variveis da carga. A vantagem dessa tcnica que, tendo o regulador mais informao
do que somente o sinal de erro, uma resposta mais rpida e mais precisa pode ser obtida. No entanto,
detectando o erro somente em intervalos fixos e com a execuo de clculos complexos de predio,
so introduzidos atrasos e imprecises que limitam o desempenho e a velocidade [21].
Figura 16 Esquema de controle de corrente preditivo [21]
43
Reguladores preditivos so apropriados para a implementao digital visto que a aquisio de
informao feita em intervalos discretos e os clculos necessrios podem ser muito complexos. Em
algumas aplicaes, informaes sobre o sistema permite simplificar o processo de predio, tornando
os reguladores mais simples. A gerao de correntes trifsicas senoidais simtricas um exemplo de
cenrio que pode ser simplificado [21].
2.5.4.4 Modulao delta
A estrutura bsica do regulador de corrente com modulao delta mostrada na Figura 17. A
modulao delta simples e independente dos parmetros da carga. Parece similar ao regulador por
histerese, no entanto, a operao diferente. Somente a polaridade do erro levada em conta pelo
comparador. A sada do comparador amostrada a uma frequncia fixa atravs do bloco S/H (Sample
and Hold), que mantm os sinais de sada (Sa, Sb e Sc) constantes durante um intervalo de tempo. Uma
desvantagem desse mtodo a quantidade de sub-harmnicos que so gerados. Para obter resultados
similares a tcnicas de PWM, a modulao delta deve operar a uma frequncia aproximadamente dez
vezes maior do que a frequncia do modulador PWM [21].
Figura 17 Regulador de corrente com modulao delta [21]
A modulao sigma-delta (SDM), mostrada na Figura 18, uma adaptao da modulao delta.
A adio de um controlador PI reduz o erro em regime permanente e faz com que o estado atual seja
dependente do estado anterior no sistema. O SDM adaptou processos que utilizam conversores A/D e
D/A para a eletrnica de potncia, principalmente devido ao grande desenvolvimento tecnolgico de
dispositivos semicondutores. A sada do modulador, que varia entre +Vo e -Vo a cada periodo ,
comparada com com a amplitude de referncia. O resultado da comparao () integrado, gerando E,
e o quantificador determina o sinal de E. O sinal positivo identifica a sada +Vo e o sinal negativo -Vo
[14].
44
Figura 18 Modulao Sigma-Delta [14]
2.5.4.5 Redes neurais e Lgica Fuzzy
Para implementar reguladores preditivos, necessrio ter conhecimento dos parmetros da
carga. Isso pode ser evitado utilizando uma nova classe de reguladores baseados em lgica fuzzy e redes
neurais [17].
A robustez, a velocidade de operao, independncia dos parmetros da carga e habilidade de
aprendizagem so as principais vantagens de reguladores baseados em redes neurais. No entanto,
geralmente, por causa da no linearidade do sistema, leva-se muito tempo para o treinamento da rede
neural [17].
O controle fuzzy tem diversas vantagens: no necessrio modelar o sistema a ser controlado e
pode ser aplicado a sistemas altamente no-lineares. No entanto, experincias de especialistas podem
ser necessrias. Uma aplicao da lgica fuzzy em reguladores de corrente lineares descrita em [22].
Os resultados so notveis, especialmente se o controle fuzzy inclui outras variveis do sistema, tal
como fluxo e torques em acionamento de motores [22].
2.6 Filtros Passivos
A necessidade de inversores em sistemas de gerao distribuda (GD) e em redes isoladas tem
mostrado a importncia de estudo de tcnicas que reduzam a distoro harmnica e melhorem a
qualidade da energia enviada rede. Um filtro bem projetado pode atenuar impactos decorrentes da
frequncia de chaveamento, no entanto, pode influenciar o sistema de controle e modificar a impedncia
vista pela rede [23].
Os filtros passivos so usualmente usados para reduzir harmnicos de tenso e distoro
harmnica da corrente. Esses filtros tambm tem impactos nos harmnicos gerados por cargas no
lineares. Outras tcnicas para o controle de harmnicos so: compensao de fluxo magntico, injeo
de correntes harmnicas, filtros ativos em srie e em paralelo e compensadores estticos de VAr [23].
Os harmnicos de corrente injetados na rede podem ser classificados como: harmnicos de baixa
frequncia, harmnicos da frequncia de chaveamento e harmnicos de alta frequncia. Caso esses
harmnicos sejam injetados na rede, podem causar defeitos aos equipamentos conectados no mesmo
barramento. Os inversores conectados rede devem incorporar filtros para atender as normas das
concessionrias [23].
45
As trs principais topologias de filtros passivos utilizados so: o filtro L, o filtro LC e o filtro
LCL.
2.6.1 Filtro L
O filtro L um filtro de primeira ordem que possui apenas um indutor, como mostrado na
Figura 19(a). Esse filtro tem atenuao -20 dB/dcada no domnio da frequncia. Para que esse filtro
atenue suficientemente os harmnicos, a frequncia de chaveamento deve ser elevada [23].
Figura 19 (a) Filtro L; (b) Filtro LC e (c) Filtro LCL [23]
2.6.2 Filtro LC
O filtro LC, como mostrado na Figura 19(b), um filtro de segunda ordem, assim, tem
atenuao de -40 dB/dcada. Adiciona-se um capacitor para atenuar ainda mais as componentes da
frequncia de chaveamento. O capacitor shunt deve ser selecionado de tal forma que se tenha baixa
reatncia na frequncia de chaveamento e alta impedncia na frequncia do barramento. A frequncia
de ressonncia 0 calculada como na equao (19).
0 =
1
2 (19)
O custo desse filtro evidente maior se comparado com o filtro de primeira ordem
principalmente devido adio do capacitor.
2.6.3 Filtro LCL
O filtro LCL, como mostrado na Figura 19(c), um filtro de terceira ordem. Ele produz maior
atenuao dos harmnicos da frequncia de chaveamento do que os filtros L e LC. As principais
vantagens do filtro LCL so:
Baixa distoro da corrente na frequncia da rede;
Menor fluxo de potncia reativa;
Atenuao de -60 dB/dcada para frequncias acima da frequncia de ressonncia;
46
Possibilidade de usar frequncias de chaveamento mais baixas.
A frequncia de ressonncia dada por (20)
0 =
1
21 + 212
(20)
Uma desvantagem que o filtro LCL pode causar distoro da corrente de entrada em regimes
permanente e transitrio devido ressonncia.
47
3 Modulao Vetorial Espacial
A Modulao Vetorial Espacial (Space Vector Modulation - SVM) que ser implementada neste
trabalho baseada na modulao em largura de pulso (PWM) com onda portadora. A modulao vetorial
permite reduzir o nmero de comutaes dos interruptores, aumentar o aproveitamento do barramento
CC, pode ser facilmente implementada em microprocessadores e injeta menor contedo harmnico na
rede [13] [24].
Essa tcnica pode ser aplicada em inversores, retificadores e filtros ativos. Neste trabalho,
aplicaremos os conceitos do SVM em inversores trifsicos de dois nveis com trs braos a trs fios,
com trs braos a quatro fios e com quatro braos a quatro fios. Os resultados da aplicao dessa
estratgia de modulao sero verificados atravs de simulaes computacionais no Captulo 4.
Podem ser identificadas cinco etapas comuns aos trs tipos de inversores no algoritmo utilizado
para a aplicao da modulao vetorial espacial:
1) Transformao 0;
2) Identificao do setor em que o vetor de referncia est inserido no plano . No caso de
inversores com quatro braos, deve-se identificar o prisma e o tetraedro onde o vetor de
referncia est inserido no espao ;
3) Clculo do intervalo de tempo de aplicao dos vetores adjacentes do setor ou do tetraedro;
4) Definio da sequncia de comutao;
5) Clculo da razo cclica de cada brao do inversor.
Deve-se ter um sinal trifsico de referncia como entrada do sistema. O sinal de modulao, que
a razo cclica de cada brao do inversor, comparado com a onda portadora, geralmente uma onda
triangular, para gerar o PWM.
3.1 Inversor com trs braos a trs fios
O inversor trifsico com trs braos a trs fios mostrado na Figura 20. Na sada do inversor,
h um filtro LC que essencial para retirar as componentes de alta frequncia da sada. Nesse inversor,
o neutro est flutuando, ou seja, no h conexo direta do neutro com nenhum ponto do barramento CC.
48
Figura 20 Inversor com 3 braos a 3 fios com filtro LC na sada [13]
Esse inversor possui oito estados de comutao visto que dois dispositivos semicondutores
localizados no mesmo brao no podem estar ligados ao mesmo tempo. Esses estados de comutao so
mostrados na Tabela 2. Cada um deles representado por um vetor de comutao . As chaves
semicondutoras localizadas na parte inferior dos braos (S2, S4 e S6) possui estado oposto ao localizado
na parte superior do mesmo brao. As tenses de fase e de linha da tabela esto normalizadas.
Tabela 2 Estados de comutao de um inversor trifsico com trs braos a trs fios
Vetor S1 S3 S5 Vao Vbo Vco Vab Vbc Vca
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 0 -1
1 1 0 1 1 0 0 1 -1
0 1 0 0 1 0 -1 1 0
0 1 1 0 1 1 -1 0 1
0 0 1 0 0 1 0 -1 1
1 0 1 1 0 1 1 -1 0
1 1 1 1 1 1 0 0 0
3.1.1 Transformao
O inversor trifsico com trs braos a trs fios adequado apenas para cargas trifsicas
balanceadas j que no possui caminho para correntes que passam pelo neutro quando h desequilbrio
entre as fases. Estando a carga balanceada, a tenso e a corrente obedecem a relao mostrada em (21).
+ + = 0
+ + = 0 (21)
A partir das relaes mostradas em (21), conclui-se que as tenses trifsicas so linearmente
dependentes e, logo, podem ser representadas em apenas duas dimenses. Para fazer uma transformao
linear de 3 para 2, utiliza-se geralmente a transformao denominada .
49
Aplicando-se a transformao [25] mostrada em (22), obtm-se a projeo ortogonal do
espao das tenses [ ] em um plano perpendicular ao vetor [1 1 1] [13]. Essa transformao
serve apenas para tenses trifsicas de referncia balanceadas.
[] =
2
3[ 1
1
21
2
03
23
2 ]
[
] (22)
3.1.2 Plano
Aps a aplicao da transformao de , os vetores de comutao tm as coordenadas e
como na Tabela 3. Os vetores nulos so 0 e . Com a conexo entre as extremidades dos vetores de
comutao no nulos no plano , h a formao de um hexgono. Esse hexgono pode ser visualizado
na Figura 21.
Tabela 3 Vetores de comutao no plano
Vetor
0 0
2 3 0
1 3 3 3
1 3 3 3
2/3 0
1 3 3 3
1 3 3 3
0 0
Para identificar o setor em que o vetor de referncia est inserido, pode-se calcular o argumento
do vetor = + . Onde o ndice de modulao. O setor ser definido de acordo com
a regra apresentada em (23).
50
{
0 tan
1 (
)