flip-flop

1

Eletrônica Digital

Prof. Arthur Braga

TópicosFlip-Flops e Dispositivos CorrelatosLatch com portas NANDLatch com portas NORLatch DSinais de ClockFlip-Flops com Clock

Flip-Flop S-R com ClockFlip-Flop J-K com ClockFlip-Flop D com Clock

Entradas AssíncronasSímbolos IEEE/ANSIConsiderações sobre temporização em Flip-FlopsProblemas Potenciais de temporização em circuitos com FFsFlip-Flops Mestre / EscravoAplicações com Flip-Flops

Sincronização de Flip-FlopsDetectando uma Seqüência de EntradaArmazenamento e Transferência de DadosTransferência Serial de DadosDivisão de freqüência e contagemAplicação em MicrocomputadorExemplo de Gerador de Clock

2

Os circuitos lógicos estudados até o momento dependiam apenas dos níveis lógicos de entrada para a cada instante de tempo para gerar suas saídas –todos eram circuitos lcircuitos lóógicos combinacionaisgicos combinacionais.

Flip-Flops e Dispositivos Correlatos

Entretanto, a maioria dos sistemas digitais é constituída de circuitos combinacionais e de elementos de memória, conforme o diagrama abaixo.

Quaisquer condições de entrada anteriores não têm efeito sobre as saídas atuais, porque um circuito lógico combinacional não possui memória.

Flip-Flops e Dispositivos CorrelatosNa parte combinacional: Na parte combinacional: recebe sinais externos e saídas dos elementos de memória.

No elemento de memNo elemento de memóória: ria: armazena entradas anteriores, sendo o elemento de memória mais importante o flip-flop.

O que é o flip-flop ?

3

Flip-Flops e Dispositivos CorrelatosK

Embora uma porta lógica, por si, não tenha capacidade de armazenamento, algumas delas podem ser conectadas entre si de tal forma que permita o armazenamento de informação.

O FlipO Flip--FlopFlop

Abaixo é mostrado um tipo de símbolo genérico para representar um flip-flop. Esse símbolo apresenta duas saídas oposta entre si.

As entradas do FF são usadas para fazer com que o mesmo comute entre os seus possíveis estados de saída. Em geral, a maioria das entradas dos FFs precisa ser apenas momentaneamente ativada para provocar mudança na saída, sendo que a saída permanece no novo estado mesmo após o pulso de entrada ter terminado.

MEMÓRIA


O flip-flop é conhecido por outros nomes, incluindo latch e multivibrador biestável. O termo latch é usado para certos tipos de FFs. O termo multivibrador biestável é uma denominação mais técnica para um FF.

O FlipO Flip--FlopFlop

O circuito de um FF mais simples pode ser construído a partir de duas portas NAND ou duas portas NOR.

Latch com portas NANDLatch com portas NAND

4

Flip-Flops e Dispositivos CorrelatosKAs saídas das portas, em condições normais, estão sempre em níveis lógicos inversos. Existem duas entradas no latch: SET é a que seta Q para o estado 1; a entrada CLEAR é a que reseta Q para o estado 0.

Latch com portas NANDLatch com portas NAND

As entradas estão normalmente em repouso no estado ALTO, e uma delas épulsada em nível baixo sempre que se deseja alterar as saídas do latch.

Como essas configurações podem ser usadas, e como realizar mudanças na saída ?

Incialmente, observe que SET = RESET = 1, pode levar a duas configurações.


Quando a entrada SET é momentaneamente pulsada em nível BAIXO, enquanto a entrada CLEAR é mantida em nível ALTO, há mudança nas saídas do latch. As figuras abaixo demonstram essa mudança para as duas condições anteriormente vistas do latch.

Setando o latch (FF)Setando o latch (FF)

5


Quando a entrada CLEAR é momentaneamente pulsada em nível BAIXO, enquanto a entrada SET é mantida em nível ALTO, também há mudança nas saídas do latch. As figuras abaixo demonstram essa mudança para as duas condições incialmente vistas do latch.

Resetanto o latch (FF)Resetanto o latch (FF)

Quais conclusões tiramos ?

Há alguma configuração na entrada não testada ?

Flip-Flops e Dispositivos CorrelatosKSetando e Resetanto simultaneamenteSetando e Resetanto simultaneamenteO último caso a ser considerado seria as entradas SET e CLEAR serem pulsadas em nível BAIXO simultaneamente. Esse procedimento gera nível ALTO em ambas as saídas das portas NAND, de forma que chegamos a uma condicondiçção indesejadaão indesejada, uma vez que as duas saídas são supostamente complementares entre si. Além disso, quando as entradas SET e CLEAR retornarem para o nível ALTO, o estado resultante da saída dependerá de qual entrada retornou primeiro para o nível ALTO. Transições simultâneas de volta para o nível 1 produzirão resultados imprevisíveis

6

Flip-Flops e Dispositivos CorrelatosKRepresentaRepresentaçções Alternativasões Alternativas

A partir da descrição do funcionamento o latch com portas NAND, ficou claro que as entradas SET e RESET são ativas em nível BAIXO.

Flip-Flops e Dispositivos CorrelatosKAPLICAAPLICAÇÇÃO:ÃO:

7

Flip-Flops e Dispositivos CorrelatosKLatch com portas NORLatch com portas NOR

Duas portas NOR interligadas de modo cruzado podem ser usadas como um latch com portas NOR. Abaixo essa configuração é exibida, de forma similar à configuração do latch NAND, exceto pelo fato da mudança na tabela-verdade.

SET e CLEAR são ativadas em nível ALTO, ao invés de em nível BAIXO.

Flip-Flops (Latches S-R)Latch com portas NANDLatch com portas NAND

Latch com portas NORLatch com portas NOR

8

Latch D (Latch Transparente)KCaso seja adicionado um circuito direcionador de pulso a um latch S-R, obtem-se um novo circuito latch que não possui condição inválida. Este circuito é chamado latch latch D D ouou latch transparentelatch transparente.

A entrada comum das portas que implementam o circuito direcionador é denominada entrada de habilitação (enable, abreviado por EN).

Se EN = 1, a saída Q será igual à entrada D(transparente).

Se EN = 0, a saída Q não será modificada (guarda o último valor – memória).

Latch D (Latch Transparente)KAcompanhe abaixo o comportamento de um latch D para as formas de onda dadas:

Exemplos de aplicaExemplos de aplicaçções para os Latches ??? ões para os Latches ???

9

Exemplo de Aplicação de LatchesALARMEALARME

Considere que o fototransistor abaixo esteja inicialmente recebendo um feixe do diodo emissor de luz (LED) D1, e que o latch S-R tenha sido previamente levado para Q = 0 (resetado) ao abrir a chave SW1 momentaneamente.

00

0

O que acontece se o feixe for momentaneamente interrompido ??? O que acontece se o feixe for momentaneamente interrompido ???

ALARMEALARME

Considere que o fototransistor abaixo esteja inicialmente recebendo um feixe de luz do fotodiodo D1, e que o latch S-R tenha sido previamente levado para Q = 0 (resetado) ao abrir a chave SW1 momentaneamente.

1

0


E se o feixe for reE se o feixe for re--estabelecido ??? estabelecido ???

01

Exemplo de Aplicação de Latches

10

ALARMEALARME

Considere que o fototransistor abaixo esteja inicialmente recebendo um feixe de luz do fotodiodo D1, e que o latch S-R tenha sido previamente levado para Q = 0 (resetado) ao abrir a chave SW1 momentaneamente.

10

0


E se o feixe for reE se o feixe for re--estabelecido ??? estabelecido ???

(mantido)

Exemplo de Aplicação de Latches

Flip-Flops e Dispositivos CorrelatosKEstado do flipEstado do flip--flop quando energizadoflop quando energizado

Quando o circuito é energizado, não é possível prever o estado inicial da saída

do flip-flop se as entradas SET e RESET estiverem inativas (ou seja, S = R =

1 para um latch NAND, S = R = 0 para um latch NOR).

Se um latch ou FF tiver que iniciar em um estado particular para garantir uma

operação adequada de um circuito, ele terá de ser colocado no estado

desejado, ativando momentaneamente a entrada SET ou RESET no início da

operação do circuito.

Quando pode ocorrer mudança na saída de um FF ?

11

Flip-Flops e Dispositivos CorrelatosKPulsos DigitaisPulsos DigitaisNos latches S-R observamos que um sinal na entrada pode passar de um estado normal inativo para o estado oposto (ativo), afetando a saída do circuito, e depois retornar para o estado inativo – mantendo a nova saída.

Estes sinais são chamados de PULSOS. E certas características destes sinais devem ser observadas como: o tempo de subida (tr – rise time), o tempo de descida (tf – fall time) e a duração (largura) do pulso (tw) .

BORDAS

Mas...

Quando vão ocorrer essas

mudanças (BORDAS) ?

Sinais de clock e flip-flop com clockOs sistemas digitais podem funcionar tanto no modo assíncrono quanto no síncrono. Nos sistemas assíncronos, as saídas de circuitos lógicos podem mudar de estado a qualquer momento em que uma ou mais entradas mudem de estado. Em sistemas síncronos, os momentos exatos em que uma saída qualquer pode mudar de estado são determinados por um sinal normalmente denominado clock.

Um sistema assíncrono geralmente é mais difícil de projetar e analisar !

12

Flip-flops com clockSistemas SSistemas Sííncronosncronos

1. Os sistemas digitais, em sua maioria, são síncronos (embora tenham algumas partes assíncronas).

2. A análise de defeitos desses sistemas é mais fácil pois as saídas desses circuitos só podem mudar de estado em instantes específicos.

3. A sincronização dos eventos com o sinal de clock é obtida com o uso de flip-flops com clock que são projetados para mudarem de estado em uma das transições do sinal de clock.

VVáários tipos de FFs com clock são usados em um grande nrios tipos de FFs com clock são usados em um grande núúmeros de meros de aplicaaplicaçções. ões.

Flip-flops com clockCaracterCaracteríísticas comuns a FFs com clocksticas comuns a FFs com clock

1. Os FFs com clock têm a entrada de clock denominada CLK, CK ou CP. Na maioria desses FFs a entrada CLK é disparada por borda – isso éindicado por um pequeno triângulo nessa entrada. Isso diferencia os FFs dos latches que são disparados por nível.

2. FFs com clock têm uma ou mais entradas de controle que podem ter vários nomes, dependendo do seu funcionamento. As entradas de controle não terão efeito na saída Q até que uma transição ativa do clock ocorra.

13

Flip-flops com clockKCaracterCaracteríísticas comuns a FFs com clocksticas comuns a FFs com clock3. Em resumo, as entradas de controle deixam as saídas do FF prontas para

mudarem de estado, mas apenas a transição ativa da entrada CLK é que dispara essa mudança de estado.

Tempos de Tempos de setupsetup (prepara(preparaçção) e ão) e hold hold (manuten(manutençção)ão)O tempo de setup, ts, é o intervalo de tempo que precede a transição ativa do clock durante o qual a entrada de controle deve ser mantida.

O tempo de hold, tH, é o intervalo de tempo que se segue após a transição ativa do clock durante o qual a entrada de controle deve ser mantida.

Dada essa dependência, dois parâmetros de temporização devem ser observados para o funcionamento adequado de um FF com clock.

Exemplos de FFs com

clock ??

Flip-flop S-R com clockKA figura abaixo mostra o símbolo lógico para um flip-flop S-R com clock que é disparado na borda positiva do clock. As entradas S e R controlam o estado do FF conforme a tabela-verdade abaixo (semelhante à do latch NOR).

A tabela-verdade do FF S-R com clock usa nomenclaturas novas: a seta para cima ( ( ↑↑ )) indica que uma borda de subida é necessária na entrada CLK; a denominação Q0 indica o nível na saída Q antes da borda de subida do clock.

14

Flip-flop S-R com clockK

Deve-se observar, a partir dessas formas de onda, que se a borda ativa do FF é na transição positiva, o FF não é afetado pelas transições negativas dos pulsos de clock.

As formas de onda abaixo, considerando que se obedeça aos tempos de setup e hold, ilustram a operação do FF S-R com clock disparado na borda positiva.

Flip-flop S-R com clockKA figura abaixo mostra o símbolo e a tabela-verdade para um flip-flop S-Rdisparado na transição negativa que ocorre na entrada CLK. O pequeno círculo e o pequeno triângulo na entrada CLK indicam que o FF é disparado apenas na transição de 1 para 0.

Tanto FFs disparados por borda positiva quanto os disparados por borda negativa são usados em sistemas digitais.

Como relacionar o Como relacionar o latch Slatch S--RR com o com o flipflip--flop Sflop S--R R comcom clockclock ??? ???

15

Flip-flop S-R com clockKCircuito interno de um flipCircuito interno de um flip--flop disparado por bordaflop disparado por borda

O circuito é formado por três seções: (i) latch NAND básico, (ii) circuito direcionador de pulsos e (iii) circuito detector de borda.

Como seria o circuito detector de borda ??? Como seria o circuito detector de borda ???

Flip-flop S-R com clockKCircuito interno de um flipCircuito interno de um flip--flop disparado por bordaflop disparado por borda

O circuito detector de borda pode ser implementado a partir dos circuitos abaixo: (a) borda positiva e (b) borda negativa.

HHáá outros FFs com outros FFs com clockclock, al, aléém do FF m do FF SS--RR ??? ???

16

Flip-flop J-K com clockKA figura abaixo mostra o símbolo lógico e a tabela-verdade para um FF J-Kcom clock que é disparado na borda positiva do clock. As entradas J e Kcontrolam o estado do FF da mesma forma que fazem as entradas S e R para um FF S-R com clock, exceto por uma importante diferença: a condição em que J = K = 1 não resulta em uma saída ambígua.

Para a condição J = K = 1, o FF sempre irá mudar para o estado lógico oposto no instante da transição positiva do sinal de clock. Esse modo édenominado modo de comutação.

EXEMPLO ??? EXEMPLO ???

Flip-flop J-K com clockKAs formas de onda abaixo, considerando que se obedeça aos tempos de setup e hold, ilustram a operação do flip-flop J-K com clock.

Como Como éé o circuito interno de um FF Jo circuito interno de um FF J--K ??? K ???

17

Flip-flop J-K com clockKCircuito interno de um flipCircuito interno de um flip--flop flop JJ--KK disparado por bordadisparado por borda

O circuito também é formado por três seções: (i) latch NAND básico, (ii) circuito direcionador de pulsos e (iii) circuito detector de borda.

O circuito direcionador recebe realimentaO circuito direcionador recebe realimentaçção das saão das saíídas ! das !

Flip-flop D com clockKA figura abaixo mostra o símbolo lógico e a tabela-verdade para um flip-flop Dcom clock que é disparado na borda positiva do clock. Ao contrário dos FFs S-R e J-K, o FF D tem apenas uma entrada de controle síncrona, entrada entrada DD, que representa a palavra data (dado).

A operação do flip-flop D é simples: a saída Q irá para o mesmo estado lógico da entrada presente na entrada D quando ocorrer uma transição positiva em CLK.

Em resumo: o nível lógico presente na entrada D será armazenado no flip-flop no instante em que ocorrer a borda de subida do clock.

18

Flip-flop D com clockKAs formas de onda abaixo, considerando que se obedeça aos tempos de setup e hold, ilustram a operação do flip-flop D com clock.

Flip-flop D com clockKImplementaImplementaçção de um flipão de um flip--flop Dflop D

Um FF D disparado por borda é facilmente implementado acrescentando um único INVERSOR a um FF J-K disparado por borda.

Qual seria uma aplicaQual seria uma aplicaçção para o FF D ??? ão para o FF D ???

19

Flip-flop D com clockKTransferência de dados em paralelo Transferência de dados em paralelo

Entradas AssíncronasPara os FFs com clock estudados até o momento, as entradas S, R, J, K e Dtêm sido denominadas entradas de controle. Essas entradas também podem ser ditas entradas síncronas, pois seus efeitos na saída do FF são sincronizados com a entrada CLK.

Entretanto, há também entradas assíncronas em FFs com clock que operam independentemente das entradas síncronas e do clock. Dizemos que essas entradas assíncronas são entradas de sobreposição.

EXEMPLOEXEMPLO

20

Símbolos IEEE/ANSIDa mesma forma que para as portas lógicas padrão, há uma simbologia IEEE/ANSI para os flip-flops.

FIGURA 5-31 Símbolos IEEE/ANSI para (a) um único flip-flop J-K disparado por borda e (b) um CI comercial (74LS112 que é um duplo flip-flop J-K disparado por borda negativa).

Símbolos IEEE/ANSI

FIGURA 5-32 Símbolos IEEE/ANSI para (a) um único flip-flop D disparado por borda e (b) um CI comercial (74HC175 que é um CI quádruplo de flip-flops com clock e clear comuns).

HHáá consideraconsideraçções sobre a temporizaões sobre a temporizaçção dos sinais usados nos FFs que devem ão dos sinais usados nos FFs que devem ser observadas para que estes dispositivos funcionem adequadamenser observadas para que estes dispositivos funcionem adequadamente.te.

21

Considerações sobre temporização em flip-flopsOs fabricantes de CIs de flip-flops especificam vários parâmetros de temporização importantes e características que têm que ser consideradas antes que um FF seja usado em algum circuito.

Tempos de setup e hold:Tempos de setup e hold: representam parâmetros que têm que ser considerados para o disparo confiável dos FFs. As folhas de dados fornecidas pelos fabricantes de CI sempre especificam os valores mínimos de

tS e tH.

Atrasos de propagaAtrasos de propagaçção:ão: representa um tempo de atraso a partir do instante em que o sinal é aplicado até o instante em que a saída comuta de estado. As folhas de dados fornecidas pelos fabricantes de CI sempre especificam os atrasos máximos tPLH e tPHL.

Considerações sobre temporização em flip-flopsFreqFreqüüência Mência Mááxima de Clock (xima de Clock (ffMAXMAX)):: maior freqüência que pode ser aplicada na entrada CLK de um FF mantendo ainda um disparo confiável – de fabricante para

fabricante pode haver diferenças.

Tempos mTempos míínimos de duranimos de duraçção do ão do pulso de clock nos npulso de clock nos nííveis ALTO veis ALTO [[tw(H)] e BAIXO [] e BAIXO [tw(L)]

Largura de pulsos assLargura de pulsos assííncronos ncronos ativos:ativos: tempo mínimo de duração que a entrada CLEAR ou PRESET tem de ser mantida em estado ativo.

Tempos de transiTempos de transiçção do clock:ão do clock: Para garantir um disparo confiável, os tempos de transição da forma de onda do clock (tempos de subida e descida) devem ser mantidos muito pequenos:para TTL, um tempo ≤ 50 ns; para CMOS um tempo ≤ 200 ns.

22

Considerações sobre temporização em flip-flops

Problemas potenciais de temporização em circuitos com FFsEm muitos circuitos digitais a saída de um FF é conectada diretamente, ou por meio de portas lógicas, à entrada de outro FF, e ambos são disparados pelo mesmo sinal de clock. Isto representa um problema potencial de temporização – uma situação típica é apresentada abaixo.

O potencialO potencial problema do circuito problema do circuito éé:: como Q1 muda de estado na borda de descida do pulso de clock, a entrada J2 de Q2 estará mudando de estado quando receber a mesma borda de descida do pulso de clock. Isso pode conduzir a uma resposta imprevisível de Q2.

Se: th ≈ tpropagação → Potencial Problema

23

Flip-Flops Mestre/EscravoAntes do desenvolvimento dos FFs disparados por borda que requerem um tempo de hold pequeno ou nulo, os problemas de temporização eram freqüentemente tratados usando uma classe de FFs denominada FFs mestre/escravo.

Um FF mestre/escravo é constituído de dois FFs. Na borda de subida do sinal de clock, os níveis presentes nas entradas de controle (J, K, D) são usados para determinar a saída do FF mestre. Quando o sinal CLK vai para o nível BAIXO, o estado do FF mestre é transferido para o FF escravo, cujas saídas são . Assim, as saídas mudam de estado após a borda de descida do clock.

QQ e QQ e

Flip-Flops Mestre/EscravoAntes do desenvolvimento dos FFs disparados por borda que requerem um tempo de hold pequeno ou nulo, os problemas de temporização eram freqüentemente tratados usando uma classe de FFs denominada FFs mestre/escravo.

Esses FFs mestre/escravo funcionam de maneira muito parecida com os FFs disparados por borda negativa, exceto por uma importante desvantagem: as entradas de controle têm de ser mantidas estáveis enquanto CLK for nível ALTO, ou uma operação imprevisível pode ocorrer.

Um FF mestre/escravo é constituído de dois FFs. Na borda de subida do sinal de clock, os níveis presentes nas entradas de controle (J, K, D) são usados para determinar a saída do FF mestre. Quando o sinal CLK vai para o nível BAIXO, o estado do FF mestre é transferido para o FF escravo, cujas saídas são . Assim, as saídas mudam de estado após a borda de descida do clock.

QQ e QQ e

24

Aplicações com Flip-FlopsFlip-flops disparados por borda (com clock) são dispositivos versáteis que podem ser usados em uma ampla variedade de aplicações, incluindo: contagem, armazenamento binário de dados, transferência de dados, e muito mais.

Quase todas essas aplicações usam FFs com clock, e muitas delas estão incluídas na categoria de circuitos seqüênciais.

Um circuito seqüêncial é aquele em que as saídas seguem uma seqüência predeterminada de estados, com um novo estado ocorrendo a cada pulso de clock.

EXEMPLOS de algumas aplicaEXEMPLOS de algumas aplicaçções bões báásicas de FFs com clock ??? sicas de FFs com clock ???

Sincronização de Flip-FlopsA maioria dos sistemas digitais opera de forma essencialmente síncrona e a maioria dos sinais muda de estado em sincronismo com as transições do clock. Em muitos casos, entretanto, haverá um sinal externo que não estarásincronizado com o clock; em outras palavras, ele será um sinal assíncrono. Esse sinal aleatório poderá produzir resultados imprevisíveis e indesejados.

ExemploExemplo

A figura abaixo mostra uma situação em que o sinal de entrada A é gerado a partir de uma chave, sem o efeito de trepidação, acionada por um operador.

O problema é que por ser assíncrona a entrada A, ela pode produzir pulsos parciais de clock na saída X.

Como evitar a ocorrência desses pulsos parciais de clock ??? Como evitar a ocorrência desses pulsos parciais de clock ???

25

Sincronização de Flip-FlopsSoluSoluçção:ão:

Ao se adicionar um flip-flop D ao circuito, podemos solucionar o problema de pulsos parciais na saída.

Detectando uma Seqüência de EntradaEm muitas situações, uma saída é ativada apenas quando as entradas são ativadas em uma determinada seqüência. Isso não pode ser realizado usando apenas lógica combinacional, sendo necessário o uso da característica de armazenamento dos FFs.

Por exemplo, uma porta AND pode ser usada para determinar quando duas entradas A e B estão ambas em nível ALTO, mas a sua saída responderá da mesma forma independente de qual entrada foi primeiro para o nível ALTO.Porém, suponha que desejamos gerar uma saída em nível ALTO apenas se a entrada A for para nível ALTO e, alguns instantes depois, a entrada B for para nível ALTO.

Como implementar esse sistema ??????????? Como implementar esse sistema ???????????

26

Detectando uma Seqüência de EntradaAs formas de onda abaixo mostram como o sistema baseado no flip-flop Dobedece ao comportamento desejado.

Para que esse circuito funcione adequadamente, a entrada Para que esse circuito funcione adequadamente, a entrada AA tem de estar tem de estar em nem níível ALTO antes da entrada vel ALTO antes da entrada BB por pelo menos um intervalo de tempo por pelo menos um intervalo de tempo igual ao tempo de setup requerido pelo FF.igual ao tempo de setup requerido pelo FF.

Armazenamento e Transferência de DadosO uso mais comum de flip-flops é no armazenamento de dados ou informações. Esses dados são geralmente armazenados em grupos de FFsgrupos de FFsdenominados registradoresregistradores.

A operação mais comum realizada sobre os dados armazenados em FFs ou registradores é a operação de transferência de dados. Essa operação éilustrada abaixo para os flip-flops S-R, J-K e D.

27

Armazenamento e Transferência de DadosAs operações de transferência exibidas são exemplos de transferência síncrona, visto que as entradas de controle síncronas e a entrada CLK foram usadas para realizar a transferência.

Entretanto, a operação de transferência também pode ser obtida usando entradas assíncronas de um FF (transferência assíncrona), conforme o circuito da figura abaixo.

Caso se precise transferir dados entre grupos de FFs (REGISTRADOCaso se precise transferir dados entre grupos de FFs (REGISTRADORES) ?RES) ?

Armazenamento e Transferência de DadosTransferência paralela de dadosTransferência paralela de dados

A Transferência Serial de dados tambA Transferência Serial de dados tambéém pode ser realizada com FFs ?m pode ser realizada com FFs ?

28

Transferência Serial de Dados:Registradores de DeslocamentoUm registrador de deslocamento é um grupo de FFs organizados de modo que os números binários armazenados nos FFs sejam deslocados de um FF para o seguinte a cada pulso de clock.

DATA IN x0x1x2x3

Consideração:

th < tpropagação

Como ocorreria a transferência serial entre REGISTRADORES ?Como ocorreria a transferência serial entre REGISTRADORES ?

Transferência Serial de Dados:Registradores de DeslocamentoTransferência serial entre registradoresTransferência serial entre registradores

29

Divisão de freqüência e contagem

observe !

Divisão de freqüência e contagemAlém de funcionar como um divisor de freqüência, o circuito apresentado também funciona como um contador binário. Isso pode ser demonstrado analisando-se a seqüência de estados dos FFs após a ocorrência de cada pulso de clock. A tabela de estados do circuito mostra esse comportamento.

30

Divisão de freqüência e contagemOutra forma de mostrar como os estados dos FFs mudam a cada pulso de clock aplicado é através do uso de um diagrama de transição de estados.

Estes diagramas de transição de estados são usados para auxiliar na descrição, análise e projeto de circuitos seqüênciais.

Aplicação em MicrocomputadorUm Registrador pode ser utilizado para armazenar informações vindas de um microprocessador (MPU).

31

Exemplo de Gerador de Clock

?

?

Comparador5V

0V

32

Comparador

0 V5 V

E o transistor ?

Um transístor bipolar (com polaridade NPN ou PNP) é constituído por duas junções PN (junção base-emissor e junção base-coletor) de material semicondutor (silício ou germânio) e por três terminais designados por Emissor (E), Base (B) e Coletor (C).

N – Material semicondutor com excesso de elétrons livres

P – Material semicondutor com excesso de lacunas

Altamente dopado

Menos dopado que o Emissor e mais dopado que a Base

Altamente dopado

Camada mais fina e menos dopada

Menos dopado que o Emissor e mais dopado que a Base

Camada mais fina e menos dopada

Transistor Bipolar

33

Junção PN base - emissor

Junção PN base - emissor

Junção PN base - colector

Junção PN base - colector

Transistor Bipolar

Para que o transístor bipolar conduza é necessário que VBE ≥ 0,7 V, caso contrário não haverá passagem de corrente entre o Emissor e o Colector.

IB = 0O transístor não conduz (está em corte)

Se aplicarmos uma pequena corrente na base o transístor conduz e pode amplificar a corrente que passa do emissor para o colector.

Uma pequena corrente entre a base e o emissor…

…origina uma grande corrente entre o emissor e o colector

Transistor Bipolar

34

Para o transístor bipolar poder ser utilizado com interruptor, como amplificador ou como oscilador tem que estar devidamente polarizado através de uma fonte DC.

Para o transístor estar corretamente polarizado, a junção PN base – emissor deve ser polarizada diretamente e a junção base – colector deve ser polarizada inversamente.

Regra prática:

O Emissor é polarizado com a mesma polaridade que o semicondutor que o constitui.A Base é polarizada com a mesma polaridade que o semicondutor que a constitui.O Coletor é polarizado com polaridade contrária à do semicondutor que o constitui.

Emissor Base Colector Emissor Base Colector

P N P N P N+ - - - + +

Transistor Bipolar

VCE – Tensão coletor - emissor

VBE – Tensão base – emissor

VCB – Tensão coletor - base

IC – Corrente de coletor

IB – Corrente de base

IE – Corrente de emissor

VRE – Tensão na resistência de emissor

VRC – Tensão na resistência de coletor

Transistor Bipolar

35

Rc

Rb

+

IC

IE

IB

Considerando o sentido convencional da corrente e aplicando a lei dos nós, obtemos a seguinte relação das correntes num transístor bipolar

IE = IC + IB

Transistor Bipolar

corte saturaçãoVBE reversa diretaVCE 3.5V 0.3VIB 10 uA 1 mANível lógico 1 0Estado OFF ON

Transistor Bipolar

36


Há uma mudança que permite ciclo de trabalho < 50%


37

Bibliografia BásicaTocci, R. j., Widmer, N. S., Moss, G. L.; Sistemas Digitais - Princípios e Aplicações -10ª Ed, Editora Pearson, 2007. Milos Ercegovac; Tomas Lang; Jaime H. Moreno; Introdução aos Sistemas Digitais, Editora Bookman, 2000.

Material da Disciplinahttp://www.dee.ufc.br/~arthurp

flip-flop

Documents