Faculdade de Engenharia Elétrica e de Computação – FEEC

Universidade Estadual de Campinas – Unicamp

EE531 – LABORATÓRIO DE ELETRÔNICA BÁSICA I

EXPERIÊNCIA 4

TRANSISTOR MOS E ESTRUTURA CMOS

Profs. Lee Luan Ling

1º SEMESTRE DE 2010

2

EXP.4 - TRANSISTOR MOS E ESTRUTURA CMOS

Parte Teórica

1. Tema

Transistores de efeito de campo MOS

Estrutura MOS Complementar (CMOS)

Medida de parâmetros CC e CA

2. Objetivos

Estudo do comportamento dos transistores de efeito de campo MOS

Estudo dos modelos para os transistores de efeito de campo MOS

Extração dos principais parâmetros dos modelos usados no simulador SPICE

3. INTRODUÇÃO

Os transistores de efeito de campo com estrutura MOS são largamente empregados em circuitos integrados digitais de alta complexidade e cada vez mais intensamente em circuitos analógicos e analógico-digitais. As principais características desses transistores que contribuíram para isso foram:

possibilidade de fabricação de transistores com dimensões muito reduzidas e, portanto, com muita eficiência de ocupação de área de silício em circuitos complexos

altíssima impedância de entrada

baixo consumo de corrente (estrutura CMOS).

Em razão da disseminação do uso dos transistores com estrutura MOS, a tecnologia para a sua fabricação tem-se desenvolvido de forma acelerada nos últimos anos, particularmente buscando a diminuição das dimensões dos transistores com vistas a:

realização de circuitos cada vez mais complexos em uma única pastilha de silício

aumento da velocidade de operação para diminuir tempos de processamento e operar em freqüências cada vez mais altas

diminuir o consumo de potência para permitir aplicações em sistemas portáteis

diminuir a tensão de alimentação para uso em sistemas portáteis com um mínimo de baterias.

As estruturas MOS (Metal-Óxido-Semicondutor) foram concebidas na década de 30 por Lillienfeld, que as patenteou, mas não foram fabricadas em escala senão nos anos

3

60, quando a tecnologia de fabricação de circuitos integrados de silício já tinha se desenvolvido industrialmente. Entretanto, apesar das vantagens inerentes à tecnologia MOS já serem bastante conhecidas, seu uso começou a se generalizar somente na década de 70. A principal dificuldade encontrada pela indústria foi a de conseguir a repetibilidade das características dos transistores e, após a fabricação, sua estabilidade. Por outro lado, com a demanda de circuitos cada vez mais complexos e com a diminuição continuada da dimensão dos dispositivos, foi necessário desenvolver modelos para simulação que acompanhassem a evolução das estruturas MOS.

Foi feito um grande esforço de desenvolvimento para resolver esses problemas. O da instabilidade da tensão VTO foi resolvido através da melhor compreensão do movimento de cargas no óxido, causadas principalmente pela presença de íons de sódio. O controle das propriedades elétricas foi conseguido através do melhor controle das condições de fabricação, particularmente através do uso de implantação de íons na dopagem do silício, das várias técnicas de crescimento e ataque químico do óxido, da escolha de materiais adequados para a realização dos eletrodos de porta e da fotogravação de alta resolução.

Quanto aos modelos matemáticos que descrevem os dispositivos MOS, com a diminuição das dimensões dos transistores, vários efeitos que não ocorriam ou não eram importantes nos dispositivos maiores tiveram de ser levados em conta, de modo que há várias versões de modelos que devem ser usados dependendo da aplicação a que se destinam. Em conseqüência do desenvolvimento do programa SPICE, para o que contribuiu o investimento realizado por várias empresas em sua otimização e, principalmente na busca de modelos cada vez mais precisos, os modelos aplicados nesse programa são, hoje, os que apresentam maior importância.

A descrição desses modelos em detalhe foge ao escopo deste texto e poderá ser encontrada nas referências e leituras recomendadas. Faremos uma breve descrição dos modelos usados no SPICE e nos limitaremos à medição dos parâmetros de transistores MOS fabricados para a série 4000, que utilizam porta de alumínio e têm dimensões mínimas da ordem de 5 micrômetros.

4

4. Modelagem do transistor MOS

Um transistor MOS-canal N pode ser visto na Fig.4.4.1.abaixo.

D

N+

L

Canal N P (substrato)

N+

S

G Camada de óxido SiO2

Fig.4.4.1 – Transistor MOS Canal N.

A estrutura pode ser visualizada simplificadamente como um capacitor, cujo dielétrico é o óxido de silício com espessura tox .

Uma tensão positiva na porta (gate) em relação ao terminal fonte (source) pode atrair elétrons criando um canal tipo N abaixo da camada do óxido. Desta forma há condução de corrente entre o dreno e a fonte.

Seja VTH a tensão “necessária” para criar um canal “significativo”. Para VDS pequeno (VDS<<VGS –VTH) define-se um tempo de trânsito:

DSV

L

E

L

vel

L

2

(4.a)

onde:

L = comprimento de canal [m],

E = campo elétrico [V/m],

= mobilidade (de elétrons) do canal, sendo dada por:

campo

vel [m2/V.s] (4.b)

A quantidade de carga no canal é dada pela equação do capacitor, ou seja:

THGS

ox

THGSG VVt

WLVVCQ

(4.c)

5

onde:

= permissividade do óxido [F/m].

W = largura do canal [m] (p/ dentro da página na Fig.4.4.1).

tox = espessura da camada de óxido [m].

A corrente que flui no canal é então dada por:

trânsitodetempo

trânsitoemcargaDSI (4.d)

ou seja:

DSTHGS

ox

DS VVVL

W

tI

(4.e)

Na relação (4.e) supõe-se que VDS << VGS –VTH , e que o potencial do substrato e da fonte são iguais.

Para esta análise simplificada pode-se tirar algumas conclusões. Considere o circuito abaixo

VGS>VTH

Q2

VDS

Q1

IDS

Fig. 4.4.2 – Interação entre 2 Transistores MOS.

A aplicação da tensão VGS>VTH provoca a condução do transistor Q1 , que modifica a carga capacitiva apresentada por Q2 .

Supondo que Q1 e Q2 são iguais temos um circuito RC típico, onde:

THGSGTHGS

ox

DS

DS

VVC

L

VVW

tL

I

VR

2

(4.f)

6

THGS

GVV

LtempodecteCR

2

(4.g)

Uma conclusão importante que pode-se tirar quanto ao funcionamento da tecnologia MOS é que a freqüência de operação é inversa com o quadrado da dimensão mínima (L) do processo.

Exemplo: Qual é o processo mais rápido?

Processo 1 L1 = 5 m

Processo 2 L2 = 2 m

25,6~4

25

2

52

2

2

2

2

1 L

L

Assim sendo, o processo de 2 m permite operação a uma freqüência 6,25 vezes maior

que o de 5 m.

Estudos mais detalhados mostram que o canal tem uma forma triangular quando se aplica uma tensão VDS = VGS –VTH

, como mostrado na fig.4.4.3, devido ao aparecimento de um campo elétrico transversal.

VGS-VTH-VDS = 0 VGS-VTH

L

Fig.4.4.3 – Limiar da saturação da corrente

A partir deste ponto, nesta análise simples, a corrente IDS satura, ou seja:

2

2THGS

ox

DS VVL

W

tI

(4.h)

para THGSDS VVV .

7

O programa SPICE utiliza três níveis de crescente complexidade para a modelagem dos transistores MOSFET, de modo a permitir melhor precisão de cálculo e maior eficiência de processamento em termos de tempo de CPU. O modelo de nível 1 é o mais simples e não considera os efeitos das dimensões dos transistores sobre suas propriedades. O modelo de nível 2 é o mais complexo e demanda mais tempo de simulação. O modelo de nível 3, denominado empírico permite a introdução de efeitos de dimensões e de modulação da mobilidade com melhor eficiência computacional.

4.1. Modelo nível 1 (modelo utilizado nesta experiência)

O modelo de nível 1 foi proposto por Schichman e Hodges e permite o cálculo da corrente de dreno como uma função das tensões VGS e VDS levando em conta a formação do canal em virtude do capacitor MOS formado pela porta e substrato e a presença das

junções fonte-substrato e dreno-substrato. O modelo supõe que a mobilidade dos portadores no canal é constante.

Nesta experiência utilizaremos o modelo denominado quadrático do transistor MOS de efeito de campo, que é representado pelas seguintes equações:

para: VGS - VTH < 0

0DI (corte) (Eq.4.1)

para: 0 < VGS - VTH < VDS

DSTHGSef

PD VVV

L

WKI 1

2

2 (saturação - amplif. normal) (Eq.4.2)

onde (lambda) representa a modulação da condução do canal ( = 1/VA), semelhante ao efeito Early nos bipolares.

para: 0 < VDS < VGS - VTH

DSDSDSTHGSef

PD VVVVVL

WKI 12/ (linear - resist.controlada) (Eq.4.3)

onde KP é o parâmetro de transcondutância do canal. A tensão de limiar é dada por

PBSPTOTH VVV 22 (Eq.4.4)

8

onde VTO é o VTH para VBS = 0, e 2P 0,6 [V]. O parâmetro GAMA () é o chamado

parâmetro de efeito de corpo, dependente do processo (valor típico 0,5 [V1/2] ).

i

AP

n

N

q

KTln (Eq.4.5)

jlef XLL 2 (Eq.4.6)

onde Xjl é a difusão lateral da região de dreno.

ox

oxox

tCKP

(Eq.4.7)

ox

As

C

qN

2

(Eq.4.8)

onde é o parâmetro de efeito de corpo, como já frisado.

Este será o modelo cujos parâmetros principais mediremos neste experimento. As capacitâncias principais associadas ao transistor são as de porta/substrato, porta/dreno e porta/fonte.

4.2. Modelo nível 2

As equações para o modelo foram estabelecidas por Meyer, modificando as relações de ID e VTH já observadas anteriormente. Assim, este nível leva em conta parâmetros do tipo de porta (TPG, no SPICE), variação de condutividade do canal (UCRIT, UTRA, UEXP, no SPICE). Neste modelo, a densidade de carga de estado superficial (NSS, no SPICE) é também considerada uma vez que tal parâmetro afeta a tensão de limiar VTH.

4.2.1. Condução na condição de inversão fraca

Para tensões VGS abaixo de VTH, a corrente não se anula, e é necessário introduzir correções no valor da corrente de dreno para levar em conta este comportamento.

9

4.2.2. Efeitos da variação do comprimento e da largura do canal

Com a diminuição das dimensões dos transistores, o comprimento do canal passa a ser dependente de vários parâmetros da estrutura do transistor, sendo necessário introduzir correções para levar em conta sua influência.

Na região de saturação, o comprimento do canal pode ser determinado a partir do modelo físico, exprimindo a variação de ID em função de VDS.

Outra importante influência das dimensões do transistor se dá sobre a tensão de limiar quando o comprimento do canal se aproxima das dimensões da espessura da camada de depleção. Quando o comprimento do canal é grande, ela é desprezível. A influência se dá de duas formas: a carga fixa QB é reduzida pelas camadas de depleção de fonte e dreno e o potencial de superfície é reduzido devido a VDS. Esses efeitos são introduzidos através da correção do parâmetro GAMMA.

O efeito da largura do canal sobre a tensão VTH se dá em virtude da distribuição não uniforme da carga fixa nas bordas do canal e é levado em conta no modelo através do parâmetro DELTA, determinado empiricamente através do ajuste de curvas.

4.2.3. Efeitos devidos à limitação da velocidade dos portadores

O cálculo da corrente de dreno se baseia, no modelo nível 2, na suposição de que a carga no canal seja zero junto ao dreno, o que não pode ocorrer em virtude das cargas que mantém a corrente de dreno. Nessa região o campo pode ser alto o suficiente para levar os portadores a se deslocar no seu limite de velocidade de deslocamento dentro da rede cristalina. O parâmetro VMAX é especificado no modelo de nível 2 e introduz essa influência.

4.3. Modelo nível 3

Este modelo, proposto por Dang, foi desenvolvido especialmente para simular transistores de canal curto com comprimentos até 2 micrômetros.

As equações do modelo de nível 3 são derivadas das de nível 2 através da expansão da corrente ID na região linear em série de Taylor, resultando em expressões mais simples.

Na representação da influência das dimensões sobre a mobilidade e a tensão de limiar são utilizadas expressões empíricas, para o que foram definidos parâmetros específicos.

A dependência da mobilidade é expressa pela equação

THGSs

VV

1

(Eq.4.9)

10

4.4. Resumo dos parâmetros dos modelos usados pelo SPICE

Nos parágrafos anteriores foram apresentados de forma sumária os três modelos utilizados no programa SPICE para os transistores MOSFETs. Recomenda-se a leitura das referências listadas para o estudo completo desses modelos.

A tabela 4.1 contém a listagem dos principais parâmetros utilizados nos modelos para o transistor MOS utilizados no programa SPICE. Essa tabela é baseada na referência (2), sendo importante que, no uso dos modelos, seja consultado o manual da particular versão do programa SPICE para verificar qual o conjunto de parâmetros suportado pelo modelo nessa versão.

5. A estrutura CMOS

Figura 4.1 - Estrutura CMOS simplificada.

A figura 4.1 mostra uma estrutura CMOS em corte. Os transistores de canal P são construídos sobre o substrato N, enquanto que os transistores canal N são construídos em uma ilha P, que os isola do substrato, criada por implantação iônica. Em volta dos transistores (não se mostra na figura), é feita a difusão de anéis de material muito dopado para evitar que as fitas de metal de interconexão, ao serem polarizadas, invertam a superfície do silício, colocando transistores separados em curto.

11

TABELA 4.1: Parâmetros principais do MOS.

12

A fim de evitar que a acumulação de cargas eletrostáticas nas portas dos transistores ligados aos pinos externos do circuito integrado levem à ruptura da camada de óxido de porta, destruindo o transistor, são colocados diodos de proteção entre o terminal de porta e substrato. Esses diodos não somente diminuem a impedância de porta devido à sua corrente de saturação, como aumentam a capacitância de porta. Os transistores internos aos circuitos integrados MOS não precisam desses diodos.

No caso do CI 4007, todos os transistores estão ligados a terminais externos, sendo todos, portanto, protegidos. Deve-se tomar cuidado durante o manuseio e uso dos circuitos integrados com tecnologia MOS, pois as descargas eletrostáticas devidas às cargas acumuladas no corpo podem destruir os dispositivos. Além disso, no caso do 4007, correntes diretas produzidas nos circuitos acima de cerca de 10 mA podem destruir os diodos.

6. Experimento de extração dos parâmetros para o modelo nível 1

Neste experimento, será realizada a medida dos parâmetros principais de transistores de uma estrutura CMOS da série de circuitos digitais denominada 4000. Como temos acesso somente a algumas informações sobre a tecnologia de fabricação desses componentes e como essa tecnologia varia de fabricante para fabricante e, como para essa série os efeitos de canal curto não são importantes, esse conjunto será limitado aos que permitam a comparação com o modelo de nível 1.

Utilizaremos o circuito integrado 4007, cujo esquema elétrico está representado na figura 6.2. Ele contém seis transistores, sendo três canal N e três canal P. Eles estão conectados de modo a formar três pares complementares cada qual com as portas conectadas em comum, o que limita a precisão com que será possível obter alguns parâmetros, como as capacitâncias, por exemplo. As portas estão protegidas contra descargas eletrostáticas por meio de diodos conectados reversamente da porta ao substrato e da porta à ilha de isolação. Esses doidos são muito pequenos e contribuem pouco para a capacitância de porta. Entretanto, introduzem correntes de fuga que limitam a impedância porta-fonte.

Figura 6.2 - Esquema de ligações dos pinos do 4007.

13

Serão determinados os parâmetros seguintes, para o transistor de Canal N ligado aos terminais 3, 4, 5 e 7:

VTO, KP.(W/L) e GAMMA.

Os parâmetros:

TOX, NSUB, LD, UO, PB, CJ, MJ, CJSW, MJSW, FC, CGBO, CGDO, CGSO, RD, RS, RSH, dependem de informações sobre o processo e sobre as dimensões dos dispositivos.

A determinação destes parâmetros será feita considerando o modelo do transistor de efeito de campo de nível 1, que é representado pelas equações 4.1 a 4.3.

Monte os circuitos em um bastidor de soquetes ou placa impressa para poder modificá-los rapidamente.

Em todas as montagens dos circuitos correspondentes a estas medidas, garanta que os pinos 7 e 14 do CI estejam conectados à tensão de alimentação com a polaridade correta. Será necessário tomar em alguns casos Vdd como referência de terra e, em outros, VSS.

6.1. Regiões de operação do transistor de efeito de campo

Utilizando a montagem da figura 6.3 meça as curvas ID VGS para o transistor de canal N para cada uma das seguintes tensões VDS (por que?):

a) VDS = 0,5 V

b) VDS = 5 V

VDD

12V

3

4

5

7

14

Figura 6.3 - Circuito para traçado das curvas DSDGSD VIeVI

Comente as diferenças observadas, traçando as duas curvas ID VGS em um

único gráfico. Trace as curvas ID VDS para VGS constante ( p/ 3 valores de VGS ).

14

6.2. Extração dos parâmetros KP e VTH

A relação W/L é um dado não disponível. Portanto, determinaremos o valor do produto BETA = KP(W/L).

Utilizando o circuito da figura 6.3, determine as curvas ID VGS e ID1/2

VGS, a partir das quais poderá determinar o valor de BETA e VTH, para cada uma das condições de VDS. Quais as diferenças observadas?

O circuito da figura 6.4 ( não precisa ser feito ) pode ser empregado para medir

as curvas ID VDS e ID VGS nas mesmas condições acima para o transistor de canal P, extraindo das mesmas os valores de BETA e VTH

Figura 6.4 - Circuito para medida das curvas ID VDS e ID VGS para o transistor de canal P.

Comente os resultados obtidos à luz das equações do modelo.

Trace as curvas (ID)1/2 VGS bem como ID VDS (família).

Determine os valores de KP .(W/L) e VTO, a partir dos pontos obtidos.

6.3 - Determinação de GAMMA

A determinação do parâmetro GAMMA é feita por meio do valor de VTH para duas tensões de polarização de substrato em relação à fonte do transistor MOS, usando o circuito da figura 6.5. Faça a medida apenas para o transistor de canal N. Use uma bateria de 1,5 V para VBS.

Diodo de Proteção interno (10 mA máx)

2

1

14

7

3

Diodo de Proteção interno (10 mA máx)

A

15

7 - Inversor CMOS

a) Monte o circuito da figura 6.6 Nesse circuito, o par CMOS está montado como inversor. Aplique com muito cuidado uma tensão senoidal de 100 Hz e 6 volts de pico e off-set adequado à entrada, de modo que os diodos de proteção fiquem sempre polarizados reversamente. Meça no osciloscópio as tensões de entrada e saída. Para isto conecte a entrada de tensão Ve (pino 10) ao canal X do osciloscópio e a saída de tensão Vd

(pino 12) ao canal Y. Registre a curva Vd Ve e interprete-a.

b) Registre agora a curva Id Ve, colocando Y em Id (pino 9). Interprete, e compare com o caso anterior.

c) Veja agora, no tempo, as ondas Ve(t) (canal 1) e Vd(t) (canal 2), com baixa amplitude de entrada. Ajuste com cuidado o off-set do gerador, para obter Gv máximo. O que está ocorrendo?

d) Há ganho de corrente? Estime, se possível.

e) Aplique à entrada do inversor uma onda quadrada de cerca de 6 volts de amplitude, para dar excursão máxima na saída. Meça o tempo de transição à saída, comparando-o com o da entrada. Comente o que está ocorrendo. (Obs: off-set em 6 V).

f) Veja o que está ocorrendo com a corrente ID. Comente.

Figura 6.5 - Circuito para medida de GAMMA

5 3

7

4

A

2

14

1

16

Figura 6.6 - Circuito para traçar as curvas de transferência Vd Ve e Id Ve

8 – Analise o funcionamento dos seguintes circuitos:

8.a) Dê a tabela verdade e analise o circuito lógico abaixo. Qual é a utilidade de HAB numa situação em que a saída B conecta num barramento comum (ou partilhado)?

VSS

Inversor

CMOS

HAB

(Entrada)

N1

N2

B

(Saída)

A

(Entrada)

VDD

P2

P1

Figura 6.7

(100 Hz 6 Vpico )

17

8.b) Analise e defina o funcionamento desta porta lógica.

VSS

P1 P2

VDD

Q

N1

N2

A

B

Figura 6.8

8.c) Dê a tabela verdade e comente sobre o funcionamento da porta lógica abaixo. Ligue os substratos nos pontos adequados (VSS = Terra ou VDD)

B

?

?

?

Q

(Saída)

N1 N2

A

P1

VDD

P2

?

Figura 6.9

18

8.d) Um aluno criativo ligou dois transistores como mostrado abaixo, e logo reconheceu que tinha feito uma chave de transmissão analógica com controle digital. Analise e comente o funcionamento do circuito.

P

N

Inversor

CMOS

B

CTRL

A

Figura 6.10

9 - Referências e leituras recomendadas

1. GROVE, A.S. Physics and Technology of Semiconductor Devices. Wiley, N.York, 1977.

2. ANTOGNETTI, P. & MASSOBRIO, G. Semiconductor Device Modeling with SPICE. McGraw-Hill, 1988.

3. ANDERSON, R.L. Física de Dispositivos. Coleção EBAI, Editorial Kapelusz, Buenos Aires, 1987.

4. MAMMANA, C.I.Z. & MAMMANA, A.P. Introdução ao Projeto de Circuitos Integrados. Coleção EBAI, Editorial Kapelusz, 1987.

5. PIERRET, R.F. Modular Series on Solid State Devices: Field Effect Devices. Addison-Wesley, 1983.

6. HUNTER, BILL. CMOS Databook. TAB Books, No. 984, 1978.

19

7. BOGART, T.F., Trad. Romeu Abdo e Antônio Pertence Jr. Dispositivos e Circuitos Eletrônicos, Makron Books, vol. 1, 2001.

==== x =====