ampliﬁcadores de instrumentação integrados de baixo consumo … · 2019-10-06 · viana, nayana...

UNIVERSIDADE DO RIO GRANDE DO NORTEFEDERAL

UNIVERSIDADE FEDERAL DO RIO GRANDE DO NORTE

CENTRO DE TECNOLOGIA

PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA E

DE COMPUTAÇÃO

Amplificadores de instrumentação integradosde baixo consumo e baixo ruído para aplicações

portáteis voltadas ao tratamento de biosinais

Nayana Letícia de Morais Viana

Orientador: Prof. Dr. Diomadson Rodrigues Belfort

Dissertação de Mestrado apresentada aoPrograma de Pós-Graduação em EngenhariaElétrica e de Computação da UFRN (área deconcentração: Automação e Sistemas) comoparte dos requisitos para obtenção do títulode Mestre em Ciências.

Número de ordem PPgEEC: M553Natal, RN, 29 de Julho de 2019

Viana, Nayana Letícia de Morais. Amplificadores de instrumentação integrados de baixo consumoe baixo ruído para aplicações portáteis voltadas ao tratamentode biosinais / Nayana Letícia de Morais Viana. - 2019. 91f.: il.

Dissertação (Mestrado)-Universidade Federal do Rio Grande doNorte, Centro de Tecnologia, Programa de Pós-Graduação emEngenharia Elétrica e de Computação, Natal, 2019. Orientador: Dr. Diomadson Rodrigues Belfort.

1. Amplificador de Instrumentação - Dissertação. 2.Amplificador Operacional de Transcondutância - Dissertação. 3.Circuitos Integrados - Dissertação. 4. Biopotenciais -Dissertação. 5. Pseudo-resistores - Dissertação. I. Belfort,Diomadson Rodrigues. II. Título.

RN/UF/BCZM CDU 621.3

Universidade Federal do Rio Grande do Norte - UFRNSistema de Bibliotecas - SISBI

Catalogação de Publicação na Fonte. UFRN - Biblioteca Central Zila Mamede

Elaborado por Raimundo Muniz de Oliveira - CRB-15/429

Aos meus pais, Genilda e Alcivan, emeus irmãos, Natália e Acací por

estarem ao meu lado durante arealização deste trabalho.

Agradecimentos

À Deus por ser tão grandioso e bondoso comigo, por me guiar nessa caminhada.

À minha família por todo o apoio durante esta jornada, e, pela compreensão em minhasfaltas e falhas durante esses anos.

Ao meu orientador, professor Diomadson, sou grata pela orientação.

Aos professores Sebastian Yuri, Brito e Wallace pela ajuda ao longo da minha caminhadano Mestrado e pela revisão durante o processo de implementação desse projeto.

Aos colegas Taunaí, Luã, Samuel, Marcella, Jurgen, Mychael, Luiz e demais amigos queconheci mais ao longo da caminhada do Mestrado e que direta ou indiretamente foramparte integrante para eu chegar até aqui.

Aos demais colegas de pós-graduação e amigos de graduação, pelas críticas e sugestões.

Aos meus amigos, por todo apoio.

À CAPES, pelo apoio financeiro.

Resumo

Este trabalho apresenta algumas propostas de amplificadores de instrumentação debaixo consumo e baixo ruído, voltados para o condicionamento de biopotenciais, utili-zando a tecnologia CMOS 0,5 µm. Inicialmente é apresentado um referencial teóricoacerca do tratamento de biopotenciais voltados a aplicações vestíveis e/ou portáteis. Emseguida, é feita uma revisão do estado da arte para as arquiteturas de amplificadores de ins-trumentação voltados para baixo consumo e baixo ruído, bem como, realizado um estudoacerca dos tipos de pseudo-resistores presentes na literatura. Feito isso, é apresentada ametodologia empregada para a realização desse trabalho. Foram selecionadas duas arqui-teturas de OTA (Amplificador Operacional de Transcondutância) para se realizar um com-parativo em relação ao ruído e ao consumo, são elas: Folded-Cascode e Current-Mirror.A arquitetura Current-Mirror mostrou um melhor comportamento em relação ao con-sumo e ganho, enquanto que a Folded-Cascode se comportou melhor em relação ao ruído.É também proposta uma metodologia para análise comparativa de pseudo-resistores, demodo a se escolher um que atenda de forma ótima os requisitos de alta resistência e baixavariabilidade com a tensão. Foram implementados três amplificadores de instrumentação:dois amplificadores com um estágio (single-ended e fully-differential), e um com dois es-tágios, de modo a atender requisitos de ganho e frequência para toda a faixa de tratamentode biopotencias. Os resultados obtidos mostram que as três configurações atendem as es-pecificações para utilização em sistemas de aquisição de baixo consumo e baixo ruídopara aplicações portáteis voltadas ao tratamento de biosinais.

Palavras-chave: Amplificador de Instrumentação, Amplificador Operacional de Trans-condutância, Circuitos Integrados, Biopotenciais, Pseudo-resistores.

Abstract

This work presents some proposals for low-power and low-noise instrumentation am-plifiers aimed at biopotential conditioning, using 0.5 µm CMOS technology. Firstly atheoretical framework about the treatment of biopotentials for wearable and/or portableapplications is presented. Following is done a state of the art review for low power andlow noise instrumentation amplifier architectures. A study about the types of pseudore-sistors presented in the literature is also performed. Once this is done, the methodologyused to perform this work is presented. Two OTA (Transconductance Operational Am-plifier) architectures were selected to compare noise and consumption, namely: Folded-Cascode and Current-Mirror. Current-Mirror topology showed better behavior relatedto consumption and gain, while Folded-Cascode behaved better related to the noise. Itis also proposed a methodology for comparative analysis of pseudo resistors, in orderto choose one that optimally meets the requirements of high resistance and low variabi-lity. Three instrumentation amplifiers have been implemented: two one-stage amplifiers(single-ended and fully-differential), and one with two-stages, in order to meet gain andfrequency requirements for the entire range of the biopotentials. The results shown thatthe three configurations meet the specifications for use in low power and low noise acqui-sition systems for portable biosignal applications.

Keywords: Instrumentation Amplifier, Operational Transconductance Amplifier, In-tegrated Circuits, Biopotentials, Pseudo-resistors.

Sumário

Sumário i

Lista de Figuras iii

Lista de Tabelas vii

Lista de Símbolos e Abreviaturas ix

1 Introdução 11.1 Objetivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

1.1.1 Objetivo Geral . . . . . . . . . . . . . . . . . . . . . . . . . . . 21.1.2 Objetivos Específicos . . . . . . . . . . . . . . . . . . . . . . . . 2

1.2 Organização do trabalho . . . . . . . . . . . . . . . . . . . . . . . . . . 3

2 Referencial Teórico 52.1 Origem dos Biopotenciais . . . . . . . . . . . . . . . . . . . . . . . . . . 5

2.1.1 Biopotenciais . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62.2 Principais Biopotenciais e suas características . . . . . . . . . . . . . . . 7

2.2.1 Eletroencefalograma — EEG . . . . . . . . . . . . . . . . . . . 82.2.2 Eletrocardiograma — ECG . . . . . . . . . . . . . . . . . . . . . 92.2.3 Eletromiograma — EMG . . . . . . . . . . . . . . . . . . . . . . 102.2.4 Eletrooculograma — EOG . . . . . . . . . . . . . . . . . . . . . 10

2.3 Sistema básico de Aquisição de um Biopotencial . . . . . . . . . . . . . 102.3.1 Eletrodos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122.3.2 Condicionamento do sinal . . . . . . . . . . . . . . . . . . . . . 13

2.4 Resumo dos biopotenciais . . . . . . . . . . . . . . . . . . . . . . . . . 152.5 Arquiteturas de Amplificadores de Instrumentação . . . . . . . . . . . . 162.6 Arquiteturas de Pseudo-resistores . . . . . . . . . . . . . . . . . . . . . . 23

3 Sistema proposto e Metodologia 293.1 Circuito do Amplificador de instrumentação . . . . . . . . . . . . . . . . 29

3.1.1 Amplificador Operacional de Transcondutância — OTA . . . . . 313.2 Projeto Teórico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333.3 Arquitetura Proposta . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

i

4 OTA para aplicações portáteis 374.1 Dimensionamento do circuito por simulação . . . . . . . . . . . . . . . . 374.2 OTA Current-Mirror . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414.3 OTA Folded-Cascode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424.4 Comparativo entre arquiteturas de OTA e o estado da arte . . . . . . . . . 43

5 Análise de Pseudo-resistores 475.1 Circuito do Pseudo-resistor . . . . . . . . . . . . . . . . . . . . . . . . . 475.2 Circuito de caracterização de Pseudo-resistor . . . . . . . . . . . . . . . 53

6 Amplificador de Instrumentação 556.1 Amplificador de Instrumentação de um estágio . . . . . . . . . . . . . . 55

6.1.1 Terminação Simples ou single-ended . . . . . . . . . . . . . . . 556.1.2 Terminação diferencial ou fully-differential . . . . . . . . . . . . 60

6.2 Amplificador de instrumentação de dois estágios . . . . . . . . . . . . . 626.3 Leiautes e resultados comparativos . . . . . . . . . . . . . . . . . . . . . 69

7 Conclusões e Perspectivas 757.1 Trabalhos Futuros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Referências bibliográficas 77

A Informações adicionais 85A.1 Método do gm/ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85A.2 Tipos de Simulações . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Lista de Figuras

2.1 Membrana Celular (imagem adaptada). . . . . . . . . . . . . . . . . . . 72.2 Potenciais de Repouso e Ação da Membrana (imagem adaptada). . . . . . 82.3 Tipos de biopotenciais (imagem adaptada). . . . . . . . . . . . . . . . . 92.4 Diagrama de blocos de um sistema básico de aquisição analógica com

transmissão sem fio. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112.5 Blocos utilizados para aquisição e tratamento de biopotencial. . . . . . . 112.6 Tipos de eletrodos (imagem adaptada). . . . . . . . . . . . . . . . . . . . 132.7 Os principais biopotenciais (Eletrocardiograma - ECG; Eletromiograma

interno/externo - EMGI/E ; Eletroencefalograma - EEG; Eletrooculograma- EOG) e ruídos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

2.8 INA formado por três amplificadores (imagem adaptada). . . . . . . . . . 172.9 (a) SCIA e (b) INA baseado em capacitores (imagem adaptada). . . . . . 182.10 Amplificador de Instrumentação CBIA. . . . . . . . . . . . . . . . . . . 192.11 INA com acoplamento AC (imagem adaptada). . . . . . . . . . . . . . . 192.12 Comparativo entre amplificadores de instrumentação. . . . . . . . . . . . 212.13 Pseudo-resistor simples MOS-bipolar (imagem adaptada). . . . . . . . . 232.14 Medição de resitência para Pseudo-resistor simples MOS-bipolar (ima-

gem adaptada). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242.15 (a) FGPR, (b) Transistor PMOS simples com gate balanceado e (c) GBPR

(imagem adaptada). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252.16 (a) MBPR e em (b) BTPR (imagem adaptada). . . . . . . . . . . . . . . . 252.17 (a), (b) e (c) são pseudo-resistores com VGS variável (imagem adaptada). . 252.18 (a), (b) e (c) são pseudo-resistores com VGS fixo (imagem adaptada). . . . 262.19 Pseudo-resistor pelo Ma et al. (2012). . . . . . . . . . . . . . . . . . . . 262.20 (a), (b) são pseudo-resistores do tipo back-to-back (imagem adaptada). . . 272.21 Pseudo-resistor proposto por Pancotto (2017). . . . . . . . . . . . . . . . 27

3.1 Esquemático do OTA Current-Mirror proposto em Salhi & Godara (2010). 313.2 Esquemático do OTA Folded-Cascode apresentado em Wattanapanitch et

al. (2007). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323.3 Fluxo de projeto seguido. . . . . . . . . . . . . . . . . . . . . . . . . . . 333.4 Esquemático do sistema proposto INA com terminação simples. . . . . . 343.5 Esquemático do sistema proposto INA com terminação diferencial. . . . . 353.6 Esquemático do sistema proposto dois estágios. . . . . . . . . . . . . . . 35

4.1 OTA Current-Mirror. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384.2 OTA Folded-Cascode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

iii

4.3 Região sombreada considerada para análise dos OTAs. . . . . . . . . . . 404.4 OTA Current-Mirror. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424.5 OTA Folded-Cascode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

5.1 Relação I-V para o elemento adaptável (imagem adaptada). . . . . . . . . 485.2 Circuito para simulação com pseudo-resistor. . . . . . . . . . . . . . . . 495.3 (a) Circuito para simulação com arquitetura do Harrison & Charles (2003);

(b) Curva I-V obtida pela simulação. . . . . . . . . . . . . . . . . . . . . 495.4 Valores de ∆R em função dos valores de Resistência. . . . . . . . . . . . 515.5 Valores de ∆R0 em função dos valores de Resistência. . . . . . . . . . . . 525.6 Pseudo-resistor escolhido. . . . . . . . . . . . . . . . . . . . . . . . . . 525.7 Sistema utilizado para caracterização de pseudo-resistores. . . . . . . . . 53

6.1 Amplificador de Instrumentação com acoplamento capacitivo single-endedcom um estágio. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

6.2 Ganho de manha aberta amplificador com um estágio e de saída simples. . 576.3 Ganho do amplificador de instrumentação com saída simples. . . . . . . . 606.4 Sinais de entrada e saída do amplificador. . . . . . . . . . . . . . . . . . 616.5 Amplificador de Instrumentação fully-differential. . . . . . . . . . . . . . 626.6 Ganho de Malha aberta do INA fully-differential. . . . . . . . . . . . . . 636.7 Ganho do INA fully-differential. . . . . . . . . . . . . . . . . . . . . . . 636.8 Sinais de entrada e saída do INA fully-differential. . . . . . . . . . . . . . 646.9 Amplificador de Instrumentação com acoplamento capacitivo com dois

estágios. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 656.10 Ganho do amplificador para o caso 1. . . . . . . . . . . . . . . . . . . . 676.11 Sinais de entrada e saída do INA para o caso 1. . . . . . . . . . . . . . . 676.12 Ganho do amplificador para o caso 2. . . . . . . . . . . . . . . . . . . . 686.13 Sinais de entrada e saída do INA para o Caso 2. . . . . . . . . . . . . . . 686.14 Ruído para o amplificador configurado para o caso 2. . . . . . . . . . . . 696.15 Leiaute do OTA Current-Mirror Single-Ended. . . . . . . . . . . . . . . 706.16 Leiaute Amplificador de Instrumentação utilizando OTA Current-Mirror

Single-ended. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 706.17 Leiaute do OTA Current-Mirror Fully Differential. . . . . . . . . . . . . 716.18 Leiaute Amplificador de Instrumentação utilizando OTA Current-Mirror

Fully Differential. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 726.19 Simulação de ganho AC após a extração de parasitas no Current-Mirror

Fully Differential. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 726.20 Simulação de transient após a extração de parasitas no Current-Mirror

Fully Differential. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

A.1 Circuito para caracterização de transistor (a) PMOS e (b) NMOS. . . . . 86A.2 Curvas geradas na caracterização do Transistor NMOS para (a) gm/gds

vs. gm/ID e (b) fT vs. gm/ID. . . . . . . . . . . . . . . . . . . . . . . . 87A.3 Curvas geradas na caracterização do Transistor NMOS para (a) ID/W vs.

gm/ID e (b) ID/W vs. Vov. . . . . . . . . . . . . . . . . . . . . . . . . . 88

A.4 Algoritmo utilizado para o dimensionamento dos transistores. . . . . . . . 89

Lista de Tabelas

2.1 Resumo dos Biopotenciais. . . . . . . . . . . . . . . . . . . . . . . . . . 162.2 Comparativo entre amplificadores de instrumentação. . . . . . . . . . . . 212.3 Comparativo de amplificadores de instrumentação integrados do estado

da arte. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

3.1 Requisitos do sistema. . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

4.1 Especificações estabelecidas para o dimensionamento dos OTAs. . . . . . 394.2 Transistores para o OTA Current-Mirror. . . . . . . . . . . . . . . . . . . 404.3 Transistores para o OTA Folded-Cascode. . . . . . . . . . . . . . . . . . 414.4 Comparação de resultados entre os Amplificadores Operacionais de Trans-

condutância. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

5.1 Resistências obtidas por simulação para topologia do Harrison & Charles(2003). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

6.1 Dimensionamento utilizado para o OTA Current-Mirror single-ended. . . 576.2 Simulações de consumo. . . . . . . . . . . . . . . . . . . . . . . . . . . 586.3 Dimensionamento utilizado para o OTA Current-Mirror fully-differential. 616.4 Comparação dos amplificadores propostos com a literatura. . . . . . . . . 74

vii

Lista de Símbolos e Abreviaturas

AM Ganho de banda passante

AMC Ganho de modo comum

AMD Ganho de modo diferencial

Ai Ganho intrínseco

Ag Prata

AgCl Cloreto de Prata

Au Ouro

CL Capacitância de carga

ID Corrente de dreno

K+ Íons de Potássio

L comprimento do canal

Na+ Íons de Sódio

VBS Tensão substrato-fonte

VDS Tensão dreno-fonte

VGS Tensão entre gate e o source do transistor, ou tensão porta-fonte

Vov Tensão de overdriver

Vth Tensão limiar

W largura do transistor

∆R Parâmetro de variabilidade do Pseudo-Resistor

fH Frequência de corte superior

fL Frequência de corte inferior

fT Frequência de Transição

ix

gds Condutância de saída

gm transcondutância do transistor

ro Resistência de saída

AFE do inglês, Analog Front-End ou ainda Front-End Analógico

AmpOp Amplificador Operacional

BTPR do inglês balanced tunable pseudoresistor, ou Pseudo-Resistor Sintonizável ba-lanceado

BW Banda passante

CBIA do inglês Current Balancing Instrumentation Amplifier, ou amplificador de ins-trumentação de balanceamento de corrente (ou corrente de feedback)

CI Circuito integrado

CMFB Realimentação de modo-comum, ou do inglês, Commom-mode feedback

CMOS do inglês Complementary Metal-Oxide-Semiconductor, ou Metal-Óxido-SemicondutorComplementar

CMRR do inglês Common Mode Rejection Ratio ou, Razão de Rejeição de Modo Co-mum

DRC do inglês Design Rules Check

ECG Eletrocardiograma

EEG Eletroencefalograma

EMG Eletromiograma

EOG Eletrooculograma

ES Eletrodos de Superfície

FGPR do inglês reconfigurable floating-gate pseudo-resistor, ou Pseudo-Resistor re-configurável de gate flutuante

FPA Filtro passa-alta

FPB Filtro passa-baixa

GBPR do inglês gate-balanced pseudoresistor, ou Pseudo-Resistor com gate balance-ada

IBGE Instituto Brasileiro de Geografia e Estatística

INA do inglês Instrumentation Amplifier, ou Amplificador de Instrumentação

IOT do inglês Internet of Things, ou Internet das Coisas

IRN do inglês Input-Referred Noise ou, ruído referido à entrada

LVS do inglês, Layout versus Schematic

MBPR do inglês MOS-BJT pseudoresistor, ou Pseudo-Resistor MOS-bipolar

MOS do inglês Metal-Oxide-Semiconductor, ou Metal-Óxido Semicondutor

NEF do inglês Noise Efficiency Factor, ou Fator de Eficiência do Ruído

NMOS Transistor de efeito de campo metal-óxido-semicondutor do tipo n

OTA do inglês Operational Transconductance Amplifier, ou amplificador operacio-nal de transcondutância

PCR Potencial Córneo-Retiniano

PEF do inglês Power Efficiency Factor ou Fator de eficiência energética

PGA do inglês Programmable Gain Amplifier, ou amplificador de ganho programá-vel

PMOS Transistor de efeito de campo metal-óxido-semicondutor do tipo p

PSRR do inglês Power Supply Rejection Ratio ou, Razão de Rejeição da Fonte deAlimentação

PVT do inglês process, voltage and temperature variations, ou variações processo,tensão e temperatura

SCIA do inglês Switched-Capacitor Instrumentation Amplifier ou amplificador deinstrumentação baseado em capacitor chaveado

THD do inglês Total harmonic distortion ou distorção harmônica total

TJB Transistor de Junção Bipolar

Capítulo 1

Introdução

Atualmente tem-se observado um crescente aumento das aplicações de baixo consumoe baixo ruído, utilizando circuitos cada vez menores e visando um baixo custo. Os dis-positivos vestíveis surgem como um dos pilares que impulsionam e motivam a busca pordispositivos que consumam pouca energia, apresentando assim um maior tempo de vidapor parte das baterias, ou seja, uma maior autonomia. Isso se faz possível graças tam-bém aos avanços nas áreas de fabricação de circuitos integrados (CIs), possibilitando umadiminuição nas dimensões dos protótipos, o que auxilia na redução do consumo (Tsenget al. 2012, Ha et al. 2014, Burdett 2015, Ng et al. 2016).

Os dispositivos vestíveis e/ou portáteis abrangem uma vasta gama de aplicações quevisam melhorar a qualidade de vida do ser humano, seja envolvendo dispositivos de mo-nitoramento, controle e acionamento de determinados objetos, bem como, para o trata-mentos de doenças (Rodriguez-Villegas et al. 2018). Atualmente tem-se a Internet dascoisas (IoT, do inglês (Internet of Things)) associada a Medicina, que deve proporci-onar o uso destes dispositivos de forma ubíqua. Para a implementação de boa partedessas aplicações, faz-se uso da aquisição dos biopotenciais, que são potenciais oriun-dos de atividades eletrofisiológicas no interior das células semipermeáveis (Malmivuo &others 1995, Bronzino 2006).

Os biopotenciais estão relacionados com atividades eletrofisiológicas que ocorremno interior das células semipermeáveis (Malmivuo & others 1995). Estes se relacionama uma infinita gama de atividades que são essenciais para o funcionamento do corpohumano, como os batimentos do coração, e também, para a realização de tarefas, comopor exemplo, uma caminhada, levantamento de massa, entre outras tarefas presentes nocotidiano do ser humano. A aquisição destes sinais permite o monitoramento do estadode determinados órgãos e tecidos, e também, o controle de equipamentos que otimizem arealização de algumas tarefas (Bronzino 2000) (Barr 2000) (Enderle & Bronzino 2012).

Outro ponto que pode ser levantado é a grande quantidade de pessoas com deficiênciaexistente no Brasil e no mundo. Segundo o IBGE (Instituto Brasileiro de Geografia eEstatística) cerca de 24 % da população brasileira sofre com alguma deficiência, sejaela motora, visual, auditiva ou mental/intelectual (Brasil 2012). O processamento dessesbiopotenciais podem auxiliar nos diagnósticos de patologias, bem como, na melhoria daqualidade de vida de pessoas com deficiência.

A obtenção destes biopotenciais é realizada utilizando amplificadores, que são parte

2 CAPÍTULO 1. INTRODUÇÃO

integrante dos blocos de condicionamento e responsáveis por realizar o tratamento inicialdo sinal. Com ele, os sinais podem ser amplificados e filtrados para posterior manipula-ção. São inúmeras as configurações que podem ser implementadas com o uso do amplifi-cador. Para o tratamento de pequenos sinais e/ou instrumentação de modo geral, usa-se aconfiguração denominada amplificador de instrumentação (Dal Fabbro 2002).

O projeto de amplificadores de instrumentação integrado foi escolhido como projetodesta dissertação por possibilitar o contato com todas as etapas de desenvolvimento deprojetos de circuitos integrados analógicos, desde o dimensionamento dos sistemas, si-mulação com o sistema proposto e dimensionado, confecção de leiaute e simulação pós-leiaute. Além disso, será possível utilizar o circuito em uma aplicação. Outro motivopelo qual o tema foi escolhido, é a familiaridade com uma das aplicações desse tipo deconfiguração, visto que a aplicação voltada ao tratamento de biosinais/biopotenciais foitema do trabalho de conclusão de curso da mestranda.

O presente trabalho visa a implementação de um amplificador de instrumentação emtecnologia CMOS 0,5 µm da ON Semiconductors para o tratamento de biopotenciais. Es-ses sinais oriundos do corpo humano possuem como características as baixas amplitudese frequências e, além disso, são conhecidos por serem altamente susceptíveis a ruídos,o que resulta na indicação do uso de um amplificador de instrumentação (Malmivuo &others 1995) (Bronzino 2000). O tratamento de biopotenciais permite o diagnóstico dedisfunções em órgãos e tecidos do corpo humano, como por exemplo, o diagnóstico dearritmias cardíacas e, também, para controle de próteses humanas utilizadas por indiví-duos que por algum motivo perderam algum membro (Nokes et al. 1995) (Enderle &Bronzino 2012).

1.1 Objetivos

1.1.1 Objetivo GeralO objetivo geral deste trabalho é projetar amplificadores de instrumentação de baixo

consumo e baixo ruído, utilizando tecnologia CMOS 0,5 µm ON Semiconductors.

1.1.2 Objetivos EspecíficosSão objetivos específicos deste trabalho:

1. Realizar comparativo e escolha entre arquiteturas de OTA para ser utilizada;2. Dimensionar e definir os parâmetros de otimização dos transistores que integram o

amplificador de instrumentação;3. Realizar simulações e análises a nível de esquemático do circuito implementado;4. Implementar o leiaute do amplificador proposto;5. Realizar simulações e análises a nível de pós-leiaute;6. Dimensionar e projetar um pseudo-resistor e determinar um circuito para caracteriza-

lo.7. Realizar simulações com o amplificador proposto voltadas para os biopotenciais.

1.2. ORGANIZAÇÃO DO TRABALHO 3

1.2 Organização do trabalhoEste documento de dissertação de mestrado apresenta o desenvolvimento de um am-

plificador de baixo consumo e baixo ruído, voltado para aplicações vestíveis e/ou portá-teis, dando enfase a aplicações envolvendo os biopotenciais, e está dividido da seguintemaneira:

1. O capítulo 2 expõe uma breve introdução sobre os biopotenciais, como eles secomportam dentro do corpo humano, quais são os principais biopotenciais traba-lhados na literatura, e, como é composto o sistema básico para o condicionamentodo mesmo. Além disso, apresenta uma revisão de alguns trabalhos encontrados naliteratura que serviram de base para a implementação deste projeto, onde são abor-dadas as arquiteturas de amplificadores de instrumentação utilizadas atualmente eseu estado da arte.

2. O capítulo 3 sumariza toda a metodologia utilizada para a implementação de talprojeto, bem como, os sistemas propostos com base nos requisitos exigidos pelaaplicação escolhida.

3. No capítulo 4 são apresentados os resultados obtidos por meio de simulação paraduas arquiteturas de OTA pré-selecionadas.

4. É realizada no capítulo 5 uma abordagem acerca dos pseudo-resistores, onde foramtestadas algumas arquiteturas e, é apresentado o circuito para caracterizá-lo.

5. O capítulo 6 expõe todos os resultados obtidos com os sistemas propostos. Foramtestadas três configurações, duas com um único estágio, configuradas como single-ended e fully-differential; e uma com dois estágios, sendo o primeiro totalmentediferencial e no segundo estágio, configuração com terminação simples.

6. Por fim, no capítulo 7 são apresentadas conclusões e considerações acerca dos re-sultados obtidos, contribuições e propostas de trabalhos futuros.

4 CAPÍTULO 1. INTRODUÇÃO

Capítulo 2

Referencial Teórico

Este capítulo apresenta uma breve introdução aos biopotenciais e o estado da arteacerca dos amplificadores de instrumentação e pseudo-resistores. Inicialmente na seção2.1 é apresentada a classificação dos biosinais, dando ênfase aos sinais bioelétricos, osprimeiros registros datados em literatura do mesmo e como esses biopotenciais são origi-nados no interior das células do corpo humano. Em seguida, na seção 2.2 são apresenta-dos quais os principais tipos de biopotenciais trabalhados e/ou encontrados na literaturadisponível. Na seção 2.3 é possível observar quais sistemas de aquisição são implemen-tados para se trabalhar com biopotenciais, qual o tipo de instrumentação é utilizada. Porfim, dando sequência ao referencial teórico, neste capítulo será apresentado um estudoacerca do estado da arte (state-of-the-art) em amplificadores de instrumentação (na Se-ção 2.5) e, quais são as arquiteturas de pseudo-resistores que são utilizadas para se obterelevados valores de resistência, sem comprometer a área e consumo do chip (na Seção2.6).

2.1 Origem dos BiopotenciaisOs biosinais são sinais oriundos de atividades realizadas no e/ou pelo corpo humano,

podendo possuir uma infinidade de fontes. São alguns biosinais: o bioelétrico, de bioim-pedância, bioacústico, biomecânico, biomagnético e bióptico (Cohen 2006).

Segundo Cohen (2006) biosinais podem ser classificados ainda de acordo com:

1. A fonte: podem ser classificados de acordo com sua fonte ou natureza física, po-dendo ser uma característica física, como por exemplo, o modelo do sinal tratado;

2. A aplicação biomédica: a classificação pode ser dada de acordo com o campo deaplicação do sinal biomédico, podendo está relacionada as áreas de diagnóstico,monitoramento ou outra aplicação;

3. As características do sinal: tem foco mais na parte de processamento, sem levarem consideração a fonte do sinal ou a sua aplicação.

Como o foco deste trabalho é a implementação de um amplificador para o tratamentocom biopotenciais, será dado enfoque ao sinal bioelétrico (os biopotenciais).

São inúmeros os registros encontrados ao longo da história de aplicações envolvendoos biopotenciais, quer seja para aplicações médicas ou para otimizar o estilo de vida do ser

6 CAPÍTULO 2. REFERENCIAL TEÓRICO

humano. Um dos primeiros e mais renomados experimentos registrados foi o experimentode Luigi Galvani no final do século XVIII, onde era possível realizar estímulo no músculode rã utilizando um arco bimetálico. O contato do arco com o tecido, resultava em umacorrente que percorria o músculo e provocava contrações no mesmo (Malmivuo & others1995).

Quase um século depois, em meados de 1849, o alemão DuBois Reymond registrouum potencial ocular que independia de qualquer estímulo (Zago 2010). Em 1875 o britâ-nico Richard Caton publicou um trabalho onde realizava medição de atividades elétricasnos cérebros de coelhos e macacos, o que constitui a descoberta do Eletroencefalograma(EEG) . Os primeiros registros com Eletrocardiograma (ECG) datam do final do séculoXIX com Augustus Waller (Malmivuo & others 1995) (Enderle & Bronzino 2012).

No século XX, o holandês Willem Einthoven foi o primeiro a registrar o ECG comum equipamento baseado em um galvanômetro de corda. Em 1929, Hans Berger criouo primeiro EEG, que foi utilizado para medição e registro de atividade cerebral. Já em1935 surgiram os primeiros amplificadores que puderam ser utilizados para provar que aatividade elétrica do córtex possuía um comportamento especifico (Malmivuo & others1995) (Enderle & Bronzino 2012).

Atualmente existem dispositivos e sistemas de instrumentação que se baseiam na ma-nipulação de biopotenciais. Esses equipamentos são utilizados para diagnóstico de doen-ças, implantes e até mesmo para controlar outros dispositivos (Enderle & Bronzino 2012)(Nokes et al. 1995).

2.1.1 Biopotenciais

Os biopotenciais são potenciais resultantes de atividades eletrofisiológicas que ocor-rem dentro das células semipermeáveis (Bronzino 2000) (Yazicioglu et al. 2008) (Bronzino2006). É a existência desses potenciais que possibilitam a realização de algumas ativida-des, como, o piscar dos olhos, caminhar, os batimentos cardíacos, entre outros. Esses po-tenciais podem envolver um conjunto de neurônios, músculos ou tecidos (Webster 1999).

As células possuem uma membrana que funciona como uma espécie de barreira pro-tetora e separa os meios intracelular (citoplasma) do meio extracelular (conexões com ostecidos). Devido à grande concentração de íons nos fluídos intra e extracelular, é possívelque ocorra correntes iônicas, isso só é permitido devido à existência dos canais iônicosque funcionam como uma espécie de filtro seletor, permitindo ou não a passagem de umdeterminado íon de um meio para outro. Quanto maior o número de canais iônicos, maioré a permeabilidade da célula. Na Figura 2.1 é possível observar como é formada a mem-brana celular, com seus canais iônicos.

É possível verificar dois tipos de potenciais nessas células: o Potencial de Repouso e oPotencial de Ação. Este último se caracteriza pela existência de um estímulo (Malmivuo& others 1995) (Enderle & Bronzino 2012) (Thakor 1999).

Quando a célula está em repouso, diz-se que a mesma se encontra sob o Potencial deRepouso. Esse estágio é caracterizado pela maior concentração de íons de potássio (K+)no interior da célula, enquanto que no exterior possui uma maior concentração de íonsde sódio (N+). Devido a essa variação de concentração de íons, os gradientes de difusão

2.2. PRINCIPAIS BIOPOTENCIAIS E SUAS CARACTERÍSTICAS 7

Figura 2.1: Membrana Celular (imagem adaptada).Fonte: Malmivuo & others (1995).

conduzem os íons de K+ para o exterior e os de Na+ para o interior da célula, tendendo aum equilíbrio eletroquímico (equilíbrio de Gibbs-Donnan), que por sua vez, resulta numadiferença de potencial.

Ao sofrer um estímulo, a célula inicia uma sequência de eventos fisiológicos que re-sulta em um processo de troca de informação. Esse processo é conhecido como Potencialde Ação, e é dividido em quatro fases. As quatro fases podem ser observadas na Figura2.2.

A primeira é caracterizada pelo Potencial de Repouso mencionado anteriormente, asegunda fase é a Despolarização, processo no qual os canais iônicos de Na+ se abrem,permitindo a passagem destes para o interior da célula, esse processo continua até que seatinja o valor máximo positivo de potencial na célula. A terceira fase é a de Repolariza-ção, que representa o momento em que os canais de Na+ se fecham e os canais de K+

abrem lentamente, resultando numa queda de potencial. A quarta e última fase, a Hiper-polarização (transação entre a Repolarização e o Potencial de Repouso), acontece quantotodos os canais de K+ estão abertos e a célula atinge o potencial máximo negativo e,volta a estabilidade . (Yazicioglu et al. 2008) (Malmivuo & others 1995) (Bronzino 2000)(Quillfeldt 2005).

2.2 Principais Biopotenciais e suas característicasComo já mencionado, os biopotenciais são sinais resultantes de atividades eletrofi-

siológicas. A aquisição desses biopotenciais possibilita entender como são realizadastarefas como o movimento de músculos, ou ainda, investigar algumas doenças/anomaliasno corpo. Aqui será dada ênfase a quatro biopotenciais, são eles:

• Eletroencefalograma (EEG): contém informações acerca de alterações no poten-


Figura 2.2: Potenciais de Repouso e Ação da Membrana (imagem adaptada).Fonte: Varghese (2000).

cial do cérebro;• Eletrocardiograma (ECG): se relaciona com as atividades geradas pelo coração;• Eletromiograma (EMG): está relacionado aos sinais elétricos nos músculos;• Eletrooculograma (EOG): biosinais oculares.

Como características principais desses biosinais, tem-se as pequenas amplitudes (va-riando entre 1 µV à 12 mV); baixas frequências; e ainda apresentam interferências bio-lógicas, provenientes da pele, dos contatos eletrodo-pele, da movimentação do indivíduono momento da coleta do sinal e ruídos provenientes das fontes (Thakor 1999). A seguirserá feita uma breve descrição de cada um desses biopotenciais.

Na Figura 2.3 pode-se observar os biopotenciais distribuídos pelo corpo, ou seja, oslocais do corpo onde pode ser realizada a sua aquisição.

2.2.1 Eletroencefalograma — EEG

Esses biosinais estão relacionados as atividades neurais. O cérebro humano está emconstante atividade, isso quer dizer que em seu interior, sempre está acontecendo as etapasdo potencial de ação. Enviando assim o sinal ao longo das fibras nervosas (Nokes et al.1995).

Este sinal é caracterizado por possuir baixas amplitudes (na faixa dos microvolts) e dedifícil registro e interpretação, isso porque envolve bilhões de neurônios. Sua aquisiçãopode ser realizada com o uso de eletrodos banhado a ouro (Au) posicionados sobre o courocabeludo do paciente (Bronzino & Peterson 2014).

2.2. PRINCIPAIS BIOPOTENCIAIS E SUAS CARACTERÍSTICAS 9

Figura 2.3: Tipos de biopotenciais (imagem adaptada).Fonte: Ha et al. (2014).

São inúmeras as interferências apontadas para esse sinal, como exemplo pode-se citar,o movimento ou piscar dos olhos, ruídos provenientes do próprio movimento do sujeito ea indução elétrica e/ou magnética (Thakor 1999). Podem ser utilizados para o diagnósticode doenças como epilepsia e estudos relacionados a qualidade de sono (Bronzino 2000).

2.2.2 Eletrocardiograma — ECG

Este biopotencial é utilizado principalmente para monitoramento do coração, em mar-capasso e desfibrilador. Além dessas aplicações, pode ser utilizado clinicamente paradiagnóstico de arritmias, isquemia e deformações no coração.

A contração do coração, resulta num potencial que pode ser mensurado. As formasde onda do ECG são resultados das contrações ao longo do tempo de quatro cavidades: 2átrios e 2 ventrículos (Nokes et al. 1995).

A aquisição do sinal de ECG é realizada com o posicionamento de eletrodos no tronco,braços e pernas. Por estar posicionado próximo ao coração, há uma atividade na superfícieda pele que pode descrever o mesmo. Normalmente para a sua aquisição são utilizadoseletrodos de prata (Ag) ou prata-cloreto de prata (Ag/AgCl) (Thakor 1999).


2.2.3 Eletromiograma — EMG

Sempre que há uma excitação num músculo há uma atividade elétrica, é por isso queesses sinais podem mostrar dados importantes quanto ao estado do músculo e identificardisfunções neuromusculares.

Estes sinais possuem amplitudes e largura de banda maiores quando comparadosaos biopotenciais anteriormente citados, por isso, são menos sujeitos a ruídos de baixafrequência (Thakor 1999).Além disso, sua atividade está relacionada com a despolariza-ção do nervo (Nokes et al. 1995).

Sua aquisição é realizada posicionando eletrodos de Ag/AgCl ou banhados a ourosobre o grupo de músculos a ser avaliado (Webster 1999). Clinicamente, é utilizado paradeterminar a função de um grupo de músculos após um trauma ou dano neurológico.Outra aplicação é o uso deste biosinal para o controle de próteses mecânicas (Nokeset al. 1995).

2.2.4 Eletrooculograma — EOG

É o biopotencial resultante do movimento dos olhos. No olho humano é possível ob-servar a existência de um potencial córneo-retiniano (PCR) que é gerado pela camadaexterna do olho (representado pela córnea) e interna (representado pela retina). Esse po-tencial sofre alteração devido a inúmeros fatores, são alguns deles, a mudança de lumino-sidade do ambiente, presença de alguma patologia e a pele suja do paciente (Zago 2010).

O EOG pode ser utilizado para estudos relacionados a qualidade da visão, distúrbiosde visão como retinopatia pigmentar, reflexo vestíbulo-ocular (VOR), além de aplicaçõesde controle de objetos (Malmivuo & others 1995) (Thakor 1999).

A aquisição deste sinal pode ser realizada com o uso de um eletrodo de superfície coma adição de um gel condutor, podendo este ser de Ag/AgCl ou banhado a ouro (Webster1999) (Bronzino 2006).

Como o EOG está relacionado ao movimento do olho tanto na horizontal quanto navertical, os eletrodos devem se posicionar de tal forma que dois estejam nas laterais dosolhos, para movimentos na horizontal, e dois (um acima e outro abaixo do olho) paramovimentos na vertical. É necessário o uso de um quinto eletrodo para referência, estepode ser posicionado em qualquer região do corpo que não interfira na aquisição do sinal.A forma de onda do EOG se apresenta semelhante a uma onda de pulsos, e assim como oEEG é caracterizada por baixas frequências e amplitudes, o que dificulta a sua aquisiçãoe interpretação (Malmivuo & others 1995) (Zago 2010).

2.3 Sistema básico de Aquisição de um Biopotencial

As aplicações vestíveis e/ou portáteis vem tomando cada vez mais espaço no cená-rio tecnológico. É comum encontrar no cootidiano vários dispositivos inteligentes dentroda gama dessas aplicações (Rodriguez-Villegas et al. 2018). São exemplos desses dis-positivos: as pulseiras e relógios inteligentes, marcadores de passos, óculos inteligentes,

2.3. SISTEMA BÁSICO DE AQUISIÇÃO DE UM BIOPOTENCIAL 11

roupas inteligentes, sistemas implantáveis, drug-delivery, aplicações voltadas ao moni-toramento de pacientes e aplicações de controle (Konijnenburg et al. 2016, Rodriguez-Villegas et al. 2018). Estes dispositivos de uma forma geral, devem se adequar as neces-sidades do usuário e ser de fácil utilização. Além disso, para englobar um grande númerode indivíduos ou para se ter várias aplicações em um só dispositivo, é necessário um baixocusto de produção (Rodriguez-Villegas et al. 2018).

Um diagrama de blocos normalmente utilizado para esse tipo de aplicação, utilizandotransmissão sem fio, pode ser observado na Figura 2.4. O sistema vestível e/ou portátilé composto basicamente de um bloco de Front-End Analógico (AFE do inglês, AnalogFront-End), blocos com transmissores e receptores de dados e, um bloco de processa-mento do sinal. Este processamento pode acontecer antes ou depois da transmissão dedados, ou em ambos.

Front-End

Analógico

Transmissão

de DadosSinal

Recepção

de Dados

Processamento

de Sinal

Figura 2.4: Diagrama de blocos de um sistema básico de aquisição analógica com trans-missão sem fio.

Fonte: Autoria Própria.

O bloco do Front-End Analógico (AFE), pode ser melhor detalhado na Figura 2.5.Esse bloco pode englobar dois sub-sistemas, são eles o de Amplificação e Filtragem dosinal, compostos por amplificadores e filtros, respectivamente.

Biopotencial Transdutor

ou Sensor Amplificador

Leitura e/ou

Registro

Filtros

AFE

Figura 2.5: Blocos utilizados para aquisição e tratamento de biopotencial.Fonte: Autoria Própria.

Para o primeiro sub-sistema, de amplificação, normalmente faz-se uso de um ampli-ficador de instrumentação para o primeiro estágio, e um segundo estágio de amplificaçãoque pode ser representado por um PGA (Programmable Gain Amplifier) e blocos para otratamento do ruído a nível analógico.

Devido a possuírem baixas amplitudes, os biosinais estão sujeitos a diversas interfe-rências, seja biológica, relacionada a alimentação do sistema e/ou isolação.

De acordo com a Figura 2.5 para uma boa medição do sinal se faz necessário o uso desensores e/ou transdutores, que podem ser representados por eletrodos, sendo que estes


são responsáveis pela aquisição do sinal, realizando a interface entre o tecido ou músculocom o sistema de condicionamento.

Logo na sequência vem o estágio de amplificação, geralmente dividido em dois blo-cos, um de pré-amplificação que é composto pelo amplificador de instrumentação, e umsegundo bloco, utilizado para se atingir o ganho necessário para o sinal analisado, essebloco pode ser implementado por um Amplificador de Ganho Programável (PGA, do in-glês Programmable Gain Amplifier).

Um terceiro bloco imprescindível para um bom tratamento do sinal é a filtragem. Sãoinúmeras as arquiteturas de filtros utilizados na literatura, podendo ser estruturas simplescomo filtros passa-alta (FPA) e passa-baixa (FPB).

Todos os blocos supracitados são estágios de tratamento analógicos e serão mais de-talhados a seguir. Além destes, dependendo da aplicação existem os blocos de conversãodo sinal, como no caso de Conversores Analógicos/Digitais e Digitais/Analógicos, blocosvoltados para o processamento de sinais digitais e para a transmissão e recepção de dados(Nokes et al. 1995) (Hansman Jr. 1999) (Mainardi et al. 2006) (Hsu et al. 2018).

2.3.1 Eletrodos

O primeiro nível do sistema de aquisição é composto pelos eletrodos. São eles osresponsáveis pelo contato direto com a pele, tecido ou músculo do indivíduo. Os eletrodossão encarregados de realizar a transdução de correntes iônicas em correntes eletrônicaspara que possam ser manipulados (Yazicioglu et al. 2008) (Thakor 1999). A seguir sãoapresentados os tipos de eletrodos que podem ser encontrados no mercado.

Os eletrodos podem ser classificados como úmido, seco e de não-contato (Yaziciogluet al. 2008) (Ha et al. 2014).

• Do tipo úmido: é o mais difundido em aplicações clínicas e estudos. Utilizamgel (tipo eletrólito) entre o eletrodo e a pele do paciente, esse gel é utilizado paraestabilizar o contato existente. Normalmente os eletrodos do tipo úmido são deAg/AgCl. Uma desvantagem deste tipo de eletrodo é que pode causar irritação napele ou desconforto devido ao gel e sua qualidade pode diminuir para uso em umalonga faixa de tempo.

• Do tipo seco: são assim chamados por não utilizarem gel. Por não possuírem gel,suas características se assemelham a de um eletrodo polarizável, fazendo com queeste necessite de um circuito de entrada com uma alta impedância. Seu desempenhomelhora com o tempo. Existe também, os eletrodos do tipo seco com acoplamentoAC, entre o eletrodo e o corpo. Quando comparado com os do tipo seco sem acopla-mento, este último, oferece uma isolação, uma maximização e maior tempo de vida.Porém como desvantagem, pode por vezes mascarar os potenciais reais, levando umdeterminado tempo para se estabilizar.

• Tipo não-contato: assim como o eletrodo do tipo seco, não possuem gel, e dife-rente deste, não há contato direto com a pele. São considerados puramente capaci-tivo, por isso, não há corrente DC, e necessitam de uma alta impedância de entradapara extração de biopotenciais.

2.3. SISTEMA BÁSICO DE AQUISIÇÃO DE UM BIOPOTENCIAL 13

Figura 2.6: Tipos de eletrodos (imagem adaptada).Fonte: Ha et al. (2014).

A Figura 2.6 apresenta os tipos de eletrodos e seus respectivos circuitos equivalentes.Outra maneira de subdividir os tipos de eletrodos é quanto a sua forma. Eles podem

ser: eletrodos de superfície (ES); agulha; e microeletrodos.Os eletrodos de superfície são posicionados sobre a pele do paciente, não são invasivos

e resultam em pouco desconforto para o paciente. O segundo tipo, de agulha, penetramo tecido da pele até atingir o local a ser analisado, são de menores dimensões que os desuperfície e são do tipo invasivo, podendo causar certo desconforto ao paciente. E osmicroeletrodos, são específicos para o monitoramento a nível celular (Neuman 2006).

Quanto aos tipos de materiais utilizados para a implementação dos eletrodos, tem-seos de Ag/AgCl e Ouro. Os eletrodos de Prata-Cloreto de Prata Ag/AgCl são os mais utiliza-dos para a aquisição de biopotenciais. Possuem uma boa estabilidade quando em contatocom a pele e boa condutividade do sinal, além disso, possuem uma baixa impedância.Normalmente são de uso descartável. (Thakor 1999) (Yazicioglu et al. 2008).

Já os eletrodos de ouro, possuem uma alta condutividade e podem ser reutilizáveis,é comumente utilizado na aquisição do EEG. Assim como os de Ag/AgCl, podem serutilizados em conjunto com gel eletrolítico, que auxilia na condução. Ainda existemoutros tipos de eletrodos, como os de metal ou carbono (Thakor 1999).

2.3.2 Condicionamento do sinal

Para o condicionamento do sinal se faz necessário o uso de amplificadores, uma vezque os sinais obtidos na saída dos eletrodos são de baixas amplitudes, necessitando de umganho para que possam ser analisados (Thakor 1999). O sinal que chega na entrada doamplificador é o resultado da composição de cinco componentes. São eles (Nagel 2006):

1. Biopotencial desejável;2. Biopotenciais indesejáveis;


3. Interferências da rede (50 Hz ou 60 Hz) e suas harmônicas;4. Interferências geradas pela interface eletrodo-tecido;5. Ruídos.

Para o tratamento com biopotenciais, esses amplificadores devem possuir como requi-sitos básicos uma alta impedância de entrada, não serem susceptível a ruído, estabilidadetanto em relação a temperatura quanto as tensões de flutuações (offset), alto ganho (depen-dendo do sinal a ser tratado) e largura de banda. A configuração de amplificador que deforma resumida engloba todos esses requisitos é o amplificador de instrumentação (INA,do inglês Instrumentation Amplifier) (Nagel 2006).

Os sistemas de aquisição de biopotencial em geral se dividem o estágio de ampli-ficação em duas etapas, sendo a primeira caracterizada pelo uso do INA, como estágiode pré-amplificação e primeiro contato do sinal original com o sistema de tratamento, ea segunda etapa pode-se utilizar um amplificador não-inversor ou outras técnicas comoPGA, para quando se quer várias margens de ganho, como pode ser observado em algunstrabalhos, como Tseng et al. (2012), Chang et al. (2017) e Pini & McCarthy (2010).

Amplificador

O amplificador de instrumentação pode ser utilizado para inúmeras aplicações, sendoo mais empregado para realizar o condicionamento de sinais com baixas amplitudes ecom grande vulnerabilidade a ruídos, como é o caso dos bipotenciais (Thakor 1999). Seconfigura como estágio de pré-amplificação e contribui significativamente para a quali-dade do sistema. O estágio de pré-amplificação deve ser sensível ao sinal medido entre oseletrodos, e, ao mesmo tempo, rejeitar os sinais de modo comum, minimizando os efeitosde interferência (Nagel 2006).

Com base em Yazicioglu et al. (2008), Nagel (2006) e Pancotto (2017) foram extraídasalgumas características principais desse tipo de configuração. São elas:

• Alto CMRR, para rejeitar as principais interferências;• Características de filtro passa-alta, para filtrar os sinais diferenciais (offset do ele-

trodo), o que possibilita um ganho maior;• Baixo ruído, para melhorar a qualidade do sinal;• Ultra-baixo consumo, para uma maior autonomia, isso possibilita que o sistema seja

alimentado por baterias, o que auxilia no tratamento de ruídos;• Ganho configurável e característica de filtros necessários para se trabalhar com di-

ferentes biopotenciais e aplicações.

O amplificador de instrumentação será melhor detalhado no capítulo na seção 2.5,onde será realizada um estudo acerca dos tipos de arquiteturas e suas características prin-cipais. Além da pré-amplificação, na literatura faz-se o uso de um segundo estágio deamplificação, esse não possui tantos requisitos quanto o primeiro, e tem como finalidadeajustar o ganho final desejado para o sistema. Pode assumir a configuração de um simplesnão-inversor ou até mesmo configurações um pouco mais elaboradas, como um PGA.

2.4. RESUMO DOS BIOPOTENCIAIS 15

Filtros

A etapa de filtragem auxilia na redução das interferências. São inúmeras as fontesdessas interferências, como por exemplo, a impedância da fonte ou os próprios cabos deconexão dos eletrodos, estas fazem com que o sistema fique susceptível a interferênciascapacitivas e indutivas (Nokes et al. 1995).

Podem ser utilizados para o tratamento dessas interferências diversas configuraçõesde filtros analógicos. São algumas delas:

• Filtro passa-baixas: utilizados para atenuar possíveis interferências de alta frequên-cia;

• Filtro passa-altas: utilizados para atenuar possíveis interferências de baixa frequên-cia, como por exemplo, tensões DC;

• Filtro passa-banda: permite a passagem apenas de uma faixa de frequência, podeser utilizado quando se sabe a largura de banda do sinal, evitando que ruídos defrequências próximas interfiram no sinal.

Na literatura é possível encontrar também trabalhos que relacionam a aplicação defiltros Notch, utilizados para rejeitar a frequência de rede (Chang et al. 2017) (Parenteet al. 2018), filtros digitais (Van Helleputte et al. 2015) e técnicas para redução de ruídocom Choppers e Autozeros.

2.4 Resumo dos biopotenciais

Na Figura 2.7, é possível observar a abrangência de cada biopotencial, e onde, selocalizam as principais fontes de ruídos para esses biosinais, como, por exemplo, o ruídoflicker e o offset, provenientes dos eletrodos.

Frequência (Hz)

Volt

agem

(

V)

10-1

100

101

102

103

104

0.1 1 10 100 1000 10000

eletrodooffset

50/60 Hz

ruído 1/f

EOG

EEG

ECG

EMGI/E

Figura 2.7: Os principais biopotenciais (Eletrocardiograma - ECG; Eletromiograma in-terno/externo - EMGI/E ; Eletroencefalograma - EEG; Eletrooculograma - EOG) e ruídos.



A Tabela 2.1 apresenta um breve resumo dos biopotenciais, suas amplitudes, largu-ras de banda, principais eletrodos utilizados para a sua aquisição e algumas observaçõesacerca de cada um. A tabela foi elaborada de acordo com dados encontrados na litera-tura (Thakor 1999) (Nagel 2006) (Cohen 2006) (Pancotto 2017) (Pini & McCarthy 2010)(Malmivuo & others 1995) (Bronzino & Peterson 2014) (Enderle & Bronzino 2012)(Webster & Eren 2014) (Harrison 2007).

Biopotenciais Aquisição Largura deBanda Tensões Comentários

Eletrooculograma(EOG)

ES, Ag/AgClhidrogel dc - 50 Hz 10 µV - 5 mV

interferênciasbiológicas,ruídos de baixafrequência.

Eletroencefalograma(EEG)

ES, banhadosa ouro ou deAg/AgCl eeletrodosativos

0,01 - 150 Hz 1 µV - 1 mV

Possui de 6 à 32canais, ruídostérmicos, 60 Hz,ruídos RF.

Eletrocardiograma(ECG)

ES, Ag/AgClcom esponjaou hidrogel

0,05 - 250 Hz 50 µV - 12 mV 60 Hz.

Eletromiograma(EMG)

ES, tipo agulhadiscos deplatina

0,01 - 10 kHz 10 µV - 10 mV 60 Hz e RF

Tabela 2.1: Resumo dos Biopotenciais.

2.5 Arquiteturas de Amplificadores de InstrumentaçãoComo já mencionado anteriormente, o amplificador de instrumentação é o primeiro

bloco de condicionamento utilizado para bipotenciais, por isso, é nele onde é definido onível de ruído que será transmitido para o restante do sistema e, também, o CMRR, acapacidade de rejeitar sinais de modo-comum (Coulon 2012).

As principais características dos amplificadores de instrumentação já foram aborda-das. Ele deve ter tal comportamento devido a uma série de interferências que afetam deforma significativa o desempenho dos sistemas de aquisição de biopotenciais. São algu-mas dessas interferências (Coulon 2012):

• o ruído flicker dos transistores de Metal-Óxido Semicondutor (MOS), que distorceo sinal de entrada dificultando a sua detecção;

• offset DC gerado pela interface eletrodo-pele;• transistores MOS possuem também um offset de entrada;• interferência de modo comum, principalmente devido à rede (60 Hz).

Além do já mencionado, os amplificadores de bipotenciais devem, segundo Yaziciogluet al. (2008), possuir:

2.5. ARQUITETURAS DE AMPLIFICADORES DE INSTRUMENTAÇÃO 17

• alta impedância de entrada, para que o sinal a ser analisado não sofra com atenuaçãoe/ou distorção;

• uma boa resposta para ruídos de baixas frequências, para tal, podem ser integradasao amplificador as técnicas de choppers e autozero.

A seguir serão apresentadas as principais arquiteturas encontradas na literatura paraamplificadores de instrumentação. A arquitetura que é mais difundida na literatura eque foi a primeira a ser projetada é a que faz uso de três amplificadores operacionais,conhecida como INA resistivo (Goel & Singh 2013) (Sharma & Mehra 2016). Para baixoconsumo a configuração mais popular é a de INA com acoplamento AC (ou ainda AC-Coupled INA) (Ha et al. 2014) (Tseng et al. 2012) (Harrison & Charles 2003) (Mollazadehet al. 2009) (Yu et al. 2008) (Wattanapanitch et al. 2007) (Corradi & Indiveri 2015). Alémdessas duas, há também o INA com realimentação/balanceamento de corrente (CBIA, doinglês Current Balancing Instrumentation Amplifier) (Coulon 2012) (Dal Fabbro 2002).Essas três arquiteturas serão melhor descritas a seguir.

A configuração mais básica desse circuito pode ser construída a partir de três amplifi-cadores operacionais (ou AmpOps) , sendo dois configurados como não-inversores e umterceiro como amplificador diferencial (Thakor 1999) como pode ser observado na Figura2.8. É de fácil implementação, possui uma alta impedância de entrada e um ganho debanda passante (AM) que depende de uma razão entre resistores de realimentação.

Figura 2.8: INA formado por três amplificadores (imagem adaptada).Fonte: Webster & Eren (2014).

Para possuir um alto CMRR, a configuração deve apresentar nas entradas uma alta im-pedância e resistores casados. Em tecnologia CMOS (do inglês Complementary Metal-Oxide-Semiconductor, ou metal-óxido-semicondutor complementar) não é tão simplesrealizar o casamento entre resistores, uma vez que para tal é necessário fazer uso de la-sers, que encarece o processo de fabricação do chip. Além do problema relacionado ao


casamento de resistores, essa arquitetura possui um alto consumo, níveis consideráveisde ruído e problemas com saturação do sistema. Como fazem uso de muitos resistoresocupam uma área de chip maior e necessita de circuitos adicionais para eliminar as ten-sões de offset/DC presentes no sistema e sinal coletado. Sendo assim, pode-se concluirque esse tipo de arquitetura não é muito indicada para aplicações que exijam um baixoconsumo e baixo ruído (Pancotto et al. 2016) (Yazicioglu et al. 2008) (Dal Fabbro 2002)(Coulon 2012) (Van Helleputte et al. 2015) (Ha et al. 2014) (Prior et al. 2008).

Como soluções aos problemas apresentados pela topologia que utiliza resistores in-tegrados, pode-se aplicar duas arquiteturas o INA baseado em capacitores chaveados(SCIA, do inglês Switched-Capacitor Instrumentation Amplifier) e o INA baseado emcapacitores, ambas podem ser visualizadas na Figura 2.9. Sendo que o primeiro consiste,basicamente, em substituir os resistores pode capacitores chaveados, eliminando assimproblemas com ruídos (Yazicioglu et al. 2008) (Coulon 2012) (Pancotto et al. 2016),já o segundo, substitui as resistências físicas por capacitores em paralelo com pseudo-resistores, o que resulta num menor consumo e maior rejeição do nível DC (Pini &McCarthy 2010) (Fay et al. 2009).

(a) (b)

Figura 2.9: (a) SCIA e (b) INA baseado em capacitores (imagem adaptada).Fonte: Coulon (2012) e Pini & McCarthy (2010).

Outra arquitetura presente na literatura é o amplificador de instrumentação CBIA, essesistema pode ser observado na Figura 2.10.

O CBIA consiste de forma geral em um amplificador cujo ganho é definido pela rela-ção de apenas dois resistores, diferente da configuração anterior que possuía um arranjomaior de resistores para o ganho. Isso faz com que reduza a necessidade de resistorescasados para se obter um alto CMRR. Existem inúmeras arquiteturas internas para se re-alizar a transferência de corrente como podem ser observadas em Dal Fabbro (2002) eVan Helleputte et al. (2015), por exemplo.


Figura 2.10: Amplificador de Instrumentação CBIA.Fonte: Dal Fabbro (2002).

Essa arquitetura é indicada para implementações de baixo consumo e baixo ruído e seapresenta como uma boa alternativa para se obter um alto CMRR. Diferente da arquiteturacom três amplificadores, o CBIA não necessita de um alto consumo no estágio de saídapara reduzir ruídos. Essa arquitetura pode ser utilizado em conjunto com outras técnicascomo a modulação chopper para reduzir os ruídos existentes nos sistema de aquisição debiopotencial (Van Helleputte et al. 2015) (Yazicioglu et al. 2008).

Por último, a arquitetura que se apresenta como a mais indicada para aplicações debaixo consumo e baixo ruído é a do amplificador de instrumentação com acoplamento ACque pode ser verificada na Figura 2.11.

gm

+

-vin

vref

C1

C2

R

C1

C2 R

CL

Vout

Figura 2.11: INA com acoplamento AC (imagem adaptada).Fonte: Harrison & Charles (2003).

Esta configuração faz uso de capacitores de acoplamento na entrada do circuito, o queocasiona numa eliminação de tensões DC na entrada, ou seja, esse tipo de configuração


elimina ruídos do tipo DC/offset, e ainda, eleva a impedância de entrada do sistema. Oganho de banda média do sistema é dado pela razão entre C1 e C2 (Harrison & Charles2003). C1 pode ser reduzido para que não provoque uma atenuação do sinal provenientedo eletrodo (Harrison 2008).

A frequência de corte inferior é dada pela relação RC2. Por se tratar de biopotenciais,essa frequência de corte tende a ser muito pequena, o que para um sistema integrado,culmina por exigir que a relação RC2 seja muito alta. Em circuitos integrados, o ideal éque os tamanhos das capacitâncias sejam pequenas, isso faz com que em contrapartida,os valores das resistências sejam muito elevados para essa relação, chegando a atingir asfaixas de GΩ e TΩ (Harrison & Charles 2003). Sabe-se que resistores são elementosextremamente ruidosos e que quanto maiores são seus valores mais ruídos injetam nosistema, para que o sistema seja factível em circuito integrado é necessário o uso depseudo-resistores que serão detalhados na seção 2.6.

Outra característica dessa topologia é que apresenta um comportamento de baixo con-sumo, isso porque requer, para a sua implementação, um amplificador simples, que podeser utilizado em aplicações de baixo consumo. Em Fay et al. (2009), Tseng et al. (2012)e Nemirovsky et al. (2001) se justifica o uso de dispositivos PMOS (Transistor de efeitode campo metal-óxido-semicondutor do tipo p) na entrada do sistema para redução doruído flicker. Isso porque o ruído flicker pode ser menor em transistores PMOS que nosNMOS (Transistor de efeito de campo metal-óxido-semicondutor do tipo n). E ainda,indicam utilizar transistores de entrada relativamente grandes, uma vez que o ruído flickeré inversamente proporcional a área desses transistores.

Assim como na arquitetura anterior, existem alguns trabalhos que utilizam essa to-pologia em conjunto com técnicas de choppers e autozeros, para satisfazer os requisitoslow noise (baixo ruído) (Van Helleputte et al. 2015) (Ha et al. 2014) (Tseng et al. 2012).São trabalhos que utilizam INA com acoplamento AC: Yu et al. (2008), Mollazadeh et al.(2009), Harrison (2008), Harrison (2007), Parente et al. (2018), Baishnab et al. (2017),Kim & Cha (2016), Li et al. (2013), Pratyusha et al. (2015), Granado et al. (2017), Pan-cotto et al. (2016) e Chang et al. (2017).

A tabela 2.2 sumariza as propriedades das três arquiteturas supracitadas.A Figura 2.12 traz um comparativo entre as três arquiteturas de amplificadores de

instrumentação mencionadas no capítulo: o amplificador formado por três AmpOps, comrealimentação/balanceamento de corrente (CBIA) e amplificador com acoplamento AC.O comparativo leva em consideração o baixo ruído, baixo consumo, alta impedância deentrada, alto CMRR e alta faixa de rejeição a sinais de offset.

Na Tabela 2.3 podem ser observados um comparativo entre trabalhos com amplifica-dor do instrumentação do estado da arte, voltados para o tratamento de biosinais. Sãoesses trabalhos supracitados: (Harrison & Charles 2003), (Wattanapanitch et al. 2007),(Mollazadeh et al. 2009), (Majidzadeh et al. 2011), (Tseng et al. 2012), (Zhang et al.2012), (Ng & Xu 2016), (Zhang et al. 2018) e (Hsu et al. 2018).

O levantamento do estado da arte para amplificadores de instrumentação, evidenciouque a arquitetura mais mencionada em literatura é a do INA com acoplamento AC. Essaarquitetura foi mencionada pela primeira vez em Harrison (2002) e, em seu trabalho poste-rior Harrison & Charles (2003) e é repercutida até os dias de hoje em inúmeros trabalhos.


INA com trêsamplificadores

CBIAINA com

acoplamento ACBaixo Consumo Não Sim Sim

Alta Impedância de Entrada Sim Sim Sim, capacitor de entrada

CMRR independente docasamento de passivos

Usa resistores Sim Usa capacitores

CMRR Alto Alto Médio

Rejeição de nível DC Não Não Sim

Ganho de fácil manipulação Sim Sim Sim

Baixo Ruído Não Sim Sim

Fácil implementaçãoem Tecnologia CMOS

Não Sim Sim

Tabela 2.2: Comparativo entre amplificadores de instrumentação.

IA idealConfiguração com 3 amps

CBIA

baixo

ruído

alto CMRR

baixo

consumo

alta faixa de

rejeição de offset

alta impedância

de entrada

Figura 2.12: Comparativo entre amplificadores de instrumentação.Fonte: Autoria própria.

Um dos maiores problemas de se trabalhar com pequenos sinais, que são o caso dosbiopotenciais, está no ruído, uma vez que este pode deteriorar o sinal a ser analisado. Osruídos 1/f em transistores CMOS, limita a otimização do consumo deste e induz um des-casamento entre transistores, o que resulta numa piora de CMRR. Para reduzir os proble-mas com esses ruídos e com isso, reduzir o consumo do sistema e melhorar a qualidade dosinal adquirido, são utilizadas algumas técnicas. São elas as técnicas de autozero e chop-per e ainda há a junção desses dois métodos, que são os chopper auto-zeroed amplifier.Essas técnicas podem ser associadas aos amplificadores de intrumentação (Yaziciogluet al. 2008) (Witte et al. 2009).

22C

APÍT

UL

O2.

RE

FER

EN

CIA

LT

EÓ

RIC

OHarrison e

Charles, 2003Wattanapanitch

et al., 2007Mollazadehet al., 2009

Majidzadehet al., 2011

Tsenget al., 2012

Zhang1

et al., 2012Ng e Xu,

2016Zhang

et al., 2018Hsu

et al., 2018Tecnologia 1,5 µm 0,5 µm 0,5 µm 0,18 µm 0,18 µm 0,13 µm 65 nm 0,35 µm 0,13 µm

Tensão deAlimentação

± 2,5 V 2,8 V 3,3 V 1,8 V 0,4 V 1 V 1V 2 V 2 V

Corrente deAlimentação

16 µA 2,7 µA 8 µA 4,4 µA 0,226 µA 12,5 µA 160 nA 0,9 µA

Consumo 80 µW 7,56 µW 1,8 mW 7,92 µW 0,09 µW 12,5 µW3,28 µW

por canal320 nW 1,8 µW

Ganho (dB) 39,5 dB 40,85 dB 39,6 dB 39,4 dB 40 – 70 dB 40,5 dB 52,1 dB 39,8 dB 34,6 dB

Largura debanda (Hz)

0,025 – 7,2 k 45 – 5,32 k 8,2 k 10 – 7.2 k0,5 – 100

10 – 4000,4 – 8,5 k 1 – 8,2 k 0,2 – 200 0,9 – 350

CMRR ≥ 83 dB2 66 dB > 76 dB3 70,1 dB > 120 dB 60 dB> 90 dB @100 Hz

>80 dB @1 kHz> 65 dB 95 dB

PSRR ≥ 85 dB2 75 dB > 70 dB3 63,8 dB N/A ≥ 60 dB 78 dB @1 kHz > 70 dB 85 dB

Ruído referidoà entrada

2,2 µVrms 3,06 µVrms 1,94 µVrms 3,5 µVrms0,88 µVrms

@100 HzN/A 4,13 µVrms

2,05 µVrms

0,1 – 10 kHz3,2 µVrms

NEF 4,0 2,67 2,9 3,35 4.7 4,5 3,19 2,26 6,25

PEF N/A N/A N/A N/A N/A 20,3 10,2 10,2 N/A

THD(max. signal)

(1 % )

16,7 mVp−p

(1 % @1,024 kHz)

7,3 mVp−p

(1 % )

≤ 10 mVp−p

(1 % )

5,7 mVp−pN/A

(1,5 % )

@ 1 mVp−p

(1 %)

0,7 mVp−p

(< 1 % )

15 mVp−p

(0,06 % )

5,5 mVp−p

Área 0,16 mm2 0,16 mm2 3 mm x 3 mm 0,0625 mm2 0,28 mm2 0,047 mm2 0,042 mm2

por canal0,18 mm2 0,16 mm2

1Dados para BPA1: Malha fechada do Amplificador Telescopic-cascode.210 Hz – 5 kHz.31 Hz – 10 kHz.

Tabela 2.3: Comparativo de amplificadores de instrumentação integrados do estado da arte.

2.6. ARQUITETURAS DE PSEUDO-RESISTORES 23

2.6 Arquiteturas de Pseudo-resistores

O uso de resistências com valores altos a nível de circuito integrado (CI) acarreta emelevados níveis de ruído ao circuito, no aumento de área do mesmo, na necessidade deuma alta corrente e em um difícil casamento entre eles (Pini & McCarthy 2010). Uma so-lução para minimizar esses efeitos negativos é a utilização de transistores projetados paraatingirem elevados valores de resistências, essa configuração é comumente chamada depseudo-resistor. Esses dispositivos são assim chamados porque conseguem se comportarcomo um resistor real (Granado et al. 2017).

Sua utilização em amplificadores de instrumentação é evidente na arquitetura pro-posta por Harrison & Charles (2003), onde utiliza-se uma realimentação composta porum pseudo-resistor e um capacitor. Essa relação é responsável pela frequência de cortebaixa do sistema, ou seja, pela frequência de corte do filtro passa-alta. Como a aplicaçãodesejada são bipotenciais, foi descrito no Capítulo 2 que estes possuem como caracterís-ticas as baixas tensões e frequências, e ainda, que essas frequências podem chegar a casados miliHertz (mHz). Ou seja, para que o amplificador opere nessa faixa de frequência,se faz necessário um produto RC muito alto, o que leva a duas condições: ou o capacitordeverá ter um valor de capacitância muito alto, o que é bem delicado se tratando de cir-cuitos integrados, ou a resistência deverá ser elevada, isso também leva a outro problemarelacionado a ruídos e áreas de ocupação do chip. Para que o sistema se torne factível,faz-se o uso de pseudo-resistores, que conseguem atingir elevados valores de resistên-cias, ocupando pouca área de chip (Dutra & Pimenta 2013) (Neshatvar 2010)(Pratyushaet al. 2015).

Na literatura pode ser observada uma série de arquiteturas utilizadas para a implemen-tação do pseudo-resistor, cada uma apresentando vantagens e desvantagens em relação asdemais. A seguir, será inicialmente repassada a ideia geral de como funciona esse dispo-sitivo e na sequência apresentadas algumas dessas arquiteturas.

A configuração mais simples consiste em um transistor PMOS (Figura 2.13), cujocorpo (body, B) está conectado a fonte (source, S) e a porta (gate, G) ao dreno (drain, D)(Benko et al. 2016) atuando como diodo PMOS (transistor em conexão diodo) para umVGS negativo e, como um diodo TJB (Transistor de Junção Bipolar) para um VGS positivo(Harrison & Charles 2003) (Dutra 2012).

VA VB

Figura 2.13: Pseudo-resistor simples MOS-bipolar (imagem adaptada).Fonte: Ha et al. (2014).

Na Figura 2.14 pode ser observada a variação nos valores de resistência em funçãoda variação de tensão.


Figura 2.14: Medição de resitência para Pseudo-resistor simples MOS-bipolar (imagemadaptada).

Fonte: Ha et al. (2014).

Inicialmente apresentado por Delbrück (Delbruck & Mead 1994). Esse tipo de confi-guração apresenta alta resistência para pequenos sinais e baixas resistências para grandessinais. Tem-se que para VGS muito próximos de zero, há uma descontinuidade na resis-tência percebida (Dutra 2012).

As arquiteturas encontradas na literatura se subdividem em duas classificações: pseudo-resistor MOS conectado em diodo e o pseudo-resistor MOS na região sub-limiar (Pancottoet al. 2016). Esse primeiro tipo de classificação segundo Kassiri et al. (2013), mantém oponto de operação DC estável, porém apresenta duas desvantagens: a não-linearidadepara grandes oscilações de tensão na saída e não podem ser ajustados, possuem tensõesde gate e substrato variáveis (Pancotto 2017). O segundo, atua na região linear e necessitade um circuito extra para a polarização, possui como desvantagens: maior consumo deenergia e a possibilidade de entrar em saturação (Pancotto 2017).

A Figura 2.15 apresenta três configurações de pseudo-resistores, são elas: (a) Pseudo-Resistor reconfigurável de gate flutuante (FGPR, do inglês reconfigurable floating-gatepseudo-resistor), (b) Transistor PMOS simples com gate balanceado e (c), Pseudo-Resistorcom gate balanceada (GBPR, do inglês gate-balanced pseudoresistor) que consiste emdois Transistor PMOS simples com gate balanceado (Wang et al. 2015).

Na Figura 2.16 pode-se verificar duas arquiteturas (a) Pseudo-Resistor MOS-bipolar(MBPR, do inglês MOS-BJT pseudoresistor) ou como nomeado em Ha et al. (2014), ver-são simétrica com portas interiormente ligados e em (b), o Pseudo-Resistor Sintonizávelbalanceado (BTPR, do inglês balanced tunable pseudoresistor) (Wang et al. 2015).


Figura 2.15: (a) FGPR, (b) Transistor PMOS simples com gate balanceado e (c) GBPR(imagem adaptada).

Fonte: Wang et al. (2015).

Figura 2.16: (a) MBPR e em (b) BTPR (imagem adaptada).Fonte: Wang et al. (2015).

Sistemas onde o VGS é variável podem ser notado na Figura 2.17, que apresenta trêsarquiteturas com tensão de porta variável, (a) e (c) se diferenciam pelo tipo de transistorutilizado NMOS e PMOS, respectivamente. Já em (b), tem-se a junção dos gates a umatensão de polarização, o que resulta num controle da resistência pela tensão no gate.

Figura 2.17: (a), (b) e (c) são pseudo-resistores com VGS variável (imagem adaptada).Fonte: Kassiri et al. (2013).

Configurações com VGS fixo podem ser observadas na Figura 2.18. Estas apresentamuma melhor resposta em relação as oscilações de tensões na saída e melhor linearidadeque as arquiteturas com VGS variável.

Saindo um pouco das configurações de pseudo-resistores convencionais mostradas


Figura 2.18: (a), (b) e (c) são pseudo-resistores com VGS fixo (imagem adaptada).Fonte: Kassiri et al. (2013).

acima, em Ma et al. (2012) é apresentada uma nova proposta de pseudo-resistor comopode ser observada na Figura 2.19. Essa nova proposta, consiste em três AmplificadoresOperacionais de Transcondutância (OTA), uma vez que o valor de resistência é inversa-mente proporcional ao de transcondutância. Uma forma de aumentar o valor de resistêncianessa configuração é ou aumentar a tensão por meio da transcondutância, ou reduzir o va-lor da corrente de saída. A resistência principal é dada por Gm3 ou β e a transcondutânciaGm2 é insensível a variações de processo, tensão e temperatura (PVT) (Ma et al. 2012).

Figura 2.19: Pseudo-resistor pelo Ma et al. (2012).Fonte: Ma et al. (2012).

Além das arquiteturas supracitadas, outra topologia que pode ser utilizada para subs-tituir os valores de altas resistências na arquitetura do INA com acoplamento capacitivo,


utilizando transistores para tal, é a do back-to-back, como descrita em (Pereira et al. 2014).A arquitetura do back-to-back pode ser visualizada na Figura 2.20.

(a)

(b)

Figura 2.20: (a), (b) são pseudo-resistores do tipo back-to-back (imagem adaptada).Fonte: Pereira et al. (2014).

Outra configuração de pseudo-resistor presente na literatura, é a proposta por Pancotto(2017) que pode ser observada na Figura 2.21. A proposta consite em utilizar a correntede fundo do transistor, de tal modo, que seja possível se obter a maior resistência possível(Pancotto 2017).

Figura 2.21: Pseudo-resistor proposto por Pancotto (2017).Fonte: Pancotto (2017).

Como os pseudo-resistores normalmente estão na faixa entre GΩ à TΩ, é muito difícilrealizar a medição do mesmo para validação do protótipo. Em Pereira et al. (2016) éapresentado um circuito que pode ser utilizada para caracterização dos pseudo-resistores,esta será detalhada no Capítulo 5.

Capítulo 3

Sistema proposto e Metodologia

Neste capítulo serão apresentadas as arquiteturas propostas para a implementação doamplificador de instrumentação, bem como, a metodologia utilizada para tal. Inicialmentena seção 3.1, serão expostos os requisitos que o sistema deve conter e as duas arquiteturasde OTA selecionadas para se realizar uma análise acerca do comportamento de ambas, everificação de qual melhor se aplica ao projeto. A metodologia utilizada para a imple-mentação deste trabalho é apresentada na seção 3.2, e por fim, a arquitetura propostapode ser observada na seção 3.3.

3.1 Circuito do Amplificador de instrumentaçãoPor meio da tabela 2.1 e do conteúdo abordado no 2 é possível elaborar quais pré-

requisitos são necessários para o sistema a ser projetado. É necessário levar em consi-deração que estes sinais apresentam em síntese baixas amplitudes e frequências, o queos deixam sujeitos a vários tipos de interferências, tanto relacionadas a fatores biológi-cos, quanto a fatores relacionados ao circuito implementado, como por exemplo, fonte dealimentação e o descasamento entre resistores.

A tabela 3.1 contém um resumo das características necessárias para o dispositivo aser implementado, e ainda, apresenta o grau de prioridade dado a cada característica parao projeto.

Para a escolha de qual topologia de amplificador de instrumentação utilizar, foi reali-zado um comparativo entre as arquiteturas de amplificadores de instrumentação existentes(como pode ser observado na tabela 2.2 e figura 2.12) com os requisitos básicos para osistema de tratamento de biopotenciais (presentes na tabela 3.1). A arquitetura que apre-sentou o melhor compromisso com os requisitos apresentados foi a escolhida para serimplementada neste projeto.

Após comparativo optou-se por se utilizar a topologia INA com acoplamento AC,uma vez que essa apresenta uma arquitetura mais simples que as demais e é indicada paraaplicações que envolvam baixo consumo, baixo ruído e um ganho com fácil manipulação,sendo este, determinado pela relação entre capacitores. E ainda, esta técnica pode serassociada a outras como autozero e choppers para o tratamento mais minucioso de ruídosde baixa frequência.

Algumas relações matemáticas podem ser extraídas a partir da arquitetura do INA com

30 CAPÍTULO 3. SISTEMA PROPOSTO E METODOLOGIA

CaracterísticasPrioridade

Alta Média BaixaBaixa Potência de Dissipação X

Baixo Ruído de Entrada X

CMRR X

PSRR X

Variação de Ganho X

Impedância de Entrada X

Rejeitar nível DC X

Largura de Banda X

Área do chip X

Tabela 3.1: Requisitos do sistema.

acoplamento AC (ver Figura 2.11). A equação 3.1 apresenta o ganho de banda passantefornecido por essa topologia (Harrison & Charles 2003).

AM =C1

C2(3.1)

A frequência de corte inferior do amplificador é dada pela relação entre a capacitânciae o resistor de realimentação, e pode ser verificada pela equação 3.2 (Harrison 2002).

fL =1

2πRC2(3.2)

A frequência de corte superior pode ser expressa pela relação entre o valor de trans-condutância do amplificador, o ganho de banda passante e o valor da capacitância decarga, como pode ser observado na equação 3.3 (Zhang et al. 2018).

fH =GM

2πAMCL(3.3)

Das equações acima podem ser retiradas as seguintes observações:

• o ruído 1/f presente no amplificador é dado também pelo valor do resistor R, ouseja, quanto maior esse valor, maior será o ruído projetado na entrada do circuito;

• O capacitor de entrada C1 é responsável por controlar o ganho do amplificador,como ele é quem mais contribui para a impedância de entrada do sistema, deveser manipulado de tal forma manter um nível de CMRR e impedância de entradaaceitável;

• Para ajustar a frequência de corte superior, deve-se ajustar o valor de CL (capacitorde carga);

3.1. CIRCUITO DO AMPLIFICADOR DE INSTRUMENTAÇÃO 31

• Além de auxiliar na frequência de corte inferior, os pseudo-resistores R fornecemum caminho para a polarização DC.

Com base nos dados fornecidos acima, tem-se que para essa arquitetura os ruídos sãomajoritariamente devido ao resistor R e ao circuito interno do amplificador implementado(OTA) utilizados. Sendo imprescindível que o projeto do OTA seja realizado de formacautelosa e visando que este apresente sempre o mínimo de ruído possível.

3.1.1 Amplificador Operacional de Transcondutância — OTAA literatura apresenta uma variada gama de arquitetura para amplificadores operaci-

onais de transcondutância, sendo que cada arquitetura apresenta um melhor comporta-mento para determinada tarefa que outras. Como esse projeto visa o baixo consumo ebaixo ruído, optou-se por pesquisar arquiteturas voltadas para essas aplicações. Algumasdelas são: OTA classe A ou AB, Cascode Telescópico, Folded-Cascode, Miller de dois es-tágios, Cascode simétrico e espelho de corrente (Current-Mirror) (Ng et al. 2016, Lopez-Martin et al. 2005, Harrison & Charles 2003). Na Figura 3.1 pode ser observada a arqui-tetura de OTA Current-Mirror, e a arquitetura do Folded-Cascode, pode ser observada naFigura 3.2.

Figura 3.1: Esquemático do OTA Current-Mirror proposto em Salhi & Godara (2010).Fonte: Salhi & Godara (2010).

Durante a pesquisa, viu-se que uma arquitetura que é muito difundida para esses ti-pos de aplicações, sendo utilizada para aplicações neurais, onde se exige o máximo deprecisão e o mínimo de interferências, é o OTA com espelhos de corrente simétricos, do


tipo single-ended ou na sua forma de fully-differential (Tseng et al. 2012) (Harrison &Charles 2003).

Figura 3.2: Esquemático do OTA Folded-Cascode apresentado em Wattanapanitch et al.(2007).

Fonte: Wattanapanitch et al. (2007).

Buscando otimizar essa arquitetura e em paralelo reduzir o consumo do sistema cadavez mais, Salhi & Godara (2010) apresentou a seguinte arquitetura que pode ser visu-alizada na Figura 3.1. Eles se basearam na topologia do Harrison & Charles (2003),e trouxeram uma modificação em relação à original, para tentar englobar uma variaçãomaior de sinais biológicos (em uma maior faixa de operação de frequência), mantendo oruído o mínimo possível e permanecendo com um ganho aceitável.

Outra arquitetura que é bem consolidada quando se trabalha com sistemas que exijamum baixo consumo e baixo ruído, é a do Folded-Cascode. Esse tipo de topologia apresentabons valores em relação a rejeição de ruídos e uma boa estabilidade. Essa arquitetura éutilizada e/ou apresentada em Wattanapanitch et al. (2007), Li et al. (2013), Baishnabet al. (2017) e Ng et al. (2016).

Os transistores de entrada (M1 e M2) são do tipo PMOS, devido como já mencionadoanteriormente, os transistores do tipo-p se comportam melhor em relação ao ruído flickerque os do tipo-n.

3.2. PROJETO TEÓRICO 33

3.2 Projeto TeóricoTodos os procedimentos e metodologia utilizados para a execução do projeto estão

detalhados nessa seção. É apresentado um algoritmo (fluxograma) a ser seguido até afinalização do projeto.

Na Figura 3.3 é possível verificar o fluxo a ser seguido para a implementação doprojeto do amplificador de instrumentação.

Simulações e

Análise

Dimensionamento

dos transistores

Esquemático

se comporta como

esperado?

Não

Confecção do

layout

Sim

Figura 3.3: Fluxo de projeto seguido.Fonte: Autoria Própria.

Inicialmente é realizado o dimensionamento dos transistores utilizando o método dogm/ID. Em seguida feitas simulações para verificar se o sistema implementado está secomportando como esperado. Caso não se comporte como esperado, é realizado um novodimensionamento do sistema, ou alguma modificação neste.

Para facilitar o projeto, o amplificador será dividido em blocos, por exemplo, seráprojetado inicialmente o bloco do OTA, realizadas as simulações a nível de esquemático,para em seguida ser dado inicio a confecção do seu leiaute. Estes mesmos procedimentossão repetidos para os demais blocos do sistema. Ao fim, quando todos os blocos forem


projetados separadamente, para o leiaute final, serão realizadas as associações entre osmesmos necessária para a construção do amplificador de instrumentação.

O método utilizado para realizar o dimensionamento dos transistores foi o gm/ID eestá descrito no Apêndice A, bem como, os tipos de simulações utilizadas.

3.3 Arquitetura Proposta

Foram projetadas três arquiteturas de INA com acoplamento capacitivo. Duas de umestágio, sendo uma com saída do tipo single-ended, de terminação simples; e outra comconfiguração do tipo fully-differential, com entradas e saídas do tipo diferencial. Ambasas arquiteturas pode ser observadas nas Figuras 3.4 e 3.5.

GM

-

+

Vin-

Vin+

C1

C1

C2

C2

R

R

CL

Vout

Figura 3.4: Esquemático do sistema proposto INA com terminação simples.Fonte: Autoria Própria.

Além das duas arquiteturas supracitadas, a Figura 3.6, pode ser observada uma ter-ceira arquitetura proposta para o projeto de um amplificador de instrumentação de baixoconsumo e baixo ruído para aplicações portáteis.

A arquitetura consiste em dois estágios de amplificação, sendo o primeiro estágiofully-differential, no qual tem-se entradas e saídas do tipo diferencial, o amplificador uti-lizado para esse estágio está representado por GM1. O segundo estágio, representado porGM2 é do tipo single-ended, com saída simples.

Optou-se por tal arquitetura, uma vez que um dos objetivos é que o sistema seja apli-cado para todos os biopotenciais, e o sistema proposto, possibilita uma manipulação me-lhor entre os ganhos do sistema, distribuindo-o entre os dois amplificadores, e também,um ajuste melhor quanto a frequência de operação do sistema, uma vez que essa varia defaixa para cada biopotencial. Esse sistema, pode ser configurado de tal forma que aco-mode os quatro principais biopotenciais existentes na literatura, subdividindo-o em INAfully-differential para o primeiro estágio e PGA (Amplificador de Ganho Programável)para o segundo.

3.3. ARQUITETURA PROPOSTA 35

GM1

+

-

Vin+

Vin-

C1

C1

C2

R

C2

R

Vout-

Vout+

Figura 3.5: Esquemático do sistema proposto INA com terminação diferencial.Fonte: Autoria Própria.

GM1

+

-

Vin+

Vin-

C1

C1

C2

R

CL

GM2

+

-

C3

C3

C4

C4

R

R

C2

R

Vout

Figura 3.6: Esquemático do sistema proposto dois estágios.Fonte: Autoria Própria.

O R representa a resistência obtida utilizando pseudo-resistores, que como já menci-onado, são configurações de transistores capazes de se obter elevados níveis de resistên-cias. No Capítulo 5 será feita uma análise acerca de algumas das arquiteturas de pseudo-resistores presentes na literatura. Os capacitores C1−4 são utilizados para ajustes de ganhoe frequências de cortes para as duas configurações.

As arquiteturas internas dos OTAs como citado, serão melhor descritas no Capítulo4. Serão consideradas para a análise arquiteturas que são voltadas para aplicações debaixo consumo, ruído e simplicidade quando comparada a demais arquiteturas presentesna literatura.

Capítulo 4

OTA para aplicações portáteis

Como visto no capítulo anterior, o Amplificador Operacional de Transcondutância éum bloco fundamental para a implementação do Amplificador de Instrumentação, vistoque este apresenta boa característica de ganho e frequência. No presente capítulo, serãoinicialmente apresentados os dimensionamentos dos transistores obtido por meio do mé-todo gm/ID, na seção 4.1. A fim de se realizar um comparativo entre arquiteturas de OTAe verificar qual apresenta um melhor comportamento para o tratamento dos biopotenciais,foi-se selecionada duas arquiteturas para serem analisadas, são elas: a do Current-Mirrore do Folded-Cascode. Os resultados obtidos por ambas as arquiteturas pode ser verificadonas seções 4.2 (para Current-Mirror) e 4.3 (para Folded-Cascode). A seção 4.4 expõeum comparativo entre as duas arquiteturas, levando em consideração seu comportamentoquanto ao consumo, ruído, ganho e largura de banda.

4.1 Dimensionamento do circuito por simulaçãoA arquitetura selecionada para o Amplificador de Instrumentação, foi a do INA com

acoplamento AC. Para o amplificador, normalmente faz-se uso do amplificador operaci-onal de transcondutância, esse amplificador está presente em diversas topologias na lite-ratura. Porém, para se realizar o comparativo entre topologias, optou-se por duas arqui-teturas que são muito citadas e apresentam bons desempenho quanto ao consumo, ruído,e tratamento de pequenos sinais. As duas arquiteturas escolhidas foram a do Current-Mirror e Folded-Cascode, que podem ser observadas nas Figuras 4.1 e 4.2.

Como citado no capítulo 3, o método utilizado para o dimensionamento dos transis-tores foi o método do gm/ID. Esse método surge como uma maneira de possibilitar umdimensionamento de forma mais eficaz e próxima da realidade que o método tradicio-nal (que utiliza as equações quadráticas de transistores MOS), uma vez que esse parte decurvas extraídas por meio de simulação utilizando o modelo do transistor disponível.

Outro ponto que deve ser ressaltado, é que este método considera os níveis de inversãodos transistores, como, fraca, forte e moderada. Durante o dimensionamento, dependendode qual inversão o projetista selecione para o transistor ou arranjo de transistores, ele (oueles) irá operar melhor para situações de alto ganho (inversão fraca) ou alta frequência,onde se trabalha com uma alta velocidade (inversão fraca), ou, o meio termo entre essesdois itens (inversão moderada). Durante a inversão fraca, os transistores tendem a possuir

38 CAPÍTULO 4. OTA PARA APLICAÇÕES PORTÁTEIS

IbV+ V-

Vout

M7

M9 M10

M8

M6M4M3

M1 M2

M5

Figura 4.1: OTA Current-Mirror.Fonte: Autoria Própria.

dimensões maiores, e por isso ocupam mais espaço, que os de inversão forte. Porém, oque se perde em tamanho, se ganha a nível de ruído e consumo por esses.

De modo a se realizar um comparativo entre as arquiteturas, foram realizadas algumassimulações, como as do tipo DC e AC; as simulações de ruído, para observar o comporta-mento do ruído referido à entrada (IRN, do inglês Input-Referred Noise); a simulação paraquantificar os níveis de ruído, NEF; as simulações de taxa de distorção harmônica (THD)para 1 %, utilizada para avaliar a linearidade dos amplificadores; e, as simulações parase obter a Razão de Rejeição de Modo Comum (CMRR) e a Razão de Rejeição da Fontede Alimentação (PSRR, do inglês Power Supply Rejection Ratio), que está relacionada acapacidade que o circuito terá de não variar seu valor de saída em função das fontes dealimentação.

Para se realizar o procedimento de dimensionamento dos transistores a fim de se re-alizar um comparativo entre as arquiteturas, foram estabelecidas algumas especificaçõespara o sistema, que podem ser observadas na Tabela 4.1.

A corrente de polarização do par de entrada de transistores de 0,5 µA foi um doscritérios utilizados para comparação, uma vez que com essa é possível avaliar o trade-off(o melhor comportamento) em relação ao consumo e ruído entre ambas as arquiteturas,utilizando o método de gm/ID. A Região considerada para a análise das arquiteturas deOTAs está destacada na Figura 4.3.

As duas arquiteturas do Folded-Cascode e Current-Mirror foram implementadas uti-lizando o processo de fabricação ON 0,5 µm CMOS. Como se trata de uma propostade um sistema de baixo consumo, optou-se realizar o dimensionamento para o consumo

4.1. DIMENSIONAMENTO DO CIRCUITO POR SIMULAÇÃO 39

Ib

V+ V-

Vout

M7

M9 M10

M8

M6

M4M3

M1 M2

M5

M13M14

M15

M12

M11

Figura 4.2: OTA Folded-Cascode.Fonte: Autoria Própria.

Ganho de banda média (AM) > 40 dB

Largura de banda (BW) > 1 kHz

CMRR > 80 dB

PSRR > 80 dB

Corrente de polarizaçãopara o par de entrada

0,5 µA

Ccarga (CL) 2 pF

Ruído referido à entrada (IRN) < 10 µVrms

NEF < 10

Tabela 4.1: Especificações estabelecidas para o dimensionamento dos OTAs.

mínimo de corrente possível, como supracitado, essa corrente foi de 0,5 µA para o parde entrada de transistores, e pelas relações de espelho e carga, podem ser encontradasas demais correntes. Sendo assim, considerando o sistema operando com o mínimo deconsumo previsto, as correntes de polarização (total, Ib) dos circuitos de Folded-Cascodee Current-Mirror, foram de 2 µA e 1 µA, respectivamente.

As Tabelas 4.2 e 4.3 apresentam os valores tanto para a largura (W), como para ocomprimento (L) dos transistores para as duas topologias de OTAs, utilizando o método


Frequência (Hz)

Volt

agem

(

V)

10-1

100

101

102

103

104

0.1 1 10 100 1000 10000

eletrodooffset

50/60 Hz

ruído 1/f

EOG

EEG

ECG

EMGI/E

Figura 4.3: Região sombreada considerada para análise dos OTAs.Fonte: Autoria Própria.

gm/ID.Os transistores podem ser dimensionados, considerando três tipos de inversão: a fraca,

forte e moderada. Sendo a moderada, aquela que estabelece um meio termo entre um bomganho e uma boa velocidade.

Transistores Tipo W/Lgm/IDsimulado

(V−1)M1,M2 PMOS 316/1,2 25

M3−6 NMOS 5/12 11,2

M7, M8 PMOS 5/2,4 13,5

M9, M10 PMOS 6/4,2 8,8

Tabela 4.2: Transistores para o OTA Current-Mirror.

Para os transistores do par de entrada em ambas as topologias, optou-se por realizaro dimensionamento, prevendo que estes deveriam operar em inversão fraca, uma vez queessa configuração apresenta bom comportamento em relação à rejeição de ruídos e aoganho (Harrison & Charles 2003).

Para os transistores que operam como carga, optou-se por fazê-los operar em inversãomoderada, e os espelhos e os transistores que são utilizados para a polarização (no casodo Folded-Cascode), em inversão forte.

Os valores de gm/ID disponibilizados nas Tabelas 4.2 e 4.3 são os valores de gm/IDjá obtidos por meio de simulação, o que evidencia a boa confiabilidade que o métodoapresenta, tendo em vista, que os valores obtidos após a simulação, correspondem quaseque em sua totalidade aos valores de gm/ID teóricos utilizados para realizar o dimensio-

4.2. OTA CURRENT-MIRROR 41

Transistores Tipo W/Lgm/IDsimulado

(V−1)M1,M2 PMOS 316/1,2 25

M3,M4 NMOS 5/15 9,2

M5,M6 NMOS 5/5,4 7,6

M7−10 PMOS 5/2,4 18.,3

M11,M12 NMOS 5/9,6 9,2

M13 PMOS 6/3 7,6

M14,M15 PMOS 5/4,8 7,6

Tabela 4.3: Transistores para o OTA Folded-Cascode.

namento.

4.2 OTA Current-MirrorA topologia do Curent-Mirror pode ser observada na Figura 4.1, é utilizada principal-

mente para aplicações de baixo consumo e baixo ruído, isso devido a sua configuraçãomais simples que as demais arquiteturas de OTA presentes na literatura.

Esse tipo de arquitetura, devido a possuir apenas três transistores empilhados, possibi-lita a redução da tensão de alimentação para ± 0,9 V sem comprometer o funcionamentodo mesmo, ou seja, mesmo com essa alimentação o circuito consegue amplificar os sinaisdentro das especificações e com menor consumo.

Ainda observando o comportamento dessa arquitetura quanto ao consumo, foi reali-zada a redução da corrente de polarização Ib para 0,5 µA, para a arquitetura do Current-Mirror não houve variação e/ou distorção no sinal. Se considerar a redução dessa corrente,e as fontes de alimentação operando em ± 1,5 V, o consumo do sistema pode ser reduzidoà 1,5 µW.

Para a análise de ruído, o parâmetro do NEF (Fator de Eficiência do Ruído) foi utili-zado para realizar um comparativo entre as duas arquiteturas, posto que este mede quãoeficiente uma arquitetura usando a relação de consumo-para-ruído. Para o cálculo dessavariável como já visto no Capítulo 3, faz-se necessário utilizar a largura de banda (BW)da arquitetura, com a corrente total desta e, o ruído referido à entrada. Substituindo osdados obtidos por simulação na equação do NEF (Equação A.6), obteve-se um valor de6,5.

Foi realizada também a simulação de THD para comparar a linearidade dessas arqui-teturas, para tal, utilizou-se o critério do 1 %. O resultado obtido foi de 27,4 mVp−p,sendo esse o sinal máximo permitido na entrada do amplificador, onde se garante umataxa de distorção harmônica de até 1 %.

Na Figura 4.4 podem ser observadas as curvas de ganho e fase para a topologia.É possível verificar na Figura 4.4 que o ganho em malha aberta foi de 56,48 dB, a


10-3

10-2

10-1

100

101

102

103

104

105

106

107

-40

-20

0

20

40

60

Gan

ho

(d

B)

10-3

10-2

10-1

100

101

102

103

104

105

106

107

-50

0

50

100

150

200

Frequência (Hz)

Fase (

°)

MF = 51.07 °

Ganho = 56.48 dBBW = 1.452 kHzGBW = 811.4 kHz

Figura 4.4: OTA Current-Mirror.Fonte: Autoria Própria.

largura de banda de 1,452 kHz, o produto ganho-banda 811,4 kHz, e a margem de fasede 51,07 o. O que atende as expectativas estabelecidas durante a especificação para asarquiteturas.

Além das simulações supracitadas, foram encontrados os valores de CMRR e PSRR.Para o Current-Mirror, ambos os valores encontrados foram > 110 dB. O que eviden-cia que esta arquitetura se comporta bem em relação aos sinais de modo-comum e pararejeitar as oscilações das fontes de alimentação.

4.3 OTA Folded-CascodeA arquitetura do Folded-Cascode pode ser verificada na Figura 4.2. Esse tipo de

arquitetura já é um pouco mais complexa que a anterior, e devido a possuir pelo menosquatro transistores empilhados, necessita de uma tensão de alimentação um pouco maiorpara operar que o Current-Mirror.

Foram também realizados testes a nível de consumo com essa arquitetura. Para aredução da corrente de polarização para 0,5 µA, o sinal em transiente apresentou umavariação considerável na distorção. Sendo seu melhor comportamento quando operandoà 2 µA (considerado o mínimo para esse caso). Do ponto de vista de variar as tensões dealimentação, o sistema consegue operar até a tensão de ± 1,25 V. Essa tensão é um poucomaior que a do Current-Mirror, devido justamente o par a mais de transistores em cascataque essa possui.

Na Figura 4.5 podes ser observadas as curvas de ganho e fase para a topologia.Como é possível verificar na Figura 4.5, o ganho em malha aberta foi de 48,69 dB, a

4.4. COMPARATIVO ENTRE ARQUITETURAS DE OTA E O ESTADO DA ARTE43

10-3

10-2

10-1

100

101

102

103

104

105

106

107

-40

-20

0

20

40

60G

an

ho

(d

B)

10-3

10-2

10-1

100

101

102

103

104

105

106

107

-50

0

50

100

150

200

Frequência (Hz)

Fase (

°)

MF = 56.5 °

Ganho = 48.69 dBBW = 2.721 kHzGBW = 556.2 kHz

Figura 4.5: OTA Folded-Cascode.Fonte: Autoria Própria.

largura de banda de 2,721 kHz, o produto ganho-banda 556,2 kHz, e a margem de fase de56,5 o. Assim como para a arquitetura do Current-Mirror, foi encontrados os valores deNEF e THD a partir de variáveis obtidas por simulação. O NEF para o Folded-Cascodefoi de 4,3, enquanto que o THD, de 16,4 mVp−p.

As simulações para CMRR e PSRR, revelaram valores de > 90 dB e > 89 dB, respec-tivamente. O que assim como a arquitetura anterior, representa bons valores para rejeiçãode sinais de modo-comum e interferências oriundas das fontes de alimentação.

4.4 Comparativo entre arquiteturas de OTA e o estadoda arte

A fim de se validar os valores obtidos por meio de simulação com os dois OTAs traba-lhados, fez-se um comparativo entre essas duas arquiteturas e dois trabalhos encontradosno estado da arte para o sistema proposto, são eles: Harrison & Charles (2003) e Hsu et al.(2018).

A Tabela 4.4 sumariza os dados obtidos nos dois trabalhos e nas duas arquiteturas aquianalisadas.

O trabalho de (Harrison & Charles 2003) usa a tecnologia CMOS com o processode 1,5 µm, enquanto que a do (Hsu et al. 2018) 0,13 µm e as aqui propostas, como jámencionado, 0,5 µm. A arquitetura que obteve o melhor desempenho quanto ao consumo,foi a do (Hsu et al. 2018), seguida do Current-Mirror, Folded-Cascode, e por fim, o(Harrison & Charles 2003).


Current-Mirror Folded-Cascode (Harrison & Charles 2003) (Hsu et al. 2018)

Tecnologia 0,5 µm 0,5 µm 1,5 µm 0,13 µm


± 1,5 V ± 1,5 V ± 2,5 V 2 V


1 µA 2 µA 16 µA 0,9 µA

Consumo 3 µW 6 µW 80 µW 1,8 µW

Ganho 56,48 dB 48,69 dB 39,5 dB 34,6 dB


1,452 k 2,721 k 0,025 – 7,2 k 0,9 – 350

GBW 811,4 kHz 556,2 kHz N/A N/A

CMRR > 110 dB > 90 dB ≥ 83 dB1 95 dB

PSRR > 110 dB > 89 dB ≥ 85 dB1 85 dB

Ruído referidoà Entrada

6,44 µVrms 4,13 µVrms 2,2 µVrms 3,2 µVrms

NEF 6,5 4,3 4,0 6,25

THD(max. signal)

(1 % )

27,4 mVp−p

(1 % )

16,4 mVp−p

(1 % )

16,7 mVp−p

(0,06 % )

5,5 mVp−p110 Hz – 5 kHz.

Tabela 4.4: Comparação de resultados entre os Amplificadores Operacionais de Trans-condutância.

Quanto ao ganho, o que mostrou o melhor desempenho foi o Current-Mirror, com56,48 dB, seguindo do Folded-Cascode, com 48,69 dB, Harrison & Charles (2003), com39,5 dB e do Hsu et al. (2018), com 34,6 dB. Além de apresentar o melhor desempenhopara ganho, a arquitetura do Current-Mirror, apontou o melhor desempenho quanto arejeição de sinais de modo comum (CMRR) e de PSRR.

O menor ruído referido a entrada, foi retratado por Harrison & Charles (2003), com2,2 µVrms, seguido do Hsu et al. (2018), com 3,2 µVrms, Folded-Cascode, com 4,13µVrms e, Current-Mirror, com 6,5 µVrms.

Esses ruídos foram utilizados, em conjunto com as larguras de bandas e respectivascorrentes de polarização de cada arquitetura, para calcular o Fator de Eficiência do Ruído(NEF), sendo o Harrison & Charles (2003), o que apresentou a melhor eficiência emrelação ao ruído, seguido do Folded-Cascode, Hsu et al. (2018) e Current-Mirror.

Em relação a Taxa de Distorção Harmônica (THD), a que consegue suportar o maiorsinal de entrada à uma taxa de 1 % de distorção é o Current-Mirror, seguido do Harrison& Charles (2003), Folded-Cascode e Hsu et al. (2018).

De forma geral, tem-se que ambas as arquiteturas avaliadas se mostraram bem qua-lificadas para atuar em sistemas de baixo consumo e ruído. É possível observar que aarquitetura que apresentou um melhor desempenho e/ou eficiência em relação ao ruído,não se comportou tão bem em relação ao consumo, distorção harmônica, ganho (dB) eCMRR e PSRR. Em contrapartida, a que apresentou os melhores desempenhos em relação

4.4. COMPARATIVO ENTRE ARQUITETURAS DE OTA E O ESTADO DA ARTE45

aos itens supracitados, não apresentou os melhores resultados em relação ao ruído.Portanto, tem-se que antes da escolha da arquitetura para o projeto, faz-se necessário

uma análise acerca de quais serão as prioridades dada a cada configuração, quer seja elamelhor comportamento quanto ao ruído, ou, em relação ao consumo.

As prioridades atribuídas para a seleção do sistema proposto neste trabalho, foramdiscutidas o capítulo 3 desta dissertação.

Capítulo 5

Análise de Pseudo-resistores

Como apresentado no capítulo 2, são vários os tipos de arquiteturas que podem serutilizadas como pseudo-resistores presentes na literatura. Estes pseudo-resistores são im-plementados a partir de uma combinação de transistores do tipo NMOS e PMOS, podendoser compostos tanto por transistores de um só tipo, como por uma combinação de transis-tores dos dois tipos. No presente capítulo, será feita uma análise em nível de simulação dealgumas destas arquiteturas, de modo a selecionar uma destas topologias para fazer partedo sistema. Por fim, é apresentado um circuito para a caracterização deste pseudo-resistor.

5.1 Circuito do Pseudo-resistorO pseudo-resistor foi utilizado pela primeira vez em arquiteturas de amplificador de

instrumentação por Harrison & Charles (2003), no seu trabalho intitulado "low-powerlow-noise CMOS amplifier for neural recording applications". Para a arquitetura entãoapresentada, era necessário fazer o uso de elevados valores de Resistência (na casas dosGΩ e TΩ) a fim de se obter um valor de frequência de corte baixo.

Utilizar resistores à nível de circuito integrado se torna cada vez mais inviável a me-dida que o valor de sua resistência aumenta, e consequentemente, os valores de área ocu-pados em chip e de ruído se elevam também. A alternativa apontada por Harrison &Charles (2003), foi utilizar uma arquitetura proposta em Delbruck & Mead (1994)1.

O funcionamento mais detalhado para esse modelo, já foi discutido na seção 2.6. Del-bruck & Mead (1994) considerou que o elemento adaptável (pseudo-resistor) funcionariacomo uma espécie de par de diodos em paralelo, com polaridades opostas e com umarelação de Corrente-Tensão (I-V) que pode ser observada na Figura 5.1.

Harrison & Charles (2003) em seu trabalho, utilizou dois transistores conectadoscomo diodos MOS-bipolar em série para assim reduzir a distorção provenientes de gran-des oscilações na saída, melhorando também a linearidade (Dubey et al. 2014), e ainda,utilizou esses dois transistores na região sub-limiar para se aproximar de grandes valoresde resistências.

Apesar desta ser uma topologia simples e bastante utilizada, não há um parâmetro quea compare com outras topologias, do ponto de vista da linearidade em relação a variaçõesde tensão e da resistência.

1O pseudo-resistor era um elemento adaptável utilizado em um circuito foto-receptor.

48 CAPÍTULO 5. ANÁLISE DE PSEUDO-RESISTORES

Corrente

(A)

Tensão (V)

Figura 5.1: Relação I-V para o elemento adaptável (imagem adaptada).Fonte: Benko et al. (2016).

Neste trabalho, uma análise em nível de simulação é realizada, de modo a se comparardiversas topologias em relação a linearidade e resistência.

Foram realizadas simulações DC para variações de tensão nos terminais do pseudo-resistor, para diversas arquiteturas.

Para se obter os valores de resistência (R) dos pseudos-resistores, foram considera-das variações de tensões grandes e pequenas (∆V) sob o pseudo-resistor. Para a análiseconsiderou 3 variações:

• ∆V = 400 mV;• ∆V = 200 mV;• ∆V = 50 mV.

O valor de resistência é baseado numa variação de tensão por variação de corrente.Dada da seguinte forma (Harrison & Charles 2003):

R =dVdI

(5.1)

Ainda em Harrison & Charles (2003), eles constataram que uma variação de tensão|∆V| < 0,2 V, forneceu uma resistência de dV/dI > 1011 Ω.

Para extrair esses valores de ∆V foi implementado o circuito da Figura 5.2.Estas simulações são apresentadas para a arquitetura de pseudo-resistor apresentada

pelo Harrison & Charles (2003), de modo a exemplificar a metodologia utilizada.

5.1. CIRCUITO DO PSEUDO-RESISTOR 49

V

R

Figura 5.2: Circuito para simulação com pseudo-resistor.Fonte: Autoria Própria.

Na Figura 5.3 pode ser observado o circuito utilizado para a simulação com a arquite-tura de pseudo-resistor apresentada pelo Harrison & Charles (2003) e a curva I-V geradapela simulação.

R

V

(a)

(b)

Corr

ente

(A

)

Tensão (V)

15

10

5

0-0,4 -0,2 0 0,2 0,4 0,6

x10-13

Figura 5.3: (a) Circuito para simulação com arquitetura do Harrison & Charles (2003);(b) Curva I-V obtida pela simulação.


É realizada a extração dos pontos das curvas para as variações de ∆V = 400 mV, ∆V =200 mV e ∆V = 50 mV, considerando a região MOS dessa configuração. Para tal, foramainda consideradas, dentro da região MOS, duas subdivisões, a de maior linearidade (emtorno do zero) e a de maior variação.

Para cada ponto de tensão extraído foi obtido seu respectivo valor em corrente, de tal


forma que ao final, a razão entre a variação de tesão (∆V) e a variação de corrente (∆I),resulta no valor de resistência (ver Equação 5.1).

Os valores obtidos para a resistências nas duas sub regiões para o pseudo-resistorretratado por Harrison & Charles (2003), para cada variação de ∆V podem ser observadosna Tabela 5.1.

Variação Sub-região R (Ω)

50 mVmais linear 6,78·1011

maior variação 3,39·1011





Tabela 5.1: Resistências obtidas por simulação para topologia do Harrison & Charles(2003).

Como esperado, a região mais próxima da tensão V = 0 V, apresenta uma maior line-aridade, e como consequência, resulta em valores maiores de Resistência. Ainda comomencionado no próprio trabalho, esses valores alcançam a faixa de R > 1011 Ω.

De acordo com Benko et al. (2016) esses pseudo-resistores apresentam resistênciasaltas (> 1013 Ω) para nível de pequenos sinais, e baixas resistências para grandes sinais. Otrabalho ainda menciona que devem ser realizadas duas considerações acerca dos pseudo-resistores: o modelo e o sistema que será utilizado para caracterizá-lo.

Benko et al. (2016) constatou que os modelos do transistor não conseguem represen-tar (prever) o comportamento do pseudo-resistor de forma fiel, e por isso, há uma discre-pância entre os valores teóricos obtidos por simulação, e os valores práticos alcançadosexperimentalmente.

Para tal, ele fez uso da topologia do tipo back-to-back utilizando transistores do tipoPMOS (ver Figura 2.20), e variou tanto os tamanhos (para largura e comprimento do canaldos transistores, W e L, respectivamente), quanto fez associação com pseudo-resistor dotipo back-to-back em série de 2 e 3. Os valores simulados para as resistências estavam nafaixa de > 1010 Ω, e os obtidos experimentalmente eram superiores à > 1012 Ω.

Visando criar um comparativo entre as demais arquiteturas de pseudo-resistores, éproposto neste trabalho um parâmetro, que relaciona a variação de resistência para pe-quenas e grandes variações de tensão nos terminais do pseudo-resistor, com a sua resis-tência absoluta. Esse parâmetro, será representado por ∆R e chamado de parâmetro devariabilidade.

Estas simulações são realizadas para algumas das topologias apresentadas no Capí-tulo 2, de modo a se levantar este parâmetro comparativo. Foi considerado que todosos transistores possuiriam as mesmas dimensões para comprimento e largura, sendo elasrespectivamente de, 4 × 4 µm.

O parâmetro de variabilidade (∆R), foi obtido utilizando a seguinte equação 5.2.

5.1. CIRCUITO DO PSEUDO-RESISTOR 51

∆R% =

∣∣∣∣ R400mV −R50mV

maior_valor_entre(R400mV ,R50mV )

∣∣∣∣ ·100% (5.2)

Foram calculados dois valores de ∆R(%), uma para a região com maior variação, eoutra para a região mais linear (denotado por ∆R0(%)). O parâmetro leva em consideraçãoos valores de resistência para grande variação (400 mV) e pequena variação (50 mV) detensão. e ainda, o maior valor entre esses dois.

Assumindo assim que tanto para variações grandes, quanto para variações pequenas,o resultado obtido de resistência para esse pseudo-resistor está dentro dessa margem deconfiança dada por ∆R.

A Figura 5.4 apresenta os valores de ∆R encontrados para as grandes variações. Comomencionado, esses valores foram obtidos para algumas arquiteturas de pseudo-resistoresapresentadas no Capítulo 2.

0 5 10 15 20 2510

11

1012

1013

ΔR (%)

R (Ω

)

Harrison & Charles (2003)

Granado et al. (2017)

Wang et al. (2015)1

Benko et al. (2016)

Kassiri et al. (2013)

Wang et al. (2015)2

Pereira et al. (2016)

1Arquitetura do MBPR - Pseudo-Resistor MOS-bipolar2Arquitetura do BTPR - Pseudo-Resistor Sintonizável balanceado

Figura 5.4: Valores de ∆R em função dos valores de Resistência.Fonte: Autoria Própria.

Como pode ser observado na Figura 5.4, as arquiteturas que apresentaram a melhorrelação foram a do Harrison & Charles (2003) e a apresentada por Granado et al. (2017),assegurando uma variação menor que 1 %, para grandes e pequenas variações de ten-são. Porém, vale destacar que a topologia apresentada por Granado et al. (2017) tende aapresentar valores de resistência maior que a do Harrison & Charles (2003). Ambos ospseudo-resistores apresentam configurações parecidas e são compostos por transistoresdo tipo-P (PMOS).

Essas arquiteturas foram seguidas (considerando uma subregião de maior variação),da arquitetura utilizando NMOS apesentada pelo Kassiri et al. (2013), o MBPR do Wanget al. (2015), back-to-back utilizando PMOS do (Benko et al. 2016), BTPR do Wang et al.(2015) e do back-to-back utilizando NMOS do Pereira et al. (2016).

Como pode ser verificado, as arquiteturas com transistores NMOS apresentam os mai-ores valores de resistência, isso ocorre porque em pequenas variações de tensão (< 0,5 V),


o canal estará "invertendo", e por isso, o NMOS apresenta uma maior contribuição delacunas na corrente que flui pelo canal, e como consequência, uma maior resistência.

A Figura 5.5 apresenta os valores de ∆R0 encontrados para a sub-região de maiorlinearidade.

-1 0 1 2 3 4 5 6 7 8 9 1010

11

1012

1013

ΔR (%)

R (Ω

)

Harrison & Charles (2003)

Granado et al. (2017)

Wang et al. (2015)2

Wang et al. (2015)1

Benko et al. (2016)

Pereira et al. (2016)Kassiri et al. (2013)

1Arquitetura do MBPR - Pseudo-Resistor MOS-bipolar2Arquitetura do BTPR - Pseudo-Resistor Sintonizável balanceado

Figura 5.5: Valores de ∆R0 em função dos valores de Resistência.Fonte: Autoria Própria.

Assim como para grandes variações, na sub-região de maior linearidade os trabalhosque apresentação o melhor comportamento foram os apresentados pelo Harrison & Char-les (2003) e Granado et al. (2017). Seguidos das duas topologias selecionadas do Wanget al. (2015), Benko et al. (2016), Kassiri et al. (2013) e Pereira et al. (2016).

Como pode ser constatado pela Figura 5.5, para a região de maior linearidade as arqui-teturas com transistores PMOS apresentaram as menores variações, e consequentemente,a maior confiança entre os resultados, que as duas arquiteturas de pseudo-resistores utili-zando NMOS.

Dessa forma, pode-se observar que a arquitetura que melhor apresentou compromissoentre a confiabilidade e resistência, é a arquitetura apresentada em Granado et al. (2017).

Esta topologia será a selecionada para o projeto do amplificador de instrumentaçãoproposto, visto que é uma arquitetura simples e que apresenta uma boa linearidade, alémde atingir elevados níveis de resistência.

A arquitetura selecionada pode ser visualizada na Figura 5.6.

Figura 5.6: Pseudo-resistor escolhido.Fonte: Autoria Própria.

5.2. CIRCUITO DE CARACTERIZAÇÃO DE PSEUDO-RESISTOR 53

5.2 Circuito de caracterização de Pseudo-resistorComo os pseudo-resistores normalmente estão na faixa entre GΩ à TΩ, é difícil rea-

lizar a medição do mesmo para validação do protótipo. Em Pereira et al. (2016) é apre-sentada uma proposta de circuito que pode ser utilizada para caracterização dos pseudo-resistores, essa configuração pode ser vista na Figura 5.7.

Figura 5.7: Sistema utilizado para caracterização de pseudo-resistores.Fonte: Pereira et al. (2016).

O circuito consiste em um filtro passa-baixas RC e dois amplificadores seguidor defonte, que fornecem uma isolação, evitando assim problemas relacionados a conexão di-reta do circuito com alta impedância aos eletrodos e ambiente externo (Benko et al. 2016).Dois pseudo-resistores são ligados para formar o filtro RC (responsável pela curva simé-trica I–V), sendo a capacitância total composta pela capacitância projetada mais a ca-pacitância do gate do transistor M4, as demais capacitâncias e resistências parasitas sãodesprezadas.

Esse tipo de proposta utiliza a relação de constante de tempo (tempo de carga docapacitor) para caracterizar o pseudo-resistor, sabe-se os valores de ∆t e da capacitância,e por meio de um equacionamento, se encontram os valores de resistência (Pereira et al.2016).

Capítulo 6

Amplificador de Instrumentação

O desenvolvimento de circuitos e sistemas para o registro dos biopotenciais em tec-nologia CMOS podem viabilizar soluções de baixo consumo para aplicações portáteis,como em dispositivos vestíveis ou monitoramento remoto de sinais vitais. O amplificadorde instrumentação é um bloco fundamental para viabilizar a aquisição destes biopotenci-ais e a escolha de sua arquitetura está diretamente relacionada a obtenção dos requisitospara tais aplicações.

Este capítulo apresenta o amplificador de instrumentação proposto em duas configu-rações: um e de dois estágios. Na primeira configuração, foram trabalhados dois tiposde amplificadores: o com a terminação simples (ou do inglês, single-ended) (ver Subse-ção 6.1.1) e com a terminação diferencial (ou do inglês fully-differential) (ver Subseção6.1.2). Na arquitetura com dois estágios, que pode ser verificada na Seção 6.2, o pri-meiro foi configurado como fully-differential e o segundo como single-ended, de modo apermitir um ajuste do ganho de acordo com a aplicação específica.

Na seção 6.3, podem ser observados os leiautes implementados para as arquiteturas eum resumo dos resultados obtidos.

6.1 Amplificador de Instrumentação de um estágioPor apresentar uma maior simplicidade em sua construção e, por possuir um bom

comportamento em aplicações de baixo consumo, optou-se após a análise realizada noCapítulo 4, pela utilização da arquitetura do amplificador operacional de transcondutânciaCurrent-Mirror para ambas as topologias.

A primeira arquitetura proposta nessa dissertação, consiste num amplificador de ins-trumentação com acoplamento AC single-ended, e será discutido na Subseção 6.1.1. Issosignifica, que a sua saída será simples (single-ended).

Na Subseção 6.1.2 serão abordados os resultados obtidos para a arquitetura fully-differencial projetada, de saída diferencial.

6.1.1 Terminação Simples ou single-endedPara a arquitetura de Terminação simples foi utilizado o Current-Mirror, e pode ser

observada na Figura 6.1.

56 CAPÍTULO 6. AMPLIFICADOR DE INSTRUMENTAÇÃO

GM

+

-

Vin+

Vin-

C1

C1

C2

C2

R

R

CL

IbV+ V-

Vout

M7

M9 M10

M8

M6M4M3

M1 M2

M5

GM

Vout

Figura 6.1: Amplificador de Instrumentação com acoplamento capacitivo single-endedcom um estágio.


Esse tipo de topologia como já discutido, possui os ganhos dados pela relação entre ascapacitâncias de C1 e C2 (ver equação 3.1), de tal forma, que a manipulação desses doisdispositivos permite a variação do ganho do amplificador.

Outra relação importante apresentada no Capítulo 3 pelas equações 3.2 e 3.3 são as defrequências de operação de corte superior e inferior, que podem ser determinadas tambémfazendo a manipulação dos capacitores C2 e CL, e da resistência obtida pelo pseudo-resistor R, e dos ganhos do amplificador operacional de transcondutância GM e ganho debanda passante AM.

Assim como no Capítulo 4 foram apresentadas algumas simulações realizadas com aarquitetura. Para analisar o comportamento do Current-Mirror como a topologia do INAcom acoplamento capacitivo, foram realizadas simulações no tempo, AC, de ruído, dedistorção e a nível de consumo.

Inicialmente o dimensionamento realizado foi o apresentado no Capítulo 4, porém, fo-ram realizadas algumas simulações e considerações quanto a arquitetura do OTA Current-Mirror, e analisando os dados em simulação com a configuração, foram realizadas algu-mas modificações no dimensionamento do mesmo.

Segundo (Harrison & Charles 2003), os transistores M3−6 e M7−8 devem apresen-tar transcondutâncias (gm3−6 e gm7−8) bem menores que a transcondutância do par de

6.1. AMPLIFICADOR DE INSTRUMENTAÇÃO DE UM ESTÁGIO 57

entrada (gm1), isso resulta numa diminuição considerável na contribuição do ruído.A manipulação do gm pode ser realizada com o ajuste da relação W/L desses transis-

tores. De tal forma que, (W/L)3−6, (W/L)7−8 (W/L)1 seja atendido. A medida queessa relação W/L diminui, faz com que os transistores M3−6 e M7−8 passem a operar eminversão forte e/ou moderada, para que seja atingido o estabelecido, e como consequência,a redução do ruído de entrada (Harrison & Charles 2003).

Utilizando as considerações supracitadas, o dimensionamento para essa arquitetura,após uma série de testes ficou como demonstrado na Tabela 6.1.

Transistores Tipo W/LM1,M2 PMOS 220/1

M3−6 NMOS 5/15

M7, M8 PMOS 5/2

M9, M10 PMOS 6/4

Tabela 6.1: Dimensionamento utilizado para o OTA Current-Mirror single-ended.

Para todas as simulações realizadas nesta dissertação, utilizou-se o simulador Spectre-Virtuoso da Cadence Design Systems.

Inicialmente, foi realizado teste com a topologia em malha-aberta, e na sequência,fechada a malha para transformar o amplificador na arquitetura com acoplamento AC.

10-3

10-2

10-1

100

101

102

103

104

105

106

0

10

20

30

40

50

60

Frequência (Hz)

Ga

nh

o (

dB

)

Figura 6.2: Ganho de manha aberta amplificador com um estágio e de saída simples.Fonte: Autoria Própria.


Assim como no Capítulo 4, foram realizados testes variando as fontes de tensão (VDDe VSS) e a corrente de polarização (Itot = Ib) em malha aberta. A Tabela 6.2, apresenta osvalores obtidos por simulação de redução de fontes de alimentação e polarização para oCurrent-Mirror.

Tensão deAlimentação (V)

Itot (A) Ganho (dB) BW (Hz) GBW (Hz) MF (o)IRN

(Vrms)NEF

± 0,9 1,2E-06 54,76 1,588E+03 7,3600E+05 52,35 6,915E-06 7,308

± 1,0

8,0E-07 54,85 1,361E+03 6,4670E+05 53,8 7,118E-06 6,634

1,0E-06 54,88 1,661E+03 7,7810E+05 52,02 6,814E-06 6,428

1,2E-06 54,92 1,940E+03 9,0030E+05 50,51 6,533E-06 6,246

1,5E-06 54,92 2,336E+03 1,0630E+06 48,69 6,244E-06 6,083

2,0E-06 54,93 2,901E+03 1,2880E+06 46,47 6,485E-06 6,546

4,0E-06 54,89 4,488E+03 1,8710E+06 41,77 6,066E-06 6,962

± 1,2

8,0E-07 54,96 1,373E+03 6,6210E+05 53,98 7,082E-06 6,572

1,0E-06 55,01 1,684E+03 8,0280E+05 52,12 6,750E-06 6,324

1,2E-06 55,04 1,993E+03 9,3740E+05 50,51 6,454E-06 6,088

1,5E-06 55,08 2,442E+03 1,1300E+06 48,43 6,615E-06 6,302

2,0E-06 55,12 3,181E+03 1,4310E+06 45,59 6,350E-06 6,121

4,0E-06 55,12 5,939E+03 2,4430E+06 38,7 5,684E-06 5,671

± 1,5

8,0E-07 55,03 1,379E+03 6,7290E+05 54,34 7,060E-06 6,537

1,0E-06 55,09 1,691E+03 8,1670E+05 52,47 6,718E-06 6,280

1,2E-06 55,13 1,997E+03 9,5390E+05 50,86 6,425E-06 6,055

1,5E-06 55,17 2,451E+03 1,1510E+06 48,76 6,592E-06 6,269

2,0E-06 55,22 3,187E+03 1,4580E+06 45,94 6,334E-06 6,100

4,0E-06 55,28 6,019E+03 2,5290E+06 38,82 5,637E-06 5,587

± 1,7 1,2E-06 55,17 2,007E+03 9,6290E+05 51,07 6,426E-06 6,041

± 2,0 1,2E-06 55,12 2,030E+03 9,7440E+05 51,35 6,407E-06 5,989

± 2,2 1,2E-06 54,97 2,077E+03 9,8150E+05 51,52 6,395E-06 5,909

± 2,5

8,0E-07 54,15 1,570E+03 6,9940E+05 55,19 7,057E-06 6,124

1,0E-06 54,24 1,918E+03 8,4870E+05 53,34 6,714E-06 5,893

1,2E-06 54,32 2,254E+03 9,9200E+05 51,73 6,409E-06 5,685

1,5E-06 54,41 2,750E+03 1,1930E+06 49,65 6,583E-06 5,911

2,0E-06 54,53 3,548E+03 1,5190E+06 46,79 6,322E-06 5,770

4,0E-06 54,81 6,525E+03 2,6440E+06 39,64 5,606E-06 5,336

Tabela 6.2: Simulações de consumo.

A Tabela 6.2 expõe os valores de Ganho, Largura de Banda (BW), produto Ganho-banda passante (GBW), Margem de Fase (MF), Ruído referido à entrada (IRN), Fator deEficiência do Ruído (NEF) e Consumo para cada variação das fontes.

O que se pode observar é que, o aumento da corrente de polarização (Ib) influencia naMargem de Fase da arquitetura, reduzindo-a. Em contrapartida, o aumento dessa mesmacorrente, reduz consideravelmente o Rúido referido à entrada (IRN) e aumenta a largura


de banda (BW) e, como o ganho se mantém quase constante, consequentemente aumentatambém o Produto ganho-banda passante (GBW).

Devido à redução nos níveis de ruído e aumento da banda passante, o aumento da cor-rente de polarização também influencia no valor do NEF, contribuindo para a sua redução.

Com o aumento da corrente, tem-se um maior consumo por parte da arquitetura.Para avaliar o desempenho em relação as fontes de alimentação VDD e VSS, fixou-se a

corrente em 1,2 µA e variou os valores das fontes em: ± 0,9 V, ± 1,0 V, ± 1,2 V, ± 1,5V, ± 1,7 V, ± 2,0 V, ± 2,2 V e ± 2,5 V.

Pode-se observar que o maior valor de ganho obtido foi quando a arquitetura estavaalimentada à ± 1,5 V. a largura de banda também aumenta com o aumento da tensão dealimentação, e consequentemente, o produto ganho-banda passante também.

De um modo geral, o aumento das tensões de alimentação também ocasiona numaumento na Margem de Fase da arquitetura e, numa redução do ruído referido à entrada.Como resultado da redução do ruído e aumento da largura de banda, há uma redução doNEF.

O consumo final da topologia irá aumentar também com o aumento das tensões dealimentação.

Ao fechar a malha, optou-se por utilizar um ganho de 40 dB, sendo assim, os capaci-tores C1 e C2 foram configurados para, 9,026 pF e 92,6 fF, respectivamente. Os valoresdos capacitores são configurados segundo a sua área e perímetro de ocupação em chip e,determinado segundo a tecnologia trabalhada.

A equação fornecida para o cálculo das capacitâncias pode ser observada na Equação6.1. A área e o perímetro são determinados pela relação de largura e comprimento dessescapacitores.

Ctotal =Carea ·AREA+Cperimetro ·PERIMET RO (6.1)

onde Carea = 0,9 f F e Cperimetro = 0,065 f F .Como mencionado no Capítulo 5, os valores de pseudo-resistores obtidos por simula-

ção, divergem dos obtidos experimentalmente. E por isso, foi considerado em simulaçãoos valores de pseudo-resistores esperados para a arquitetura. Foi estabelecido para essaarquitetura um ganho de 40 dB, que pode ser configurado manipulando os valores decapacitância.

A curva para o ganho dessa arquitetura em malha fechada podem ser observadas naFigura 6.3.

O ganho obtido para a arquitetura single-ended foi de 41,25 dB e a banda foi de 263mHz à 9,1 kHz.

Foi realizada também simulação no tempo, como pode ser observado na Figura 6.4.Para esse tipo de simulação, optou-se por utilizar um sinal senoidal com a mesma

amplitude e frequência que pode ser assumida por um biopotencial, que foi de 5 mV naentrada do amplificador. Como o amplificador está configurado para um ganho de 40 dB,a saída esperada é de 500 mV, como pode ser observado.

Para se encontrar os valores de CMRR e PSRR, faz-se necessário realizar as simula-ções para se obter o ganho diferencial e ganho comum para a arquitetura.


10-3

10-2

10-1

100

101

102

103

104

105

106

-5

0

5

10

15

20

25

30

35

40

45

50

Frequência (Hz)

Ga

nh

o (

dB

)

Figura 6.3: Ganho do amplificador de instrumentação com saída simples.Fonte: Autoria Própria.

Os valores de CMRR e PSRR obtidos para a arquitetura do INA com acoplamento ACsingle-ended utilizando Current-Mirror foi de > 110 dB e > 110 dB, respectivamente.

Assim como no Capitulo 4, foi realizada a simulação de THD utilizando o critério de1 %. O resultado obtido foi de 31,3 mVp−p, pra o valor máximo permitido na entrada doamplificador, onde se garante uma distorção de até 1%.

Para o cálculo do NEF, foi obtido os valores de largura de banda e ruído referido à en-trada (em Vrms) por meio do simulador Spectre. O ruído de entrada para essa arquiteturafoi de 6,35 µVrms, e a largura de banda de 263 mHz - 9,1 kHz, o que resultou num NEFde 2,8.

6.1.2 Terminação diferencial ou fully-differential

A topologia de OTA utilizada para o fully-differential foi também a do Current-Mirrore pode ser observada na Figura 6.5.

Assim como para a arquitetura single-ended, foram realizadas algumas simulaçõescom a fully-differential.

A Tabela 6.3, contém o dimensionamento que foi utilizado para essa arquitetura deOTA.

Como pode ser observado, a mesma distribuição utilizada para o dimensionamentodo single-ended foi aplicada para estimar o tamanho dos transistores do fully-differential.Como se assumiu o mesmo comportamento para os pares do transistor, não houve modi-ficações.

A arquitetura do fully-differential é utilizada em situações para conectar com outro


0 0,05 0,1 0,15 0,2 0,25 0,3 0,35 0,4 0,45 0,5-0,8

-0,6

-0,4

-0,2

0

0,2

0,4

0,6

0,8

tempo (s)

Te

nsã

o (

V)

Sinal na saída

Sinal na entrada

Figura 6.4: Sinais de entrada e saída do amplificador.Fonte: Autoria Própria.

Transistores Tipo W/LM1,M2 PMOS 220/1

M3−8 NMOS 5/15

M9−12 PMOS 5/2

M13, M14 PMOS 6/4

Tabela 6.3: Dimensionamento utilizado para o OTA Current-Mirror fully-differential.

estágio de entrada diferencial, bem como, para auxiliar na redução de ruídos quando setrabalha com pequenos sinais.

A Figura 6.6 apresenta o ganho obtido para essa arquitetura em malha aberta.Como pode ser observado, o ganho para essa arquitetura pode chegar à 55,12 dB, com

banda em malha aberta de 1 kHz.Esse tipo de arquitetura apresenta uma melhor estabilidade quando comparada à do

tipo single-ended, e ruído um pouco menor também.A Figura 6.7 apresenta o ganho obtido em malha fechada.Assim como para a arquitetura anterior, para validar o funcionamento desta, foi esta-

belecido um ganho de 40 dB, obtido por meio da manipulação dos valores de capacitância.O ganho obtido para essa arquitetura após o fechamento da malha de realimentação

foi de 34,56 dB, com frequências de corte de 189 mHz à 9,5 kHz, que engloba boa partedos biopotenciais.

A simulação no tempo para essa arquitetura pode ser visualizada na Figura 6.8.


GM1

+

-

Vin+

Vin-

C1

C1

C2

R

C2

R

Vout-

IbV+ V-

Vout-

M11

M13 M14

M10

M8M4M3

M1 M2

M5

Vout+

M12

M6

M9

M7

GM1

Vout+

Figura 6.5: Amplificador de Instrumentação fully-differential.Fonte: Autoria Própria.

Foi considerado um sinal senoidal de 5 mV e 40 Hz, para simular a faixa de frequênciae amplitude que um biopotencial pode assumir.

O cálculo do NEF foi efetuado utilizando os valores de largura de banda e ruído refe-rido à entrada (em Vrms) obtidos por simulação, sendo seus valores respectivamente de,189 mHz - 9,5 kHz Hz e 5,31 µVrms. O NEF estimado foi de 2,3.

Os valores de CMRR e PSRR obtidos para a arquitetura do INA com acoplamento ACfully-differential utilizando Current-Mirror foi de > 110 dB e > 75 dB, respectivamente.

6.2 Amplificador de instrumentação de dois estágiosAlguns biopotenciais possuem sinais de pequenas amplitudes, na faixa dos µV por

isso, faz-se necessário o uso de dois estágios de amplificação. Outro ponto a ser conside-rado é que o uso desses dois estágios para dividir o ganho em dois amplificadores, auxiliana redução de ruídos. Como esse é mais presente no primeiro estágio, deve-se ter umaatenção maior com o mesmo em relação ao ruído. Além disso, a utilização de um segundoestágio, permite a configurabilidade do ganho.

No Capítulo 2 pode-se observar que o estágio mais importante do condicionamentode um pequeno sinal é o primeiro. Tendo em vista que este terá o contato direto com o

6.2. AMPLIFICADOR DE INSTRUMENTAÇÃO DE DOIS ESTÁGIOS 63

10-3

10-2

10-1

100

101

102

103

104

105

106

0

10

20

30

40

50

60

Frequência (Hz)

Ga

nh

o (

dB

)

Figura 6.6: Ganho de Malha aberta do INA fully-differential.Fonte: Autoria Própria.

10-3

10-2

10-1

100

101

102

103

104

105

106

-5

0

5

10

15

20

25

30

35

40

Frequência (Hz)

Ga

nh

o (

dB

)

Figura 6.7: Ganho do INA fully-differential.Fonte: Autoria Própria.

sinal a ser medido/analisado. Isso devido ao sinal na sua saída funcionar de partida paraos demais circuitos, ou seja, se esse estágio não tiver um bom comportamento em relaçãoao ruído ou rejeição de sinais DC, o sinal analisado pode ser deteriorado e perdido.


0 0,05 0,1 0,15 0,2 0,25 0,3 0,35 0,4 0,45 0,5-0,8

-0,6

-0,4

-0,2

0

0,2

0,4

0,6

0,8

tempo (s)

Te

nsã

o (

V)

Sinal de entrada

Sinal de saída

Figura 6.8: Sinais de entrada e saída do INA fully-differential.Fonte: Autoria Própria.

Nesta seção, são apresentados os resultados do INA completo com a junção dos doisestágios de amplificação. Sendo o primeiro composto por um amplificador de saídas e en-tradas diferenciais (fully-differential), e o segundo, por um amplificador de saída simples(single-ended), ambos utilizando o OTA Current-Mirror.

A Figura 6.9 apresenta o sistema proposto utilizando dois estágios de amplificação.O primeiro estágio do sistema é formado pelo Current-Mirror fully-differential, as

simulações referentes a essa arquitetura podem ser observadas na Subseção 6.1.2. Já osegundo estágio do sistema proposto é composto pelo Current-Mirror single-ended jámencionado e abordado na Subseção 6.1.1.

A arquitetura mostrada na Figura 6.9 pode ser utilizada para implementar no segundoestágio um amplificador de ganho programável e/ou variável. Para tal, pode-se fazer ouso de chaves, que serão responsáveis por realizar a seleção do ganho pretendido para aconfiguração.

Como já supracitado os biopotenciais possuem baixas amplitudes e suas frequências,podendo atingir no caso das frequências, faixas desde os níveis DC até os 10 kHz. Atin-gir a faixa mínima de frequências destes biopotenciais para a arquitetura de OTA comacoplamento AC é um desafio, e só se torna possível, com uma relação RC muito alta.

Para manter essa relação muito alta, se faz necessário aumentar os valores das resistên-cias ou dos capacitores. Sendo ambos limitantes quando se trata de um circuito integrado.Além disso a medida que se aumenta esses valores, o sistema pode se tornar instável. Aalternativa apresentada na literatura para manter esse produto alto, e consequentemente,possibilitar o amplificador de operar em frequências muito pequenas é se fazer o uso de


GM1

+

-

Vin+

Vin-

C1

C1

C2

R

CL

GM2

+

-

C3

C3

C4

C4

R

R

C2

R

Vout

IbV+ V-

Vout-

M11

M13 M14

M10

M8M4M3

M1 M2

M5

Vout+

M12

M6

M9

M7

IbV+ V-

Vout

M7

M9 M10

M8

M6M4M3

M1 M2

M5

GM1

GM2

Figura 6.9: Amplificador de Instrumentação com acoplamento capacitivo com dois está-gios.



pseudo-resistores.Do ponto de vista das amplitudes desses sinais, tem-se que estes podem varias de

alguns µV até algumas dezenas de mV. E para se atingir e/ou trabalhar com o máximo debiopotenciais possíveis, faz-se necessário que o amplificador possua uma grande faixa deganho.

Como mencionado ainda no Capítulo 2 (ver Figura 2.4), os sinais obtidos e tratadosnos blocos de condicionamento, neste caso representado pelos amplificadores, podem sertransmitidos para uso destes em outro local, com o uso de blocos de transmissão de sinais.Por exemplo, sinais de ECG podem ser transmitidos sem fio, recebidos em um outro local,e processados para monitoramento e/ou diagnósticos de patologias.

Tendo em vista aplicações e implementações futuras, estabeleceu que o amplificadordeveria apresentar na sua saída uma variação mínima de 500 mV, para que, por exemplo,o bloco transmissor possa ser sensível a esse sinal.

Os testes para o circuito projetado, considerou dois casos: o de ganho mínimo e má-ximo possível para o protótipo. Sendo o ganho mínimo de 40 dB, que resulta numa relaçãode 100 V/V, o que possibilita a análise dos biosinais com amplitudes maiores, como noscasos mais comuns dos ECGs e EMGs. E 89 dB (cerca de 28.000 V/V) para os piorescasos, quando os biopotenciais apresentam amplitudes muito pequenas, a exemplo dossinais de EEG e EOG.

Essas duas variações de ganho foram distribuídas entre os dois amplificadores. Sendoo primeiro estágio (fully-differential) caracterizado pelo ganho de 40 dB iniciais, e o se-gundo (single-ended), pela variação de 1 dB à 49 dB.

Vale ressaltar que essas amplitudes variam de acordo com o sinal que está sendo ana-lisado. Para cada região do corpo pode-se verificar diferentes formas de onda e valoresde amplitudes e frequências. Variam também em relação as formas de aquisição que érealizada a coleta de dados e, de indivíduo para indivíduo.

Para testar os dois casos, utilizou-se os seguintes valores para as fontes geradoras dossinais de entrada:

• Caso 1: sinal senoidal com 5 mV e 40 Hz;• Caso 2: sinal senoidal com 10 µV e 200 Hz.

Os resultados obtidos por simulação, podem ser verificados a seguir.A Figura 6.10 apresenta o ganho configurado para o caso 1. Como já mencionado esse

ganho foi configurado para os 40 dB.Após a simulação para o caso 1, os resultados obtidos foram um ganho de 40,5 dB,

com uma banda de operação, de 280 mV à 12,4 kHz.Esse ganho de aproximadamente 100 V/V, pode ser melhor verificado na simulação

transiente mostrada na Figura 6.11. Onde o sinal de entrada de 5 mV, resulta numa saídade 500 mV.

Como o sinal possui frequência de 40 Hz, que está dentro da largura de banda deoperação, o amplificador consegue realizar a reprodução do sinal de entrada e amplifica-lo.

A Figura 6.12 mostra o resultado obtido para o caso 2. Na simulação para o caso 2,onde se exige um ganho maior, os resultados alcançados foram de um ganho de 89,73 dB,com largura de banda de operação de 280 mHz – 2,8 kHz.


10-2

10-1

100

101

102

103

104

105

106

-5

0

5

10

15

20

25

30

35

40

45

50

Frequência (Hz)

Ganho (

dB

)

Figura 6.10: Ganho do amplificador para o caso 1.Fonte: Autoria Própria.

0 0,05 0,1 0,15 0,2 0,25 0,3 0,35 0,4 0,45 0,5-0,8

-0,6

-0,4

-0,2

0

0,2

0,4

0,6

0,8

tempo (s)

Tensão (

V)

Sinal de entrada

Sinal de saída

Figura 6.11: Sinais de entrada e saída do INA para o caso 1.Fonte: Autoria Própria.

A simulação no tempo pode ser observada na Figura 6.13.Como já citado, esse sinal (do caso 2) representa os menores sinais, onde se exige um


10-3

10-2

10-1

100

101

102

103

104

105

106

0

10

20

30

40

50

60

70

80

90

100

Frequência (Hz)

Ganho (

dB

)

Figura 6.12: Ganho do amplificador para o caso 2.Fonte: Autoria Própria.

0 0,05 0,1 0,15 0,2 0,25-0,4

-0,3

-0,2

-0,1

0

0,1

0,2

0,3

0,4

tempo (s)

Tensão (

V)

Sinal de Entrada

Sinal de saída

Figura 6.13: Sinais de entrada e saída do INA para o Caso 2.Fonte: Autoria Própria.

maior ganho. Foi possível simular esse ganho para o extremo de 89 dB (cerca de quase30.000 V/V). Isso pode ser observado na figura 6.13, onde a entrada de um sinal com

6.3. LEIAUTES E RESULTADOS COMPARATIVOS 69

amplitudes de 10 µV, resultou numa saída de aproximadamente 300 mV.A Figura 6.14 apresenta a análise do ruído referido à entrada.

10-3

10-2

10-1

100

101

102

103

104

10-7

10-6

10-5

10-4

Frequência (Hz)

Ruíd

o (

V/s

qrt

(Hz))

Figura 6.14: Ruído para o amplificador configurado para o caso 2.Fonte: Autoria Própria.

Esse ruído apresenta um pico em 1,38 mHz. Para se obter o valor de ruído totalreferido à entrada, faz-se necessário elevar ao quadrado, integrar e tirar a raiz da curva daFigura 6.14.

Esse mesmo procedimento foi realizado para os dois casos. No caso 1, o ruído foide 5,75 µVrms e, para o caso 2 de 4,7 µVrms. O que resultou num NEF de 3,13 e 5,29,respectivamente.

Assim como o cálculo do ruído, foi realizada a simulação para determinação do THD.Os resultados para o caso 2 de THD assumindo o critério de 1 %, foi de 26,4 mVp-p.

6.3 Leiautes e resultados comparativosO leiaute para ambas as arquiteturas de amplificadores foram implementados utili-

zando tecnologia CMOS 0,5 µm.Após a confecção do leiaute, foram realizadas simulações DRC (Design Rules Check)

e LVS (Layout Versus Schematic) com estes, para verificar a compatibilidade do leiautecom as técnicas de projeto pré-estabelecido pela tecnologia, bem como, verificação dealguma irregularidade com o leiaute, e, verificar se o leiaute projetado está de acordo como implementado a nível de esquemático.

Na Figura 6.15, pode ser observado o leiaute implementado para o OTA Current-Mirror com terminação simples.

O sistema completo contendo o estágio de amplificação do Current-Mirror single-ended pode ser observado na Figura 6.16.

Ainda na Figura 6.16 estão destacados os capacitores e pseudo-resistores utilizados.


Figura 6.15: Leiaute do OTA Current-Mirror Single-Ended.Fonte: Autoria Própria.

C1 C1

RC2

C2 R OTA - Single-ended

Figura 6.16: Leiaute Amplificador de Instrumentação utilizando OTA Current-MirrorSingle-ended.



A Figura 6.17 mostra o leiaute implementado para o Amplificador com entradas esaídas diferenciais (fully-differential).

Figura 6.17: Leiaute do OTA Current-Mirror Fully Differential.Fonte: Autoria Própria.

O leiaute da arquitetura de INA utilizando Current-Mirror fully-differential, bem como,os capacitores e pseudo-resistores utilizados pode ser observado na Figura 6.18.

Após a confecção de ambos os leiautes, verificou-se a compatibilidade com as normasda tecnologia e regras de leiaute, bem como, a harmonia entre esquemático e leiauteprojetados. Além disso, realizou-se a simulação de extração de parasitas.

Foram repetidas as simulações realizadas nas subseções 6.1.1 e 6.1.2 para a arquiteturado fully-differential, após a extração dos parasitas. Esses resultados podem ser verificadosa seguir.

A Figura 6.19 mostra o ganho obtido para a configuração de INA com acoplamentoAC, com topologia de OTA Current-Mirror Fully-differential. Esse ganho foi de 34,6dB, o que evidencia a pouca interferência proveniente dos parasitas. Tendo em vista queocorreu pouca variação no ganho obtido para essa configuração.

Ocorreu uma leve alteração em relação as frequências de corte, esta variando agora de335 mHz – 8,7 kHz.


C1 C1

R C2

C2 ROTA - Fully-differential

Figura 6.18: Leiaute Amplificador de Instrumentação utilizando OTA Current-MirrorFully Differential.


10-3

10-2

10-1

100

101

102

103

104

105

106

-5

0

5

10

15

20

25

30

35

40

Frequência (Hz)

Ga

nh

o (

dB

)

Figura 6.19: Simulação de ganho AC após a extração de parasitas no Current-MirrorFully Differential.


A Figura 6.20 mostra a resposta a um sinal diferencial no tempo. Como pode serobservado, mesmo sob a ação de parasitas o sistema se comportou como esperado.

Como é possível observar nas Figuras 6.19 e 6.20, há uma pequena variação entre os


0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1-0,8

-0,6

-0,4

-0,2

0

0,2

0,4

0,6

0,8

tempo (s)

Te

nsã

o (

V)

Sinal de entrada

Sinal de saída

Figura 6.20: Simulação de transient após a extração de parasitas no Current-Mirror FullyDifferential.


valores antes e depois da extração de parasitas. Essa alteração é devido a existência deresistências e capacitâncias parasitas, que influenciam na resposta de ganho e frequência,bem como, no sinal no tempo.

A arquitetura do fully-differential mostrou bom comportamento e estabilidade mesmosob a ação de parasitas, o que valida a arquitetura projetada.

Por fim, a Tabela 6.4 sumariza os resultados obtidos para as três arquiteturas projeta-das e simuladas nesta dissertação.

Além disso, na tabela 6.4 é possível se fazer um comparativo com outros três trabalhosencontrados na literatura, são eles o Harrison & Charles (2003), Pancotto (2017) e Hsuet al. (2018).

Os resultados expostos na tabela para os três projetos de amplificadores realizadose, para os dados obtidos no projeto da Pancotto (2017), levam em consideração dadossimulados. Os resultados obtidos por Harrison & Charles (2003) e Hsu et al. (2018) sãodados obtidos por meio de testes experimentais.

Apesar de perder um pouco em relação ao ruído referido à entrada, quando compa-radas à outras arquiteturas, as topologias propostas apresentaram bom desempenho emrelação ao consumo, ganho e resposta em frequência, podendo englobar as faixas de to-dos os biopotenciais apresentados no capítulo 2.

As propostas 1 e 2 apresentaram os melhores valores de NEF, o que demonstra umaboa eficiência em relação ao ruído, uma vez que esse associa o ruído presente na bandade operação do amplificador.

A proposta 3 apresentou melhor desempenho em relação ao NEF, quando configuradapara o ganho mínimo de 40,5 dB, perdendo um pouco da eficiência, quando configuradopara o ganho máximo de 89,73 dB.

As propostas 1, 2 e 3 obtiveram boa resposta em relação à rejeição de sinais de modo


comum (CMRR), revelando os melhores resultados para esse critério.

Proposta 11 Proposta 22 Proposta 33 Harrison eCharles, 2003

Pancotto4,

2017Hsu

et al., 2018Tecnologia 0,5 µm 0,5 µm 0,5 µm 1,5 µm 0,5 µm 0,13 µm


± 1,5 V ± 1,5 V ± 1,5 V ± 2,5 V ± 2,5 V 2 V


1,2 µA 1.2 µA 2,4 µA 16 µA 10 µA 0,9 µA

Consumo 3,6 µW 3,6 µW 7,2 µW 80 µW 50 µW 1,8 µW

Ganho (dB) 41,25 34,56 40,5 | 89,73 39,5 40 34,6


0,26 – 9,1 k 0,189 – 9,5 k 0,28 – 12,4 k | 0,28 – 3,8 k 0,025 – 7,2 k 0,4 – 10 k 0,9 – 350

CMRR > 100 dB > 100 dB > 100 dB ≥ 83 dB5 94,6 dB 95 dB

PSRR > 110 dB > 75 dB N/A ≥ 85 dB5 N/A 85 dB

Ruído referidoà entrada

6,35 µVrms 5,31 µVrms 5,75 µVrms | 4,7 µVrms 2,2 µVrms 3,7 µVrms 3,2 µVrms

NEF 2,8 2,3 3,13 | 5,29 4,0 N/A 6,25

THD(max. signal)

(1 % )

31,3 mVp−pN/A N/A

(1 % )

16,7 mVp−pN/A

(0,06 % )

5,5 mVp−p

Situaçãodos dados

Simulados Simulados Simulados Medidos Simulados Medidos

1Arquitetura de um estágio single-ended, valores simulados.2Arquitetura de um estágio fully-differential, valores simulados.

3Arquitetura de dois estágios, valores simulados.4Valores simulados.

510 Hz – 5 kHz.

Tabela 6.4: Comparação dos amplificadores propostos com a literatura.

Capítulo 7

Conclusões e Perspectivas

O desenvolvimento de circuitos e sistemas para o registro dos biopotenciais em tec-nologia CMOS podem viabilizar soluções de baixo consumo para aplicações portáteis,como em dispositivos vestíveis ou monitoramento remoto de sinais vitais. O amplificadorde instrumentação é um bloco fundamental para viabilizar a aquisição destes biopotenci-ais e a escolha de sua arquitetura está diretamente relacionada a obtenção dos requisitospara tais aplicações.

Neste trabalho, amplificadores de instrumentação com acoplamento capacitivo, e utili-zando pseudo-resistores foram propostos, para aplicações portáteis voltadas ao tratamentode biosinais.

Um comparativo entre duas arquiteturas de OTA para aplicações de baixo-consumoe baixo-ruído foi apresentado, de modo a validar o seu projeto utilizando a metodologiagm/ID. Para tal, foram utilizadas as arquiteturas do Folded-Cascode e Current-Mirror.A arquitetura do Current-Mirror, possibilitou a diminuição das fontes de alimentação epolarização, bem como, um melhor ganho, enquanto que a arquitetura do Folded-Cascodeapresentou um melhor desempenho em relação ao ruído. A escolha da arquitetura para oprojeto está ligada diretamente a prioridade dada a cada especificação, de acordo com aaplicação.

Além disso, é realizada, também de forma comparativa, uma análise acerca das ar-quiteturas de pseudo-resistores. Para isso, foi proposto um comparativo utilizando asvariações de tensão aplicadas sobre o pseudo-resistor. Foram consideradas para cada va-riação de tensão, duas sub-regiões: uma com maior variação de corrente, e outra de maiorlinearidade (em torno do zero), o que resultou em dois parâmetros de ∆R e ∆R0, respecti-vamente. Após essa análise, foi selecionada a arquitetura com seis transistores em série,uma vez que esta foi a que apresentou o melhor comportamento em relação a resistênciae estabilidade.

Com isso, têm-se o projeto do amplificador de instrumentação, que pode ser utilizadotanto em uma configuração simples (com terminação simples ou diferencial), quanto emuma configuração de dois estágios. Os resultados de simulação para o INA em confi-guração simples com arquitetura single-ended foram para um ganho de 41,25 dB, comlargura de banda de 263 mHz – 9,1 kHz, com um NEF de 2,8 e ruído referido à entradade 6,35 µVrms. Em configuração simples com arquitetura fully-differential, foi obtidoum ganho de 34,56, com largura de banda de 189 mHz – 9,5 kHz, NEF de 2,3 e ruídoreferido à entrada de 5,31 µVrms. E em configuração de dois estágios foram realizados

76 CAPÍTULO 7. CONCLUSÕES E PERSPECTIVAS

testes para dois casos, o primeiro com ganho de 40 dB, e o segundo com um ganho de89 dB. Ambas as configurações foram selecionadas para ver o comportamento desta parasinais com amplitudes e frequências limites nas faixas esperadas para os biopotenciais.Ambas as arquiteturas apresentaram bom comportamento para os sinais configurados, eruídos baixos, para o caso 1, de 5,75 µVrms e NEF de 3,13, para o caso 2 de 4,7 µVrms eNEF de 5,29.

Foram elaborados os layouts de modo a se permitir o teste e comparar com os re-sultados de simulação. Ambas as arquiteturas apresentaram valores bem próximos dosesperados no pós-layout.

Com isto, este trabalho apresenta contribuições que vão desde a análise comparativados OTAs para aplicações portáteis, até a sua aplicação em um amplificador de instrumen-tação integrado proposto para condicionamento de biopotenciais, validado por simulaçõespós-layout. Além destas contribuições, é feita a proposta de uma metodologia compara-tiva para pseudo-resistores.

A seguir, são apresentados alguns dos trabalhos futuros para esse projeto.

7.1 Trabalhos FuturosComo trabalhos futuros, espera-se:

1. Fabricar os circuitos aqui desenvolvidos, de modo a se comparar ambas as arqui-teturas apresentadas. Com o circuito fabricado também será possível realizar ostestes experimentais, para aplicar no condicionamento de biopotenciais;

2. Realizar simulações de Monte Carlo de alto nível para as capacitâncias C1 e C2, e,resistências obtidas pelo pseudo-resistor da Figura 6.1, para a partir disto, verificaras limitações do sistema e variabilidade dos dispositivos;

3. Adicionar o estágio de CMFB (Commom-mode feedback) para a arquitetura total-mente diferencial (fully-differential);

4. Realizar simulações de pequenos sinais.5. Realizar testes com variação de capacitâncias, podendo dividir esta em várias afim

de se reduzir as possíveis interferências.6. Além disso, almeja-se realizar os testes práticos de caracterização dos pseudo-

resistores, para validação da proposta comparativa e com a medição dos valoresde resistência dos pseudo-resistores;

7. Por fim, modificações no segundo estágio do INA poderão ser realizadas de modoa torná-lo totalmente configurável. Padronizando o primeiro estágio diferencialpara um ganho fixo de 40 dB, e o segundo estágio single-ended para ser ajustado deacordo com as características do biosinal a ser condicionado. Para tal, pode-se fazero uso de chaves que serão responsáveis pela comutação de ganhos e frequências decorte referentes a cada biopotencial;

8. Podem ser também adicionados ao sistema, blocos de auto-zero ou choppers, obje-tivando a redução ainda maior do ruído.

Referências Bibliográficas

Baishnab, K. L., K. Guha, S. Chanda, N. M. Laskar & D. Biswas (2017), A low power,low noise amplifier for neural signal amplification in scl 180nm, em ‘2017 Interna-tional Conference on Electron Devices and Solid-State Circuits (EDSSC)’, pp. 1–2.

Barr, Roger C. (2000), The Biomedical Engineering Handbook: Second Edition, The Bi-omedical Engineering Handbook, CRC Press, Boca Raton, capítulo 8: Basic Elec-trophysiology, pp. 8.1–11.17.

Benko, P. L., M. Galeti, C. F. Pereira, J. C. Lucchi & R. Giacomini (2016), ‘Innova-tive approach for electrical characterisation of pseudo-resistors’, Electronics Letters52(25), 2031–2032.

Brasil, C (2012), ‘Cartilha do censo 2010–pessoas com deficiência’, Luzia Maria BorgesOliveira .

Bronzino, Joseph D (2000), The Biomedical Engineering Handbook: Second Edition,Vol. 1, CRC Press, Boca Raton.

Bronzino, Joseph D (2006), Biomedical Engineering Fundamentals (The Electrical En-gineering Handbook Series), CRC Press, Boca Raton.

Bronzino, Joseph D & Donald R Peterson (2014), Biomedical Engineering Fundamentals,CRC press.

Burdett, A. (2015), ‘Ultra-low-power wireless systems: Energy-efficient radios for theinternet of things’, IEEE Solid-State Circuits Magazine 7(2), 18–28.

Chang, Chun-Hsiang, Seyed Alireza Zahrai, Kainan Wang, Li Xu, Ibrahim Farah & Mar-vin Onabajo (2017), ‘An analog front-end chip with self-calibrated input impedancefor monitoring of biosignals via dry electrode-skin interfaces’, IEEE Trans. CircuitsSyst. I Regul. Pap. 64(10), 2666–2678.

Cohen, Arnon (2006), Medical Devices and Systems, The Biomedical Engineering Hand-book, CRC Press, Boca Raton, capítulo 1: Biomedical Signals: Origin and DynamicCharacteristics; Frequency-Domain Analysis, pp. 1.1–1.22.

Corradi, F. & G. Indiveri (2015), ‘A neuromorphic event-based neural recording systemfor smart brain-machine-interfaces’, IEEE Transactions on Biomedical Circuits andSystems 9(5), 699–709.

77

78 REFERÊNCIAS BIBLIOGRÁFICAS

Coulon, Jesse (2012), A low power noise instrumentation amplifier for ecg recordingapplications, Dissertação de mestrado, Texas A&M University.

Dal Fabbro, Paulo Augusto (2002), Projeto de um amplificador de instrumentação cmosintegrado, Dissertação de mestrado, Faculdade de Engenharia Elétrica e de Compu-tação, UNICAMP, Campinas, SP.

Delbruck, T. & C. A. Mead (1994), Adaptive photoreceptor with wide dynamic range, em‘Proceedings of IEEE International Symposium on Circuits and Systems - ISCAS’94’, Vol. 4, pp. 339–342 vol.4.

Dubey, R., A. Kumar & M. Pattanaik (2014), Design of low noise low power biopotentialtunable amplifier using voltage controlled pseudo-resistor for biosignal acquisitionapplications, em ‘Fifth International Conference on Computing, Communicationsand Networking Technologies (ICCCNT)’, pp. 1–5.

Dutra, Odilon de Oliveira (2012), Um amplificador neural de baixo ruído e baixa poten-cia utilizando uma topologia folded cascode ota com malha de realimentação pid eganho ajustável para eeg soc arrays, Dissertação de mestrado, Universidade Federalde Itajubá, Itajubá, Itajubá, MG.

Dutra, Odilon de Oliveira & Tales C. Pimenta (2013), Low power low noise bio-amplifierwith adjustable gain for digital bio-signals acquisition systems, em ‘2013 IEEE 4thLatin American Symposium on Circuits and Systems (LASCAS)’, pp. 1–4.

Enderle, John & Joseph Bronzino (2012), Introduction to biomedical engineering, Aca-demic press.

Fay, Leon, Vinith Misra & Rahul Sarpeshkar (2009), ‘A micropower electrocardiogramamplifier’, IEEE transactions on biomedical circuits and systems 3(5), 312–320.

Goel, Akshay & Gurmohan Singh (2013), Novel high gain low noise cmos instrumen-tation amplifier for biomedical applications, em ‘2013 International Conference onMachine Intelligence and Research Advancement’, IEEE, pp. 392–396.

Granado, T. C., R. H. Gounella, J. P. Costa, Y. A. O. Assagra & J. P. Carmo (2017), Abiopotential amplifier in cmos for neural recording on optogenetics applications, em‘2017 32nd Symposium on Microelectronics Technology and Devices (SBMicro)’,pp. 1–4.

Ha, Sohmyung, Chul Kim, Yu M Chi, Abraham Akinin, Christoph Maier, Akinori Ueno& Gert Cauwenberghs (2014), ‘Integrated circuits and electrode interfaces for no-ninvasive physiological monitoring’, IEEE Transactions on biomedical engineering61(5), 1522–1537.

Hansman Jr., R. John (1999), The Measurement,Instrumentation and Sensors Handbook,The Biomedical Engineering Handbook, CRC Press, Boca Raton, capítulo 1: Cha-racteristics of Instrumentation.

REFERÊNCIAS BIBLIOGRÁFICAS 79

Harrison, R. R. (2002), A low-power, low-noise cmos amplifier for neural recording ap-plications, em ‘2002 IEEE International Symposium on Circuits and Systems. Pro-ceedings (Cat. No.02CH37353)’, Vol. 5, pp. V–V.

Harrison, R. R. (2007), A versatile integrated circuit for the acquisition of biopotentials,em ‘2007 IEEE Custom Integrated Circuits Conference’, pp. 115–122.

Harrison, Reid R (2008), ‘The design of integrated circuits to observe brain activity’,Proceedings of the IEEE 96(7), 1203–1216.

Harrison, Reid R & Cameron Charles (2003), ‘A low-power low-noise cmos amplifier forneural recording applications’, IEEE Journal of solid-state circuits 38(6), 958–965.

Hsu, Yu-Pin, Zemin Liu & Mona M Hella (2018), ‘A 1.8 µw -65 db thd ecg acquisitionfront-end ic using a bandpass instrumentation amplifier with class-ab output configu-ration’, IEEE Transactions on Circuits and Systems II: Express Briefs 65(12), 1859–1863.

Jespers, P. (2009), The gm/ID Methodology, a sizing tool for low-voltage analog CMOSCircuits: The semi-empirical and compact model approaches, Analog Circuits andSignal Processing, Springer US.

Jespers, P. G. A. (2007), Sizing low-voltage cmos analog circuits, em ‘2007 14th IEEEInternational Conference on Electronics, Circuits and Systems’, pp. 752–755.

Kassiri, H., K. Abdelhalim & R. Genov (2013), Low-distortion super-gohm subthreshold-mos resistors for cmos neural amplifiers, em ‘2013 IEEE Biomedical Circuits andSystems Conference (BioCAS)’, pp. 270–273.

Kim, H. S. & H. Cha (2016), A low-power, low-noise neural recording amplifier forimplantable biomedical devices, em ‘2016 International SoC Design Conference(ISOCC)’, pp. 275–276.

Konijnenburg, Mario, Stefano Stanzione, Long Yan, Dong-Woo Jee, Julia Pettine, RolandVan Wegberg, Hyejung Kim, Chris Van Liempd, Ram Fish, James Schuessler et al.(2016), ‘A multi (bio) sensor acquisition system with integrated processor, powermanagement, 8 x 8 led drivers, and simultaneously synchronized ecg, bio-z, gsr, andtwo ppg readouts’, IEEE Journal of Solid-State Circuits 51(11), 2584–2595.

Li, Y., Q. Ma, M. R. Haider & Y. Massoud (2013), An ultra-low-power bioamplifier forimplantable large-scale recording of neural activity, em ‘WAMICON 2013’, pp. 1–4.

Lopez-Martin, A. J., S. Baswa, Jaime Ramirez-Angulo & R. G. Carvajal (2005), ‘Low-voltage super class ab cmos ota cells with very high slew rate and power efficiency’,IEEE Journal of Solid-State Circuits 40(5), 1068–1077.

Ma, S., C. Chen, Y. Zhang & J. Ren (2012), A low power programmable band-pass filterwith novel pseudo-resistor for portable biopotential acquisition system, em ‘2012IEEE Asia Pacific Conference on Circuits and Systems’, pp. 232–235.


Mainardi, Luca T., Segio Cerutti & Anna M. Bianchi (2006), Medical Devices and Sys-tems, The Biomedical Engineering Handbook, CRC Press, Boca Raton, capítulo 2:Digital Biomedical Signal Acquisition and Processing.

Majidzadeh, V., A. Schmid & Y. Leblebici (2011), ‘Energy efficient low-noise neuralrecording amplifier with enhanced noise efficiency factor’, IEEE Transactions onBiomedical Circuits and Systems 5(3), 262–271.

Malmivuo, Jaakko & Plonsey, Robert et al. (1995), Bioelectromagnetism: Principles andApplications of Bioelectric and Biomagnetic Fields, Oxford University Press, USA.

Mollazadeh, Mohsen, Kartikeya Murari, Gert Cauwenberghs & Nitish Thakor (2009),‘Micropower cmos integrated low-noise amplification, filtering, and digitization ofmultimodal neuropotentials’, IEEE transactions on biomedical circuits and systems3(1), 1–10.

Nagel, Joachim H. (2006), Medical Devices and Systems, The Biomedical EngineeringHandbook, CRC Press, Boca Raton, capítulo 52: Biopotential Amplifiers, pp. 52.1–52.14.

Nemirovsky, Y., I. Brouk & C. G. Jakobson (2001), ‘1/f noise in cmos transistors foranalog applications’, IEEE Transactions on Electron Devices 48(5), 921–927.

Neshatvar, Nazanin (2010), Designing low frequency i.c filter using pseudo resistor forbiopotential measurments, Dissertação de mestrado, Faculty of the American Uni-versity of Sharjah, Sharjah, UAE.

Neuman, Michael R. (2006), Medical Devices and Systems, The Biomedical EngineeringHandbook, CRC Press, Boca Raton, capítulo 47: Biopotential Electrodes.

Ng, K. A. & Y. P. Xu (2016), ‘A low-power, high cmrr neural amplifier system employingcmos inverter-based otas with cmfb through supply rails’, IEEE Journal of Solid-State Circuits 51(3), 724–737.

Ng, Kian Ann, Elliot Greenwald, Yong Ping Xu & Nitish V Thakor (2016), ‘Implanta-ble neurotechnologies: a review of integrated circuit neural amplifiers’, Medical &biological engineering & computing 54(1), 45–62.

Nokes, L, DFTT Jennings, T Flint & B Turton (1995), Introduction to medical electronicsapplications, Butterworth-Heinemann.

Pancotto, C, JW Swart & SYC Catunda (2016), Microelectrodes array technology: Areview of integrated circuit biopotential amplifiers, em ‘Instrumentation Systems,Circuits and Transducers (INSCIT), International Symposium on’, IEEE, pp. 37–42.

Pancotto, Catherine (2017), Desenvolvimento de um amplificador de baixo ruído oarasinais provenientes de matrizes multi-eletrodos (meas), Dissertação de mestrado,Faculdade de Engenharia Elétrica e de Computação, UNICAMP, Campinas, SP.


Parente, Francesca Romana, Simone Di Giovanni, Giuseppe Ferri, Vincenzo Stornelli,Giorgio Pennazza & Marco Santonico (2018), ‘An analog bootstrapped biosignalread-out circuit with common-mode impedance two-electrode compensation’, IEEESensors Journal 18(7), 2861–2869.

Pereira, C. F., P. L. Benko, J. C. Lucchi & R. C. Giacomini (2014), Transitory reco-very time of bio-potential amplifiers that include cmos pseudo-resistors, em ‘2014International Caribbean Conference on Devices, Circuits and Systems (ICCDCS)’,pp. 1–5.

Pereira, C. F., P. L. Benko, J. C. Lucchi & R. C. Giacomini (2016), Teraohm pseudo-resistor experimental characterization aiming at implementation of bio-amplifiers,em ‘2016 31st Symposium on Microelectronics Technology and Devices (SBMi-cro)’, pp. 1–4.

Pini, Francesco & Kevin McCarthy (2010), ‘Capacitive instrumentation amplifier for low-power bio potential signal detection’.

Pratyusha, K., S. Kumar & A. Kumari (2015), Low power amplifier for biopotential signalacquisition system, em ‘2015 International Conference on Advances in Computing,Communications and Informatics (ICACCI)’, pp. 324–329.

Prior, Cesar Augusto, Cesar Ramos Rodrigues, André Luiz Aita, Joao Baptista dos San-tos Martins & Filipe Costa Beber Vieira (2008), ‘Design of an integrated low powerhigh cmrr instrumentation amplifier for biomedical applications’, Analog IntegratedCircuits and Signal Processing 57(1-2), 11–17.

Quillfeldt, Jorge A (2005), ‘Origem dos potenciais elétricos das células nervosas’, De-partamento de Biofísica, IB, URGS pp. 1–18.

Rodriguez-Villegas, E., S. Iranmanesh & S. A. Imtiaz (2018), ‘Wearable medical devices:High-level system design considerations and tradeoffs’, IEEE Solid-State CircuitsMagazine 10(4), 43–52.

Salhi, D. & B. Godara (2010), A 75db-gain low-power, low-noise amplifier for low-frequency bio-signal recording, em ‘2010 Fifth IEEE International Symposium onElectronic Design, Test Applications’, pp. 51–53.

Sharma, Buddhi Prakash & Rajesh Mehra (2016), Design of cmos instrumentation am-plifier with improved gain & cmrr for low power sensor applications, em ‘Next Ge-neration Computing Technologies (NGCT), 2016 2nd International Conference on’,IEEE, pp. 72–77.

Silveira, F., D. Flandre & P. G. A. Jespers (1996), ‘A g/sub m//i/sub d/ based methodologyfor the design of cmos analog circuits and its application to the synthesis of a silicon-on-insulator micropower ota’, IEEE Journal of Solid-State Circuits 31(9), 1314–1319.


Steyaert, M. S. J. & W. M. C. Sansen (1987), ‘A micropower low-noise monolithic ins-trumentation amplifier for medical purposes’, IEEE Journal of Solid-State Circuits22(6), 1163–1168.

Thakor, Nitish V. (1999), The Measurement,Instrumentation and Sensors Handbook, TheBiomedical Engineering Handbook, CRC Press, Boca Raton, capítulo 74: Biopo-tentials and Electrophysiology Measurement.

Tseng, Yuhwai, Yingchieh Ho, Shuoting Kao & Chauchin Su (2012), ‘A 0.09 µw lowpower front-end biopotential amplifier for biosignal recording’, IEEE transactionson biomedical circuits and systems 6(5), 508–516.

Van Helleputte, Nick, Mario Konijnenburg, Julia Pettine, Dong-Woo Jee, Hyejung Kim,Alonso Morgado, Roland Van Wegberg, Tom Torfs, Rachit Mohan, Arjan Brees-choten et al. (2015), ‘A 345 µw multi-sensor biomedical soc with bio-impedance,3-channel ecg, motion artifact reduction, and integrated dsp’, IEEE Journal of Solid-State Circuits 50(1), 230–244.

Varghese, Anthony (2000), The Biomedical Engineering Handbook: Second Edition, TheBiomedical Engineering Handbook, CRC Press, Boca Raton, capítulo 11: Mem-brane Models, pp. 11.1–11.23.

Wang, T., L. Liu & S. Peng (2015), ‘A power-efficient highly linear reconfigurable bio-potential sensing amplifier using gate-balanced pseudoresistors’, IEEE Transactionson Circuits and Systems II: Express Briefs 62(2), 199–203.

Wattanapanitch, W., M. Fee & R. Sarpeshkar (2007), ‘An energy-efficient micropowerneural recording amplifier’, IEEE Transactions on Biomedical Circuits and Systems1(2), 136–147.

Webster, John G (1999), The Measurement,Instrumentation and Sensors Handbook, CRCPress and IEEE Press.

Webster, Jonh G. & Halit Eren (2014), Measurement Instrumentation, and Sensors Hand-book (Electromagnetic, Optical, Radiation, Chemical, and Biomedical Measure-ment), CRC Press, Boca Raton.

Witte, Frerik, Kofi Makinwa & Johan Huijsing (2009), Dynamic offset compensatedCMOS amplifiers, Springer Science & Business Media.

Yazicioglu, Refet Firat, Chris Van Hoof & Robert Puers (2008), Biopotential readoutcircuits for portable acquisition systems, Springer Science & Business Media.

Yu, Hong, Pengfei Li, Zhiming Xiao, Chung-Ching Peng & Rizwan Bashirullah (2008),A multi-channel instrumentation system for biosignal recording, em ‘Engineeringin Medicine and Biology Society, 2008. EMBS 2008. 30th Annual InternationalConference of the IEEE’, IEEE, pp. 2020–2023.


Zago, Rommel Josué (2010), Eletrooculograma como método de avaliação anátomo-funcional da retina: desenvolvimento de padrão normal para o centro da visão dohospital de clínicas da universidade federal do paraná, Dissertação de mestrado,Programa de Pós-Graduação em Clínica Cirúrgica do Setor de Ciências da Saúde,Universidade Federal do Paraná, Curitiba, Curitiba, PR.

Zhang, F., J. Holleman & B. P. Otis (2012), ‘Design of ultra-low power biopotential am-plifiers for biosignal acquisition applications’, IEEE Transactions on BiomedicalCircuits and Systems 6(4), 344–355.

Zhang, J., H. Zhang, Q. Sun & R. Zhang (2018), ‘A low-noise, low-power amplifier withcurrent-reused ota for ecg recordings’, IEEE Transactions on Biomedical Circuitsand Systems 12(3), 700–708.

Apêndice A

Informações adicionais

Neste Apêndice são apresentadas algumas informações adicionais para o projeto decircuitos integrados. Todo o dimensionamento dos transistores que compõem o OTA doamplificador de instrumentação com acoplamento AC, foi realizado utilizando o métododo gm/ID, que é descrito na Seção A.1. Além disso, para a validação do funcionamento daarquitetura e do próprio dimensionamento, foram necessárias realizar algumas simulaçõesque estão melhor descritas na Seção A.2.

A.1 Método do gm/ID

Para o projeto de dimensionamento de cada um dos transistores da arquitetura esco-lhida, foi utilizado o método do gm/ID. Este método foi introduzido pela primeira vez porSilveira et al. (1996). Esse método foi desenvolvido tento em vista, se aproximar cada vezmais dos valores esperados em dimensionamento, dos valores reais obtidos experimental-mente para um mesmo sistema.

O dimensionamento desses transistores leva em consideração as regiões de opera-ção dos transistores, são elas: inversão fraca, moderada e forte. Os circuitos analógi-cos exigem cada vez mais um compromisso entre menor consumo e velocidade (Silveiraet al. 1996, Jespers 2007). Isso resulta numa busca constante por métodos de dimensio-namento, projeto e fabricação de circuitos que auxiliem nessa redução de consumo, massem comprometer o desempenho em relação a ganho e frequência.

O transistor possui algumas variáveis que são responsáveis por determinar o seu com-portamento. São elas: a corrente de Dreno dos transistores (ID); tensões de porta-fonteVGS e dreno-fonte VDS e, tensão de substrato-fonte VBS. O dimensionamento desses tran-sistores é realizado estabelecendo os valores de largura (W) e comprimento do canal (L),a variação desses dois últimos vai determinar o comportamento dos demais.

Para realizar a caracterização do transistor, inicialmente são implementados os circui-tos que podem ser observados na Figura A.1 para o transistor do tipo PMOS e NMOS.

Foram pré-estabelecidos inicialmente um valor para o W e L desses transistores, comVDS fixo e VGS. E por meio de simulações, variados os valores de VGS e L. Realizandoessas simulações do tipo paramétrica e dc, é possível se obter uma série de dados, dosquais pode-se obter alguns parâmetros do método gm/ID. Para a simulação optou-se porvariar o parâmetro de comprimento do canal de 0.6 µm à 36 µm, num primeiro momento,

86 APÊNDICE A. INFORMAÇÕES ADICIONAIS

Vgs+

-

Vds+

-Vgs

+

-

Vds+

-

(a) (b)

Figura A.1: Circuito para caracterização de transistor (a) PMOS e (b) NMOS.Fonte: Autoria Própria.

e depois, de 1 µm à 60 µm a fim de obter o máximo de dados. Com as simulações decaracterização foram possíveis obter dados relacionados aos seguintes parâmetros:

• Corrente de dreno (ID);• Transcondutância do transistor (gm): variação de corrente no dreno em função da

variação de VGS;• Tensão de excesso (do inglês overdrive) (Vov): dada pela diferença entre VGS e a

tensão de limiar Vth, que depende do processo de fabricação utilizado;

Vov =VGS −Vth (A.1)

• Ganho intrínseco (Ai): dado pela razão da transcondutância do transistor (gm) e dacondutância de saída (gds), sendo essa última obtida através da resistência de saída(gds = 1/ro) e varia com L;

Ai =gmgds

(A.2)

• Frequência de transição ( fT ): é a frequência em que a magnitude do ganho decorrente porta-dreno é unitário.

fT =gm

2πcgg(A.3)

• taxa de eficiência do transistor (gm/ID): diz respeito a quão eficiente o transistor iráconverter corrente elétrica em transcondutância;

• Corrente do dreno normalizada por largura do canal (ID/W ).

O gm/ID surge como uma forma de medir quão eficiente é o transistor, essa medidavai depender do gm/ID e da frequência de transição encontrados. Para realizar a caracte-rização do transistor MOS do tipo P, foi adicionada uma fonte de tensão dc no dreno, paraevitar problemas de saturação.

Algumas curvas podem ser extraídas ao fim do método, essas curvas para o caso do

A.1. MÉTODO DO GM/ID 87

transistor NMOS, considerando 60 comprimentos de canal diferentes, pode ser observa-das nas Figuras A.2 e A.3 (neste caso o L está variando de 1 µm à 60 µm). São elas:

• gm/gds vs. gm/ID;• fT vs. gm/ID;• ID/W vs. gm/ID;• ID/W vs. Vov.

(b)

(a)

Figura A.2: Curvas geradas na caracterização do Transistor NMOS para (a) gm/gds vs.gm/ID e (b) fT vs. gm/ID.



(b)

(a)

Transistor NMOS

Figura A.3: Curvas geradas na caracterização do Transistor NMOS para (a) ID/W vs.gm/ID e (b) ID/W vs. Vov.


O método considera a razão entre a transcondutância (gm) com a corrente de dreno(ID) e ainda, a corrente de dreno normalizada (ID/W ). Faz uso de curvas geradas já comos valores referidos a tecnologia utilizada, e por isso, tendem a ser pouco mais próximodos valores reais que os métodos tradicionais baseados em equações.

Como mencionado, esse método considera as três regiões de operação dos transistores.Durante a inversão forte, espera-se que o transistor apresente um melhor comportamento

A.1. MÉTODO DO GM/ID 89

em relação a velocidade, operação de alta frequência e um consumo maior, resultandoem transistores pequenos. Quando operando em inversão fraca, o transistor apresentaum menor consumo, alto ganho e, velocidade reduzida, o que ocasiona em transistoresmaiores (Jespers 2009).

O dimensionamento dos transistores é realizado seguindo o fluxograma abaixo (FiguraA.4).

Determinação das

correntes de dreno

dos transistores

Para os demais

transistores

Figura A.4: Algoritmo utilizado para o dimensionamento dos transistores.Fonte: Autoria Própria.

Para os transistores de entrada o dimensionamento parte inicialmente do GBW espe-cificado para o projeto, a partir do qual, pode ser obtido o valor de gm para os transistoresde entrada. Em seguida, é realizado o teste para um valor de L, e determinado o gm/ID(taxa de eficiência do transistor).

Pode-se determinar as seguintes margens para o gm/ID, dependento do nível de inver-são desejado:

• gm/ID < 10 S/A: inversão forte;• gm/ID > 20 S/A: inversão fraca;• 10 S/A < gm/ID > 20 S/A: meio termo entre inversão forte e fraca, quando se

quer manter um bom nível de ganho e velocidade sem afetar tanto o consumo. Naliteratura a essa faixa se atribui o nome de inversão moderada.


A determinação das correntes de dreno dos transistores vai está relacionada com acorrente de polarização (Ib) utilizada para a arquitetura trabalhada, de tal forma, que o seuvalor depende da forma como o transistor estará localizado na arquitetura. A partir dosvalores supracitados, pode-se gerar a curva de corrente normalizada (ID/W ) em funçãodo gm/ID. E a partir desta, se determinar o valor de largura do transistor (W).

Os valores obtidos por simulação para as arquiteturas analisadas, podem ser observa-dos no Capítulo 4.

A.2 Tipos de SimulaçõesPara auxílio no dimensionamento do projeto e validação do protótipo, são necessárias

realizar algumas simulações ao longo da confecção do projeto. A seguir são mencionadasalgumas dessas simulações que serão realizadas e as suas respectivas finalidades.

Simulações Paramétricas

A simulação Paramétrica é realizada para se fazer uma otimização no sistema. Nelapodem ser variados os tamanhos, por exemplo dos W e L dos transistores, para que sepossa obter valores ótimos de ganho, ruído ou potência.

Simulações/Análise de DC

Utilizadas principalmente no dimensionamento dos transistores, para análise de con-sumo do sistema e verificação quanto a região de operação dos transistores.

Simulações/Análise de Transiente

Com essa análise é possível observar o comportamento a nível contínuo no tempo dosistema. É possível injetar no sistema diferentes fontes de entrada e analisar o comporta-mento do sistema quanto a isso. Podem ser considerados parâmetros de ganho, slew-rate,saturação do sistema, entre outros.

Simulações/Análise de AC

Utilizada para que se possa fazer uma análise do comportamento, quais as limitaçõesdo circuito em relação ao ganho de frequência. São levados em consideração o produtoganho-banda passante (GBW), que relaciona o ganho de banda passante (AM) com a bandapassante do sistema (BW). Pode-se fazer uma simulação para valores de ganhos variados,e analisar o seu comportamento ao longo da frequência. Além disso, parâmetros comoCMRR e o THD (do inglês Total harmonic distortion ou distorção harmônica total).

O cálculo do CMRR se dar por meio dos ganhos de modo comum (AMC) e de mododiferencial (AMD) do amplificador (equação A.4).

CMRRdB = 20log(AMD

AMC) = 20log(AMD)−20log(AMC) (A.4)

A.2. TIPOS DE SIMULAÇÕES 91

O THD pode ser dado por (Dal Fabbro 2002):

T HD =1Vl

√∞

∑i=2,3

Vn2 (A.5)

onde, Vl é o valor rms (root-mean-square) da componente fundamental e o Vn é o valorrms da n-ésima componente harmônica.

Simulações/Análise de ruído e desempenho do amplificador

As simulações de ruído podem ser derivadas das simulações transiente. Para a análisede ruído e performance do amplificador, serão considerados o fator de eficiência do ruído(NEF, do inglês Noise Efficiency Factor). Esse tipo de análise leva em consideração ascaracterística de ruído referido à entrada em relação à corrente consumida e largura debanda do amplificador (Ha et al. 2014).

Introduzida por Steyaert & Sansen (1987), a equação utilizada para o NEF é dada por:

NEF =Vni,rms

√2Itot

πVt4kT BW(A.6)

Vni,rms é a tensão rms (root-mean-square) referida à entrada, Itot corrente total de po-larização do amplificador, Vt tensão térmica, BW a largura de banda efetiva do ruído noamplificador, k a constante de Boltzamann e T a temperatura absoluta. Segundo o estadoda arte levantado por Ha et al. (2014), esse valor de NEF normalmente está entre 2,5 e 10.

Ainda pode ser considerado como comparativo o Fator de eficiência energética (PEFdo inglês Power Efficiency Factor ou Fator de eficiência energética) dado pela equaçãoA.7 (Ng et al. 2016, Zhang et al. 2018).

PEF = NEF2 Ptot

Itot= NEF2V dd (A.7)

Simulações pós-leiaute

Utilizada para a extração de parasitas presentes no sistema, faz com que o sistemaprojetado se aproxime mais do que se espera do sistema real, e com isso, as simulaçõestendem a apresentar um comportamento mais próximo do circuito final que será testado.

DRC e LVS

DRC do inglês Design Rules Check, é uma conjunto de regras que auxilia o projetistano momento da confecção do leiaute, fazendo com que o mesmo não possua um designque fuja do determinado pela tecnologia e pelas técnicas de implementação leiaute. OLVS do inglês, Layout versus Schematic é um tipo de simulação que realiza o compara-tivo entre o esquemático e o leiaute desenvolvido, é possível a partir dela, verificar se odispositivo final (leiaute) está coerente com o proposto (esquemático).

ampliﬁcadores de instrumentação integrados de baixo consumo … · 2019-10-06 · viana, nayana...

Documents