joão paulo carmo, phd senior researcher university of

Circuitos sequênciais

Campus de Azurém, 4800-058 Guimarães, PORTUGAL

Phone: +351-253-510190, Fax: +351-253-510189

João Paulo Carmo, PhD

Senior Researcher

University of Minho

R&D ALGORITMI Centre

Micro/Nanotecnology and Biomedical Applications

joao.carmo@algoritmi.uminho.pt

Flip-flops

Necessidade de circuitos

Saídas actuais dependerem da história passada

Z[k.T] = f{ A(k.T) , Z[(k-1).T] }

Z[k.T] : saída actual, no instante k.T

A[k.T] : entrada actual, no instante k.T

Z[(k-1).T] : saída passada, instante (k-1).T

Impossibilidade com lógica combinacional

Circuitos com memória

Multivibrador biestável

Multivibradores

Classes de multivibradores

Biestáveis

2 estados estáveis Capacidade de memorização

Monoestáveis Apenas 1 estado estável

Temporização Linhas de atraso digital

Astáveis Sem estados estáveis

Geradores de sinais de relógio

Multivibradores

Multivibradores biestáveis

Assíncronos

Síncronos

Activados por nível

Biestáveis síncronos activados por flanco

Flip-flop

Activados por flanco

Todos os outros

Latch (báscula)

Circuito com memória mais rudimentar

Com dois estados estáveis

Sem entradas

Com pouco (ou nenhum) interesse

A = 1 e B = 0 A = 0 e B = 1 Circuito bloqueado num destes estádos

Latched

Multivibradores

Latch (báscula) SR (set/reset) com NOR

Saídas t=kT Qb S Qa R

Multivibradores

Saídas t=kT

Qb S Qa R

0 Qa(t-T) 0

Qb(t-T) Memoriza Qa

Multivibradores

Flip-flops

Saídas t=kT

Qb S Qa R

0 Qa(t-T) 0

Qb(t-T)

1 Desactiva Qa

Saídas t=kT

Qb S Qa R

0 Qa(t-T) 0

Qb(t-T)

0 Activa Qa

Multivibradores

Saídas t=kT

Qb S Qa R

0 Qa(t-T) 0

Qb(t-T)

0 A evitar

Multivibradores

0 Qa(t-T) 0

Qb(t-T)

Q = Qa

Q = Qb

Multivibradores

Latch (báscula) SR (set/reset) com NAND

1 Qa(t-T) 1

Qb(t-T) Memoriza Qa

Multivibradores

1 Qa(t-T) 1

Qb(t-T)

1 0 Activa Qa

Multivibradores

1 Qa(t-T) 1

Qb(t-T)

0 1 Desactiva Qa

Multivibradores

1 Qa(t-T) 1

Qb(t-T)

A evitar 1 1

Multivibradores

1 Qa(t-T) 1

Qb(t-T)

Q = Qa

Q = Qb

Multivibradores

1 Qa(t-T) 1

Qb(t-T)

Entradas activas ao nível baixo

Multivibradores

Entradas activas ao nível alto

S Q(t) R

0 Q(t-T) 0

Multivibradores

Latch SR (set/reset) com enable

S Q(t) R

0 Q(t-T) 0

0 0 1 1 1 0 1 X 1

enable

enable EN

Saídas t=kT

Q(t-T)

Multivibradores

Latch tipo D (data)

(data)

(enable)

Saídas t=(k+1).T

CLK Q(t) D

0 Q(t-T) X

Retêm o valor

Q(t-T) anterior

Multivibradores

Latch tipo D (data)

(data)

(enable)

Saídas t=(k+1).T

CLK Q(t) D

Memoriza 0 0

Q(t-T)

Multivibradores

Latch tipo D (data)

(data)

(enable)

Saídas t=(k+1).T

CLK Q(t) D

1 1 Memoriza 1

Q(t-T)

Multivibradores

Latch tipo D (data)

Diagrama temporal

CLK Q(t) D

Q(t-T)

Multivibradores

Latch tipo D (data)

Enquanto clock=0, Q(t) não varia (valor anterior)

CLK Q(t) D

Q(t-T)

1 Diagrama temporal

Multivibradores

Latch tipo D (data)

Enquanto clock=1, Q(t)=D (Q segue o valor de D)

CLK Q(t) D

Q(t-T)

1 Diagrama temporal

Multivibradores

Latch tipo D (data)

Quando clock transita de 1 para 0, Q(t)=Q(t-T)

CLK Q(t) D

Q(t-T)

1 Diagrama temporal

retêm Q(t-T)

Multivibradores

Latch tipo D (data) CLK Q(t) D

Q(t-T)

1 Diagrama temporal

Enquanto clock=0, Q(t) não varia (valor anterior)

Multivibradores

Q(t-T)

1 Diagrama temporal

Enquanto clock=1, Q(t)=D (Q segue o valor de D)

Multivibradores

Q(t-T)

1 Diagrama temporal

Quando clock transita de 1 para 0, Q(t)=Q(t-T)

retêm Q(t-T)

Multivibradores

Q(t-T)

1 Diagrama temporal

Enquanto clock=0, Q(t) não varia

Multivibradores

Q(t-T)

1 Diagrama temporal

As ideias anteriores repetem-se……

Multivibradores

Latch tipo D (data)

Claramente trata-se de um biestável síncrono

(data)

(enable)

Infelizmente, activado por nível Problemas não contemplados

Atraso de propagação no inversor Sinais de frequência muito elevada

Multivibradores

inputQ

master slaveQ

Flip-flop mestre-escravo (com 2 latch tipo D)

por 2 latch D anteriores

Dinput

master slave

por 1 inversor adicional

Constituído

Multivibradores

inputQ

master slaveQ

0 T 2T 3T

Análise temporal

Multivibradores

0 T 2T 3T

inputQ

master slaveQ

Análise temporal

Mestre

Sem novidade

Depende de

input (D)

clock (CLK)

Multivibradores

0 T 2T 3T

inputQ

master slaveQ

Análise temporal

Escravo

Análise fácil

Depende de

Qm (D)

clock (CLK)

Multivibradores

0 T 2T 3T

inputQ

master slaveQ

Sensibilidade

clock:

Multivibradores

0 T 2T 3T

inputQ

master slaveQ

Sensibilidade

clock:

flanco

descendente

Multivibradores

0 T 2T 3T

inputQ

master slaveQ

Sensibilidade

clock:

flanco

descendente

Multivibradores

Flip-flop D com sensibilidade ao flanco ascendente

Multivibradores

clock Q(t) D

Saídas t=(k+1).T

Multivibradores

clock Q(t) D

X X Q(t-T)

Saídas t=(k+1).T

Multivibradores

clock Q(t) D

Q(t-T)

Saídas t=(k+1).T

Multivibradores

clock Q(t) D

Q(t-T)

Saídas t=(k+1).T

Multivibradores

clock Q(t) D

Q(t-T)

Saídas t=(k+1).T

Multivibradores

clock Qn+1 D

No estado n+1

Multivibradores

Comparação latch D e flip-flop D

Multivibradores

clockQ

2apreset

Com sinais de

preset clear

Assíncronos

Multivibradores

clockQ

2apreset

Com sinais de

preset

Assíncronos

Multivibradores

Com clear

Síncrono

Só limpa o conteúdo no próximo flanco Introduz atraso

Até um período de clock

Multivibradores

Flip-flop JK

Permite implementar o flip-flop D

Multivibradores

Flip-flop JK

Mas mais flexível

Multivibradores

Flip-flop JK

Permite activar/desactivar a saída

Mas mais flexível

Multivibradores

Flip-flop JK

Mas mais flexível

clock Qn+1 K

Comportamento J

0 FF D

Multivibradores

Flip-flop JK

Mas mais flexível

clock Qn+1 K

Comportamento J

Multivibradores

Flip-flop JK

Mas mais flexível

clock Qn+1 K

Comportamento J

Multivibradores

Flip-flop JK

Mas mais flexível

clock Qn+1 K

Comportamento

1 FF D

Pode dar jeito

Multivibradores

Flip-flop JK

Mas mais flexível

clock Qn+1 K

Comportamento

X X X Qn

Multivibradores

Flip-flop JK

Implementação

Multivibradores

Flip-flop T (toogle)

Permite trocar (ou não) a saída no estado anterior

Controlo: entrada T

Multivibradores

Controlo: entrada T

Equivalente a

Multivibradores

Controlo: entrada T

clock Qn+1 T

Comportamento

Retém valor

Multivibradores

Controlo: entrada T

clock Qn+1 T

Comportamento

Troca valor

Multivibradores

Controlo: entrada T

clock Qn+1 T

Comportamento

X X Qn

Sem alteração

Multivibradores

Exemplo T Q

Qclock

Multivibradores

Exemplo T Q

Qclock

Instantes para troca de valor Q

Multivibradores

Monostáveis

Multivibradores

Biestáveis

2 estados estáveis

acção de

impulso externo

Monostáveis

Biestáveis

Multivibradores

2 estados estáveis

Dispara para estado instável Monostável

Regressa ao único estado estável

Monostáveis

Implementação

Multivibradores

τ = ln(2)RC

RRESET

GND CTRL

trigger

Sinais

trigger

DISdescarga

Aplicações

Contadores digitais

Registos de deslocamento

Contadores digitais

Registos de dados

Comunicações digitais

Implementação de barramentos (bus)

Baralhadores (scramblers)

Geradores/detectores de CRC

Multivibradores

Aplicações

Contadores digitais

Registos de dados

Comunicações digitais

Implementação de barramentos (bus)

Baralhadores (scramblers)

Geradores/detectores de CRC

Multivibradores

Contadores digitais

Contadores

Assíncronos

clock é o sinal de sincronismo do 1º flip-flop

Síncronos

Contadores assíncronos

clock dos outros flip-flops é a saída do a montante

Circuito mínimo Requer cuidado com descodificação

Transições não simultâneas

Contadores digitais

8 estados (28) clock

FFs sem atraso

Contadores digitais

8 estados (28)

FFs sem atraso

Saída Q1

frequência (clock) = 2 frequência (Q1)

clock2

Contadores digitais

8 estados (28)

FFs sem atraso

Saída Q2

frequência (Q1) = 2 frequência (Q2)

clock3

Contadores digitais

8 estados (28)

FFs sem atraso

Saída Q3

frequência (Q2) = 2 frequência (Q3)

1 0 1 0 1 0 1 0

Contadores digitais

8 estados (28)

FFs sem atraso clock

Contagens

1 1 0 0 1 1 0 0

1 0 1 0 1 0 1 0

Contadores digitais

8 estados (28)

Contagens

1 1 0 0 1 1 0 0

1 0 1 0 1 0 1 0

1 1 1 1 0 0 0 0

Contadores digitais

8 estados (28)

Contagens

1 1 0 0 1 1 0 0

1 0 1 0 1 0 1 0

1 1 1 1 0 0 0 0

111 011 101 001 110 010 100 000 111

Contadores digitais

8 estados (28)

Contagens

1 1 0 0 1 1 0 0

1 0 1 0 1 0 1 0

1 1 1 1 0 0 0 0

7 3 5 1 6 2 4 0 7

Contadores digitais

8 estados (28)

Contagens

Contadores digitais

FFs com atraso

Transições não

coincidentes

Contadores digitais

FFs com atraso

Transições não

coincidentes

DEPOIS

Contadores digitais

Contadores Síncronos

clock é o sinal de sincronismo de todos os flip-flops

Transições sincronizadas (razoavel/ simultâneas)

Q Q QQ

Exige lógica não tão trivial

Contadores digitais

Contador síncrono de 0 a 7 (contador de módulo 8)

Saídas

Q1 Ciclo # Q3 Q2

8 0 0 0

Contadores digitais

Saídas

Q1 Ciclo # Q3 Q2

8 0 0 0

Q1 muda todos

os períodos

Contadores digitais

Saídas

Q1 Ciclo # Q3 Q2

8 0 0 0

Q1 muda todos

os períodos

Flip-flop T sempre

activado

Contadores digitais

Saídas

Q1 Ciclo # Q3 Q2

8 0 0 0

Mudanças em Q2

a cada 2 períodos

Contadores digitais

Saídas

Q1 Ciclo # Q3 Q2

8 0 0 0

Mudanças em Q2

a cada 2 períodos

Flip-flop T

activado por Q1

Contadores digitais

Saídas

Q1 Ciclo # Q3 Q2

8 0 0 0

Mudanças em Q3

a cada 4 períodos

Contadores digitais

Saídas

Q1 Ciclo # Q3 Q2

8 0 0 0

Mudanças em Q3

a cada 4 períodos

Flip-flop T

activado por Q2Q1

Contadores digitais

Implementação

Contadores digitais

Contador em anel (ring counter)

Supondo que se ativa (ativo a 0) no início o INIT

PRESET RESET RESET RESET

Contadores digitais

Inicializar Q3Q2Q1Q0=1000

1 0 0 0

Contadores digitais

No flanco ascendente do clock (óbvia/ INIT=1)

Contadores digitais

No flanco ascendente do clock (Q2=Q3, Q1=Q2….)

Contadores digitais

Ideias repetem-se nos flanco ascendente do clock

Contadores digitais

Ideias repetem-se nos flanco ascendente do clock

Contadores digitais

O valor inicial 1000 volta a estar em Q3Q2Q1Q0

1 0 0 0

Contadores digitais

As contagens repetem-se ao fim de 4 pulsos de clk

1 0 0 0

8 1 2 4 2 4

1 0 0 0

Contadores digitais

Pode-se reiniciar Q3Q2Q1Q0=1000 em qq instante

1 0 0 0

Contadores digitais

Pode-se reiniciar Q3Q2Q1Q0=1000 em qq instante

1 0 0 0

8 1 2 4 2 4

1 0 0 0

Contadores digitais

Depois recomeça tudo de novo

Contadores digitais

Contador síncrono de módulo 2N = 16 (de 0 a 15) Q1 Ciclo # Q3 Q2

2 0 0 3 0 0

4 0 1 5 0 1

6 0 1 7 0 1

8 1 0 0

9 1 0 10 1 0

11 1 0 12 1 1

13 1 1 14 1 1

15 1 1 1

Contadores digitais

2 0 0 3 0 0

4 0 1 5 0 1

6 0 1 7 0 1

8 1 0 0

9 1 0 10 1 0

11 1 0 12 1 1

13 1 1 14 1 1

15 1 1 1

Q0 muda a cada

ciclo de clock

Contadores digitais

2 0 0 3 0 0

4 0 1 5 0 1

6 0 1 7 0 1

8 1 0 0

9 1 0 10 1 0

11 1 0 12 1 1

13 1 1 14 1 1

15 1 1 1

Q0 muda a cada

ciclo de clock

Flip-flop T com

sempre ativado

Contadores digitais

2 0 0 3 0 0

4 0 1 5 0 1

6 0 1 7 0 1

8 1 0 0

9 1 0 10 1 0

11 1 0 12 1 1

13 1 1 14 1 1

15 1 1 1

Q1 antes de mudar

precede Q0=1

Contadores digitais

2 0 0 3 0 0

4 0 1 5 0 1

6 0 1 7 0 1

8 1 0 0

9 1 0 10 1 0

11 1 0 12 1 1

13 1 1 14 1 1

15 1 1 1

Q1 antes de mudar

precede Q0=1

Flip-flop T

ativado por Q0

Contadores digitais

2 0 0 3 0 0

4 0 1 5 0 1

6 0 1 7 0 1

8 1 0 0

9 1 0 10 1 0

11 1 0 12 1 1

13 1 1 14 1 1

15 1 1 1

Q2 antes de mudar

precede Q0=1

e Q1=1

Contadores digitais

2 0 0 3 0 0

4 0 1 5 0 1

6 0 1 7 0 1

8 1 0 0

9 1 0 10 1 0

11 1 0 12 1 1

13 1 1 14 1 1

15 1 1 1

Q2 antes de mudar

precede Q0=1

e Q1=1

Flip-flop T

ativado por Q0.Q1

Contadores digitais

2 0 0 3 0 0

4 0 1 5 0 1

6 0 1 7 0 1

8 1 0 0

9 1 0 10 1 0

11 1 0 12 1 1

13 1 1 14 1 1

15 1 1 1

Q3 antes de mudar

precede Q0=1

e Q1=1 e Q2=1

Contadores digitais

2 0 0 3 0 0

4 0 1 5 0 1

6 0 1 7 0 1

8 1 0 0

9 1 0 10 1 0

11 1 0 12 1 1

13 1 1 14 1 1

15 1 1 1

Q3 antes de mudar

precede Q0=1

e Q1=1 e Q2=1

Flip-flop T ativado

por Q0.Q1.Q2

Registros de dados

Armazena N bits ao flanco ascendente Requer N flip-flops como elementos de memória

Em comum têm: Sinal de control clock

Ex: registro de 4 bits

Registros de dados

Desvantagem Armazena o dado a cada flanco ascendente

Registros de dados

Desvantagem Armazena o dado a cada flanco ascendente

Registros de dados

Como obviar o problema anterior

Controlar o armazenamento

Utilizando um sinal adicional, load

Conjuntamente com um multiplexer 2:1

Registros de deslocamento

Úteis numa panóplia alargada de aplicações

Entrada paralelo – Saída paralelo (PIPO)

Barramentos (bus)

Entrada paralelo – Saída série (PISO)

Transmissor de linha série (p.ex., RS232)

Entrada série – Saída paralelo (SIPO)

Receptor de linha série (p.ex., RS232)

Entrada série – Saída série (SISO) Leitura/escrita sequencial de dados

Entrada série – Saída série (SISO)

Desloca os dados horizontalmente

Entrada

de dados

Saída

de dados

Q1 Q3 Q2

(=out)

Deslocamento de 101110

Q1 Q3 Q2

t0 0 0

Entrada

de dados

Saída

de dados

(=out)

Instante t0:

P.ex.: limpou conteúdo dos FFs

out(t0) = X

1 0 0 0

Q1 Q3 Q2

t0 0 0

t1 1 0

Entrada

de dados

Saída

de dados

(=out)

Instante t1:

Q3(t1) = in(t0)

out(t1) = X

Q1 Q3 Q2

t0 0 0

t1 1 0

t2 0 1

Entrada

de dados

Saída

de dados

(=out)

Deslocamento de 101110 Deslocamento de 101110

Instante t2:

Q3(t2) = in(t1)

out(t2) = X

1 0 1 0

Q1 Q3 Q2

t0 0 0

t1 1 0

t2 0 1

t3 1 0

Entrada

de dados

Saída

de dados

(=out)

Instante t3:

Q3(t3) = in(t2)

out(t3) = in(t0)

1 1 0 1

Q1 Q3 Q2

t0 0 0

t1 1 0

t2 0 1

t3 1 0

Entrada

de dados

Saída

de dados

(=out)

Instante t4:

Q3(t4) = in(t3)

out(t4) = in(t1)

1 1 1 0

Q1 Q3 Q2

t0 0 0

t1 1 0

t2 0 1

t3 1 0

Entrada

de dados

Saída

de dados

(=out)

Instante t5:

Q3(t5) = in(t4)

out(t5) = in(t2)

0 1 1 1

Q1 Q3 Q2

t0 0 0

t1 1 0

t2 0 1

t3 1 0

Entrada

de dados

Saída

de dados

(=out)

Instante t6:

Q3(t6) = in(t5)

out(t6) = in(t3)

X 0 1 1

Q1 Q3 Q2

t0 0 0

t1 1 0

t2 0 1

t3 1 0

Entrada

de dados

Saída

de dados

(=out)

Instante t7:

Q3(t7) = X

out(t7) = in(t4)

X X 0 1

Q1 Q3 Q2

t0 0 0

t1 1 0

t2 0 1

t3 1 0

Entrada

de dados

Saída

de dados

(=out)

Instante t8:

Q3(t8) = X

out(t8) = in(t5)

X X X 0

Entrada série – Saída paralelo (SIPO)

D Q D Q D Q

parallel out

serial in

Andar de

colocação

dos dados

Andar de

memorização

dos dados

Requer 2 andares: Colocação dos dados

Memorização dos dados

serial in

Andar de

colocação

dos dados1º andar: SISO

t1 t2 t3

serial in

SIPO serial in

Andar de

colocação

serial in: 101 t1 t2 t3

serial in

SIPO serial in

Andar de

colocação

serial in

SIPO serial in

Andar de

colocação

2º andar: próxima etapa

Ordenar a memorização dos dados Q3Q2Q1

serial in

2º andar

Armazenar 101 t1 t2 t3

D Q D Q D Q

parallel out

Andar de

memorização

dos dados

serial in

2º andar

D Q D Q D Q

parallel out

Andar de

memorização

dos dados

serial in

2º andar

D Q D Q D Q

parallel out

Andar de

memorização

dos dados

store/shift

serial out

D Q D Q D Q

Requer 2 etapas: Armazenamento dos dados

Deslocamento dos dados (SISO)

store/shift

serial out

D Q D Q D Q

Requer 2 etapas: Armazenamento dos dados Deslocamento dos dados (SISO)

Requer N-1 multiplexers:

select

store/shift

serial out

D Q D Q D Q

Etapa 1: armazenamento dos dados

store = 1 (store/shift = 0)

store/shift

serial out

D Q D Q D Q

Etapa 2: deslocamento dos dados

shift = 1 (store/shift = 1)

joão paulo carmo, phd senior researcher university of

Documents

simulado senior sap sd

researcher id tutorial - ipen

senior masculino

senior - gestão de manutenção

relação do estresse com os transtornos depressivos e...

mtnl.inmtnl.in/advocatelist.pdfhardeep singh dahiya sanjeet...

glossÁrio mÉdico - prevent senior

senior 5 novembro 2015

uma visão geral da educação a distância silvia helena...

researcher id orcid minhas citações google

senior - controle de ferramentaria

regras boccia senior

senior 06 abr 2016

boletim do senior sjcampos

iii fase de la copa presidente de recorridos de tiro · 22...

phd treinamentos.pdf

kit senior de emergencia

researcher links / researcher connect devolutiva e propostas...

escotistas em acao senior

phd engenharia