simplificação de circuitos

Simplificação de CircuitosSimplificação de Circuitos

Nikolas Libert

Aula 5

Eletrônica Digital ET52CTecnologia em Automação Industrial

DAELT ● Nikolas Libert ● 2

Diagrama de Veitch-Karnaugh

Diagrama de Veitch-Karnaugh.

Um diagrama ou mapa de Veitch-Karnaugh é uma forma diferente de representar a tabela verdade de um expressão lógica.

Da forma como cada linha de uma tabela verdade é representada num mapa de Veitch-Karnaugh, fica mais fácil de se identificar possíveis simplificações na expressão lógica.


Diagrama de Veitch-Karnaugh para Duas Variáveis

Diagrama de Veitch-Karnaugh para Duas Variáveis. Abaixo é fornecida uma tabela verdade com saídas

genéricas W, X, Y e Z.

Essa mesma tabela pode ser representada por uma matriz 2x2 chamada de mapa de Karnaugh.

A B S

0 0 W

0 1 X

1 0 Y

1 1 Z

B B

W X

Y Z

A

A



Exemplo. Para a tabela verdade abaixo, ache a equação soma de produtos, simplifique a equação lógica e represente a tabela no mapa de Karnaugh.

A B S

0 0 1

0 1 1

1 0 0

1 1 0

B B

A

A



No mapa de Karnaugh, entre dois espaços contíguos, há sempre a mudança de apenas uma variável de entrada.

B B

1 1

0 0

A

A

- Se andarmos do espaço A.B para seu vizinho A.B, há apenas uma variável de entrada que muda(B muda para B, enquanto A continua constante).

- A implicação deste fato é que ao escrevermos a expressão soma de produtos, o termo A poderá ser colocado em evidência e os termos B e B serão cancelados.

S = A.B + AB = A (B + B) = A (B + B) = A (1) = A

- No mapa de Karnaugh, sempre que houverem “1”s em espaços contíguos, será possível a simplificação da expressão lógica.



Agrupamentos possíveis em mapas de 2 variáveis.

– Quadra: conjunto de quatro espaços de valor 1. Num mapa de 2 variáveis, só haverá uma quadra quando todas saídas forem 1.

– Pares: conjunto de dois espaços vizinhos de valor 1.

B B

1 1

1 1

A

A

Nesse caso a simplificação será máxima e a expressão será S=1.

B B

0 0

1 1

A

A

B B

1 0

1 0

A

A

Resulta emS=A

Resulta emS=B




– Termos isolados: quando um espaço de valor 1 só é vizinho de espaços de valor zero. Nestes casos, não há simplificação.

B B

0 1

1 0

A

A

Exemplo com dois termos isolados:

A saída seria a própria expressão soma de produtos.

S = AB+AB



Procedimento para simplificação.

– Deve-se buscar um conjunto de agrupamentos que inclua todos os espaços de valor 1.

– Inicia-se pela busca de agrupamentos na seguinte ordem: quadras, pares e por fim, termos isolados.

– A expressão simplificada será a soma das expressões para cada agrupamento.

Exemplo: ache a expressão mínima para a tabela verdade.

A B S

0 0 0

0 1 1

1 0 1

1 1 1

B B

A

A



B B

0 1

1 1

A

A

- Não havendo quadras, parte-se para a busca de pares.

- Os pares encontrados englobam todos os termos unitários do mapa, não há necessidade de continuar a busca por termos isolados.

S1 = A S2 = B S = S1 + S2 = A + B

Exercício: ache a expressão mínima para a tabela verdade. A B S

0 0 0

0 1 1

1 0 1

1 1 1

B B

A

A


Diagrama de Veitch-Karnaugh para Três Variáveis

Diagrama de Veitch-Karnaugh para Três Variáveis. O mapa de Karnaugh abaixo representa uma tabela

verdade de três variáveis de entrada.A B C S

0 0 0 S0

0 0 1 S1

0 1 0 S2

0 1 1 S3

1 0 0 S4

1 0 1 S5

1 1 0 S6

1 1 1 S7

B B

S0 S1 S3 S2

S4 S5 S7 S6

A

A

C C C



O procedimento para simplificação é o mesmo, no entanto, agora existem mais possibilidade de agrupamentos.

– Oitava: conjunto de oito espaços de valor 1. Num mapa de 3 variáveis, só haverá uma oitava quando todas saídas forem 1.

B B

1 1 1 1

1 1 1 1

A

A

C C C

Nesse caso a simplificação será máxima e a expressão será S=1.




– Quadras: agora existirão mais possibilidades de agrupamento.

B B

1 1 0 0

1 1 0 0

A

A

C C C

B B

1 0 0 1

1 0 0 1

A

A

C C C

B B

1 1 1 1

0 0 0 0

A

A

C C C

Resulta emS=B

Resulta emS=A

Resulta emS=C




– Pares.

– Termos isolados.

B B

1 0 0 1

0 1 1 0

A

A

C C C

B B

0 1 0 1

0 0 1 0

A

A

C C C

exemplo com dois pares:S = A.C + A.C

exemplo com três termos:S = A.B.C + A.B.C + A.B.C



Exemplo: Obtenha a expressão mínima por mapa de Karnaugh.

A B C S

0 0 0 1

0 0 1 0

0 1 0 1

0 1 1 1

1 0 0 1

1 0 1 0

1 1 0 1

1 1 1 0

B B

A

A

C C C



Exercício: Obtenha a expressãomínima que representa a tabelaverdade ao lado. Utilize mapa deKarnaugh.

B B

1 0 1 1

1 0 0 1

A

A

C C C

A B C S

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 0

S = SA + SB = C + ABSA = C

SB = AB

S = AC + AB + AC ou S = AC + AC + BC


Diagrama de Veitch-Karnaugh para Quatro Variáveis

Diagrama de Veitch-Karnaugh para Quatro Variáveis. Relação Tabela Verdade x Mapa Karnaugh:A B C D S

0 0 0 0 S0

0 0 0 1 S1

0 0 1 0 S2

0 0 1 1 S3

0 1 0 0 S4

0 1 0 1 S5

0 1 1 0 S6

0 1 1 1 S7

... ...

A B C D S

... ...

1 0 0 0 S8

1 0 0 1 S9

1 0 1 0 S10

1 0 1 1 S11

1 1 0 0 S12

1 1 0 1 S13

1 1 1 0 S14

1 1 1 1 S15

C C

S0

S4

S1 S3 S2

S5 S7 S6

S12

S8

S13 S15 S14

S9 S11 S10

A

A

B

B

B

D D D



Existência de novas possibilidades de agrupamentos.

C C

1

0

1 1 1

0 0 0

0

1

0 0 0

1 1 1

A

A

B

B

B

D D D

- Oitavas - QuadrasC C

1

0

0 0 1

0 0 0

0

1

0 0 0

0 0 1

A

A

B

B

B

D D D

S = B S = B.D



Exemplo: Ache a expressão mínima por Karnaugh.

A B C D S

0 0 0 0 0

0 0 0 1 1

0 0 1 0 1

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 0

0 1 1 1 1

... ...

A B C D S

... ...

1 0 0 0 1

1 0 0 1 1

1 0 1 0 0

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 0

1 1 1 1 1

C C

A

A

B

B

B

D D D



C C

0

0

1 1 1

1 1 0

1

1

1 1 0

1 1 0

A

A

B

B

B

D D D

S = SA + SB + SC = D + AC +A.B.C

SA = D

SC =A.B.C

SB = AC



Exercício: Ache a expressão mínima por Karnaugh.

A B C D S

0 0 0 0 0

0 0 0 1 1

0 0 1 0 0

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1

... ...

A B C D S

... ...

1 0 0 0 0

1 0 0 1 0

1 0 1 0 1

1 0 1 1 0

1 1 0 0 0

1 1 0 1 0

1 1 1 0 0

1 1 1 1 1

C C

A

A

B

B

B

D D D

S = ABCD + BCD + AB + AD


Diagrama de Veitch-Karnaugh para Muitas Variáveis

Diagrama de Veitch-Karnaugh para mais de Quatro Variáveis. Quando o número de variáveis passa a ser superior a

quatro, o método de simplificação de Veitch-Karnaugh se torna muito complexo.

Para essas situações é recomendável a simplificação por computador.

Uma forma de simplificação é pelo algoritmo de Quine-McCluskey.

– Programas que o implementam podem ser achados com facilidade na internet.


Casos que Não Admitem Simplificação


Como seria a representação das funções XOR e XNOR no mapa de Karnaugh?

- XOR - XNORA B S

0 0 0

0 1 1

1 0 1

1 1 0

B B

0 1

1 0

A

A

A B S

0 0 1

0 1 0

1 0 0

1 1 1

B B

1 0

0 1

A

A

Tabelas que a princípio não são simplificáveis, podem ser representadas pelas funções XOR e XNOR



Função XOR com três variáveis.

– Mapa de Karnaugh da expressão S = A + B + C

A B C S

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 1

1 1 1 1

B B

0 1 0 1

1 0 1 0

A

A

C C C



Encontre o mapa para a expressão S = A ʘ B ʘ C

A B C S

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

B B

A

A

C C C



As funções A ʘ B ʘ C e A + B + C são iguais!

As seguintes igualdades são válidas:

– A + B = A ʘ B

– A + B + C = A ʘ B ʘ C

– A + B + C + D = A ʘ B ʘ C ʘ D

– A + B + C + D + E = A ʘ B ʘ C ʘ D ʘ E

– Quando o número de variáveis é par a função Ou Exclusivo é igual ao complemento da função Coincidência.

– Quando o número de variáveis é impar as função Ou Exclusivo e Coincidência são iguais.


Bit de Paridade

Bit de Paridade

Em alguns protocolos de comunicação criou-se o conceito de paridade para detecção de erros no envio de dados.

No protocolo RS232, os dados são transmitidos em grupos de 8 bits (+ 2 de controle) e opcionalmente, pode ser incluído um bit de paridade para verificação.

Bit 0 Bit 1 Bit 2 Bit 3 Bit 4 Bit 5 Bit 6 Bit 7 Pari.Start= 0

Stop= 1

Pacote RS232t


Bit de Paridade

Existem duas configurações possíveis de paridade: paridade par e paridade impar.

– Para que a comunicação ocorra, o receptor e o transmissor devem ter a mesma configuração.

Paridade Par: O bit de paridade é gerado de forma que o número de bits em nível alto (excluindo bits de controle) seja par.

Paridade Impar: O bit de paridade é gerado de forma que o número de bits em nível alto (excluindo bits de controle) seja impar.

Bit 0 Bit 1 Bit 2 Bit 3 Bit 4 Bit 5 Bit 6 Bit 7 Pari.Start= 0

Stop= 1

t


Bit de Paridade

Exemplo: para transmissão do dado 0xE0 com paridade par, qual será o valor do bit de paridade?

– Se no receptor o número de bits em nível alto recebidos for impar, o pacote será rejeitado.


Bit de Paridade

Exemplo: projete um circuito gerador de paridade para dados de 4 bits. Considere paridade par.

A B C D S

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

... ...

A B C D S

... ...

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

C C

A

A

B

B

B

D D D


Bit de Paridade

Exercício. Projete um detector de paridade para três bits de entrada. Se o número de “1”s for impar, a saída deverá ser zero.

C C

0

1

1 0 1

0 1 0

0

1

1 0 1

0 1 0

A

A

B

B

B

D D D

4 variáveis de entrada!A resposta deverá ter um dos

seguinte formatos:

S = A ʘ B ʘ C ʘ D = A + B + C + Dou

S = A + B + C + D = A ʘ B ʘ C ʘ D

Fazendo um teste para uma entrada qualquer, vemos que a opção correta é a

segunda: 0 ʘ 0 ʘ 0 ʘ 0 = 1


Bit de Paridade

A B C S

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

B B

A

A

C C C

R.: S = A ʘ B ʘ C = A + B + C


Referências

IDOETA, I. V., CAPUANO, F. G. Elementos de Eletrônica Digital, 41ª Edição, Érica, São Paulo, 2013.

simplificação de circuitos

Documents