revisão: família lógica...

11
16/03/2017 1 UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA ELETRÔNICA DIGITAL - ET75C Prof.ª Elisabete Nakoneczny Moraes Aula 3- TÉCNICAS DE SIMPLIFICAÇÃO Soma dos Produtos, Produto das Somas e Mapa de Karnaugh Curitiba, 17 março de 2017. Revisão: família lógica TTL 17 Mar 17 Aula 03 - Técnicas de simplificação 2 Família TTL ( transistor transistor logic): Desenvolvida pela Texas Instruments, A base do funcionamento TBJ que operam como chave. São alimentados em 5Vcc Série 54 (uso militar) Série 74 (uso comercial) uso comercial função lógica: E, OU, ... S=>Schottky LS=>Schottky de baixa potência AS=>Schottky avançada ALS=>Schottky avançada de baixa potência 74xxDD ENTRADA DA PORTA LÓGICA EM ABERTO REPRESENTA NÍVEL LÓGICO “1”

Upload: others

Post on 23-Mar-2020

3 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: Revisão: família lógica TTLdaelt.ct.utfpr.edu.br/elisanm/Digital/AulaDT03_TecnicasSimplificacao_1... · 16/03/2017 2 Revisão: família lógica CMOS 17 Mar 17 Aula 03 - Técnicas

16/03/2017

1

UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ

DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA

ELETRÔNICA DIGITAL - ET75C

Prof.ª Elisabete Nakoneczny Moraes

Aula 3- TÉCNICAS DE SIMPLIFICAÇÃOSoma dos Produtos, Produto das Somas e Mapa de Karnaugh

Curitiba, 17 março de 2017.

Revisão: família lógica TTL

17 Mar 17 Aula 03 - Técnicas de simplificação 2

Família TTL (transistor transistor logic):

• Desenvolvida pela Texas Instruments,

• A base do funcionamento TBJ que operam como chave.

• São alimentados em 5Vcc

• Série 54 (uso militar)

• Série 74 (uso comercial)

uso comercial

função lógica: E, OU, ...

S=>SchottkyLS=>Schottky de baixa potênciaAS=>Schottky avançadaALS=>Schottky avançada de baixa potência

74xxDD

ENTRADA DA PORTA LÓGICA

EM ABERTO REPRESENTA

NÍVEL LÓGICO “1”

Page 2: Revisão: família lógica TTLdaelt.ct.utfpr.edu.br/elisanm/Digital/AulaDT03_TecnicasSimplificacao_1... · 16/03/2017 2 Revisão: família lógica CMOS 17 Mar 17 Aula 03 - Técnicas

16/03/2017

2

Revisão: família lógica CMOS

17 Mar 17 Aula 03 - Técnicas de simplificação 3

Família CMOS (complementary metal oxide semicondutor FET):

• Nível de tensão da alimentação na faixa de 3 a 18Vcc.

• De um modo geral, CMOS é mais rápido e consome menos que as outras famílias MOS.

• Devido a sua construção são sensíveis à eletricidade estática, sendo primordial o cuidado com o manuseio do CI.

Série 74C

É compatível pino a pino e funcionalmente equivalente a componentes TTL com a mesma numeração;

Algumas funções TTL também estão disponíveis nesta série CMOS;

É possível substituir alguns circuitos TTL por um equivalente CMOS.

Série 74HC/HCT (High Speed CMOS)

Versão aperfeiçoada da série 74C, que tem um aumento na velocidade de operação, agora comparável a componentes 74LS, e uma capacidade de corrente muito mais alto do que a da série 74C;

Nesta série os CIs são compatíveis pino a pino

e funcionalmente equivalentes a CIs TTL com a

mesma numeração.

ENTRADA DA PORTA LÓGICA EM

ABERTO REPRESENTA

INDETERMINAÇÃO

Revisão: Álgebra de BOOLE

17 Mar 17 Aula 03 - Técnicas de simplificação 4

1-Associativa

2-Comutativa

CBACBA

CBACBA

....

ABBA

ABBA

..

4-Elemento Neutro

3-Distributiva

5-Complemento

AA

AA

0

.1

CABACBA

CABACBA

..

...

1

0.

AA

AA

1-Teorema da Dualidade

2-Teorema da Convolução

3-Teorema de “De Morgan“

AAA

AAA

.

........

.........

CBACBA

CBACBA

AA

4-Teorema da Adjacência

ABABA ).().(

• Operação “E (.)” prioridade sobre “OU (+)”

• 1º ( )

• 2º [ ]

• 3º { }

Page 3: Revisão: família lógica TTLdaelt.ct.utfpr.edu.br/elisanm/Digital/AulaDT03_TecnicasSimplificacao_1... · 16/03/2017 2 Revisão: família lógica CMOS 17 Mar 17 Aula 03 - Técnicas

16/03/2017

3

Problema Lógico

17 Mar 17 Aula 03 - Técnicas de simplificação 5

Esse processo pode ser realizado por meio:

1. dos teoremas, os postulados de Boole e De Morgan, 2. de forma gráfica, que são os mapas de Karnaugh ou por meio de 3. de algoritmos de Quine e Mc-Cluskey, para aplicações computacionais.

Livro do Idoeta & Capuano, cap 4Livro do Tocci, cap 4Livro do Floyd cap 4

Deseja-se instalar no painel de um automóvel um sistema sonoro de alarme para alertar o usuário quando se verificar uma das seguintes condições:✓Motor ligado com uma das portas não travadas;✓Motor ligado e o cinto de segurança do motorista recolhido;✓ Faróis acesos com motor desligado.

Um problema de lógica combinacional deve ser representado por uma tabela da verdade (TV), que representa todos os estados possíveis das variáveis lógicas que descrevem o sistema combinacional. Essas variáveis resultam em funções lógicas obtidas a partir da análise da tabela da verdade, requerendo em muitas vezes a sua minimização ou simplificação.

Formas Canônicas

17 Mar 17 Aula 03 - Técnicas de simplificação 6

Representação clássica de uma dada relação. Para a análise em questão a forma canônica de uma expressão lógica indica a presença de todas as variáveis na equação seja na forma direta ou pelo seu complemento (negada). As expressões canônicas são estruturadas em duas formas:

A) Forma canônica disjuntiva soma dos produtos:obtém-se somando todos os produtos lógicos que dão à função o valor lógico igual a “1”.Cada parcela da função é chamada de mintermo ou minitermo. Representação: m. Seja f(A,B,C)

AB’C é uma forma canônica de minitermo.AB’(B C)’ não é uma forma canônica de minitermoAC , também não é uma forma canônica de minitermo.

B)Forma canônica conjuntiva produto das somas:resulta do produto das somas das variáveis que resultam na função lógica com valor igual a “0”. Cada parcela da função é chamada de maxtermo ou maxitermo. Representação: ΠM . Seja f(A,B,C)

C+B+A’ é uma forma canônica de maxitermo.(C+B)’+B+ A não é uma forma canônica de maxitermoC+A , também não é uma forma canônica de maxitermo.

Page 4: Revisão: família lógica TTLdaelt.ct.utfpr.edu.br/elisanm/Digital/AulaDT03_TecnicasSimplificacao_1... · 16/03/2017 2 Revisão: família lógica CMOS 17 Mar 17 Aula 03 - Técnicas

16/03/2017

4

Forma Canônica Disjuntiva (SP)

17 Mar 17 Aula 03 - Técnicas de simplificação 7

A B C f

0 0 0 1

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 0

CBA)6,5,0(),,( mCBAf

0

6

5

Supondo a TV a seguir, a equação que expressa a TV na forma canônica disjuntiva é obtida pela: 1. Seleção das linhas da TV cuja saída assume nível lógico “1”. 2. Cada linha selecionada irá compor o produto lógico entre as variáveis.

a. Se a variável estiver em nível alto, entra na equação com o seu próprio nível.b. Se a variável estiver em nível baixo, entra na equação negada.c. Esse produto é um mintermo ou minitermo.

3. A equação lógica final é obtida pela soma lógica dos mintermos.

CBA

CAB

CABCBACBACBAf ),,(

5

Circuito equivalente Mintermos

17 Mar 17 Aula 03 - Técnicas de simplificação 8

A B C f

0 0 0 1

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 0

)6,5,0(),,( mCBAf

CABCBACBACBAf ),,(

Page 5: Revisão: família lógica TTLdaelt.ct.utfpr.edu.br/elisanm/Digital/AulaDT03_TecnicasSimplificacao_1... · 16/03/2017 2 Revisão: família lógica CMOS 17 Mar 17 Aula 03 - Técnicas

16/03/2017

5

Forma Canônica Conjuntiva (PS)

17 Mar 17 Aula 03 - Técnicas de simplificação 9

A B C f

0 0 0 1

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 0

CBACBACBAf

)7,4,3,2,1(),,( MCBAf

Usando a mesma TV, obter a equação lógica usando o produto das somas.

CBACBA

1

2

7

4

3

Supondo a TV a seguir, a equação que expressa a TV na forma canônica conjuntiva é obtida pela: 1. Seleção das linhas da TV cuja saída assume nível lógico “0”. 2. Cada linha selecionada irá compor a soma lógica entre as variáveis.

a. Se a variável estiver em nível baixo, entra na equação com o seu próprio nível.b. Se a variável estiver em nível alto, entra na equação negada.c. Esse produto é um maxtermo ou maxitermo.

3. A equação lógica final é obtida pelo produto lógico dos maxitermos.

Circuito equivalente Maxtermos

17 Mar 17 Aula 03 - Técnicas de simplificação 10

A B C f

0 0 0 1

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 0

CBACBACBAf

)7,4,3,2,1(),,( MCBAf

CBACBA

Page 6: Revisão: família lógica TTLdaelt.ct.utfpr.edu.br/elisanm/Digital/AulaDT03_TecnicasSimplificacao_1... · 16/03/2017 2 Revisão: família lógica CMOS 17 Mar 17 Aula 03 - Técnicas

16/03/2017

6

Solução do problema lógico

17 Mar 17 Aula 03 - Técnicas de simplificação 11

Deseja-se instalar no painel de um automóvel um sistema sonoro de alarme para alertar o usuário quando se verificar uma das seguintes condições:✓Motor ligado com uma das portas não travadas;✓Motor ligado e o cinto de segurança do motorista recolhido;✓ Faróis acesos com motor desligado.

a) Identificar e nomear as variáveis de entrada:Motor M Portas PCinto Segurança C Faróis F

b) Elaborar a tabela da verdade: Total de variáveis = 4Total de possibilidades = 24 = 16Tabela da verdade com 16 linhas.

Adota-se que:Nível lógico 1 = ligado Nível lógico 0 = desligado

M P C F Sinal

0 0 0 0 0

0 0 0 1 1

0 0 1 0 0

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 0

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 0

1 1 1 1 011

Solução do problema lógico - Maxtermos

17 Mar 17 Aula 03 - Técnicas de simplificação 12

M P C F Sinal

0 0 0 0 0

0 0 0 1 1

0 0 1 0 0

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 0

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 0

1 1 1 1 0

0

2

4

6

64

FCPMFCPM

e)Representação da função lógica:

)15,14,6,4,2,0(MF)C,P,F(M,14

15

20

Sinal FCPMFCPM

1514

FCPMFCPM

c)Avalia-se a situação em que há menor quantidade de “1’s” ou “0’s”, para optar entre:• soma dos produtos (SP)=> minitermos => 1• produto das somas (PS)=> maxitermos => 0

d) Elabora-se a equação: a escolha recaiu no produto das somas por haver menor quantidade de “0’s”. Nessa formulação (PS) as variáveis em nível lógico “1” entram na equação negadas.

Page 7: Revisão: família lógica TTLdaelt.ct.utfpr.edu.br/elisanm/Digital/AulaDT03_TecnicasSimplificacao_1... · 16/03/2017 2 Revisão: família lógica CMOS 17 Mar 17 Aula 03 - Técnicas

16/03/2017

7

Solução do problema lógico - Mintermos

17 Mar 17 Aula 03 - Técnicas de simplificação 13

M P C F Sinal

0 0 0 0 0

0 0 0 1 1

0 0 1 0 0

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 0

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 0

1 1 1 1 0

Nessa formulação (SP) as variáveis em nível lógico “0” entram na equação negadas.

13121110

FCMPFCMPCFPMFCPM

1

8

13

9

10

11

12

531

FCPMCFPMFCPMSinal

Representação da função lógica:

)13,12,11,10,9,8,7,5,3,1(mF)C,P,F(M,

3

5

SOMA DOS PRODUTOS (SP)=> MINTERMOS => 1

10987

FCPMFCPMFCPMPCFM

7

Mapa de KARNAUGH

17 Mar 17 Aula 03 - Técnicas de simplificação 14

Para 2 variáveis:

Para 3 variáveis:

Para 4 variáveis:

Método gráfico usado para simplificar/minimizar um problema lógico ou converter a Tabela da Verdade em uma equação lógica reduzida adequada para até 6 variáveis lógicas.

Page 8: Revisão: família lógica TTLdaelt.ct.utfpr.edu.br/elisanm/Digital/AulaDT03_TecnicasSimplificacao_1... · 16/03/2017 2 Revisão: família lógica CMOS 17 Mar 17 Aula 03 - Técnicas

16/03/2017

8

Solução do Mapa de KARNAUGH (MK)

17 Mar 17 Aula 03 - Técnicas de simplificação 15

Desenvolvimento:

a) A numeração das linhas e colunas da tabela segue o Código de Gray.00 – 01 – 11 - 10

b) Os espaços são chamados de celas, onde são preenchidas com a condição "1" correspondente à mesma condição que resultou na tabela da verdade.

c) O objetivo é reunir os 1's em grupos, mas obedecendo a condição que o enlace para a formação dos grupos seguirá: 2N = 1, 2 , 4 , 8, ....., N.

d) Quanto maior o grupo de “1’s” formado, maior será a redução das variáveis.e) A variável que é eliminada, é aquela em que muda de nível entre celas adjacentes.f) As variáveis mantidas no agrupamento feito em "c", realizam o produto lógico

entre elas, sendo que deve ser negada a variável que é representada no código Gray pelo nível 0.

g) O resultado da minimização é obtido realizando a soma lógica entre os grupos formados.

OBS: dois enlaces SÓ PODEM ter UMA célula em comum.

KARNAUGH MAP MINIMIZER sw que aplica o mapa de Karnaugh

Exemplo 1 sobre o MK

17 Mar 17 Aula 03 - Técnicas de simplificação 16

A B S

0 0 0

0 1 0

1 0 1

1 1 1

1) Considere a tabela da verdade para a seguinte função lógica de duas variáveis, F(A,B):

A

B 0 1

0

1

1

1

A variável “A” é mantida

A variável “B” altera de nível

desaparece S= A

Solução pelo método da soma dos produtos=minitermos

Page 9: Revisão: família lógica TTLdaelt.ct.utfpr.edu.br/elisanm/Digital/AulaDT03_TecnicasSimplificacao_1... · 16/03/2017 2 Revisão: família lógica CMOS 17 Mar 17 Aula 03 - Técnicas

16/03/2017

9

Exemplo 2 sobre o MK

17 Mar 17 Aula 03 - Técnicas de simplificação 17

10

A B C S

0 0 0 1

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 1

2) Usando a tabela da verdade que indica a saída para a função: F (A,B,C)

AB

C 00

0

1

11

01 11

1

1

1

Sai“C”

Sai “B”Fica “A”Sai “A” e fica

B’C’CBAS

No caso de usar a soma dos produtos=minitermos

Exemplo 3 sobre o MK: 4 variáveis lógicas

17 Mar 17 Aula 03 - Técnicas de simplificação 18

Enlace proibido

Minitermos

21

ABDDCAS

Enlace 1

Enlace 2

Page 10: Revisão: família lógica TTLdaelt.ct.utfpr.edu.br/elisanm/Digital/AulaDT03_TecnicasSimplificacao_1... · 16/03/2017 2 Revisão: família lógica CMOS 17 Mar 17 Aula 03 - Técnicas

16/03/2017

10

Condições Irrelevantes – DON’T CARE (X)

17 Mar 17 Aula 03 - Técnicas de simplificação 19

Em determinadas situações, a condição de saída pode ser irrelevante, porque as condições de entrada nunca ocorrerão ou que seja indiferente se em nível “1” ou “0”.

Exemplo:

Nesta situação a saída pode assumir o estado “ALTO” ou “BAIXO”, sinalizada por um “X”.

A escolha recai para ã condição que resulte maior quantidade de enlaces ou maior número de “1’s” possível.

Na equação lógica é caracterizada pela seguinte notação:

)4,3()7,6,5(),,( dmCBAF

EXERCÍCIOS

17 Mar 17 Aula 03 - Técnicas de simplificação 20

Utilize o mapa K para simplificar: DCBADDBACS

Solução:Preenche as celas com “1” para as combinações que contenham o rótulo das parcelas da equação.

a) C’A’B’D’ somente uma cela

b) C’D A’B C’D , AB C’D, A’B’ C’D e AB’ C’D

c) AB’C AB’C D e AB’C D’

d) D’A’B’C’D’, A’BC’D’, ABC’D’, AB’C’D’,A’B’CD’, A’BCD’, ABCD’, AB’CD’

e) Fazendo os agrupamentos e as simplificações a equação final y=AB’+C’+D’

a) b)

b)

b)

b) c) c)

d)

d)

d)

d) d)

d)

d)

d)

Enlace 2

Enlace 3

Enlace 1

DCBADCDBACS

Page 11: Revisão: família lógica TTLdaelt.ct.utfpr.edu.br/elisanm/Digital/AulaDT03_TecnicasSimplificacao_1... · 16/03/2017 2 Revisão: família lógica CMOS 17 Mar 17 Aula 03 - Técnicas

16/03/2017

11

EXERCÍCIOS

17 Mar 17 Aula 03 - Técnicas de simplificação 21

CBCACAS

CBACADS Lista coim mais exercícios na pagina da disciplina