Introdução

A manipulação de sinais para a execução de atividades definidas e programáveis são realizadas digitalmente. Como os sinais por sua natureza são analógicos, é necessário um circuito que converta o sinal analógico em digital. Assim, os conversores analógicos para digital (ADC) foram desenvolvidos para transformar um sinal analógico pré-condicionado em um sinal binário. Uma das grandes vantagens de se utilizar sinais digitais é a baixa suseptibilidade a ruídos uma vez que o sistema entende o sinal analógico como “0” ou “1”. Entre os conversores comumente comercialiados, estão flash, rampa, comparações sucessivas e sigma-delta.

O conversor flash é constido por comparadores de tensão os quais são alimentados pela tensão proveniente de um divisor de tensão de uma tensão de referência definida. Caso o sinal apresente um sinal maior que a tensão presente na entrada inversora do amplificador, é apresentado um sinal lógico de nível alto, caso contrário, o nível será baixo. Para gera um número binário definido, os sinais de saída de cada comparador é codificado a partir de uma lógica de condificação ou um CI específico para essa aplicação.

O conversor rampa utiliza um contador que aumenta o numero binário até que o seu correspondente analógico apresente valor maior que o sinal de entrada (Vin). Para realizar a comparação, o sinal é previamente convertido para analógico e posteriormente comparado com o sinal de entrada por meio de um diferenciador de tensão. O aumento gradativo do número binário exige que a cada interação do contador seja aplicado um pulso de clock. Quando o valor é atingido, o sinal END é ativado e o valor digital correspondente ao sinal de entrada está disponível em Dn até D0 (Figura 1). Por exemplo, para um valor de “128” digital são necessários 128 pulso de clock até alcançar o valor analógico. O valor máximo possível “digital” é dado por 2n−1, onde n é o número de bits do conversor.

Figura 1 - Conversor Rampa

O conversor de aproximação sucessiva funciona a partir de comparações entre o sinal de entrada com o bit mais significativo até o menos significativo. Inicialmente, o bit mais significativo é dito alto, caso o seu correspondente analógico seja maior, o bit significativo será alterado para zero, caso contrário, o nível alto é mantido. Em seguida, o segundo bit é comparado com a entrada e a mesma logica para o primeiro é feita. O mesmo é realizado até o bit menos significativo (Figura 2).

Figura 2 - Conversor de aproximações sucessivas

Já o conversor Sigma-delta consiste em um digitalizador de um bit ou modulador para converter a tensão de entrada em uma sequência de dados seriais (um bit de cada vez transmitidos de forma sequencial ) em alta frequência, sendo dominado com a parte delta do conversor. Em seguida, o erro do sinal, que é constituído pela sequencia de valores provenientes do delta, é integrado e assim a subamostragem é utilizada.

Figura 3 - Conversor Sigma-Delta

As características dos quatro conversores apresentados estão apresentados na tabela abaixo.

Tabela 1 - Comparativo entre os conversores comerciais mais utilizados

Flash Rampa Aprox. Sucessiva Sigma-Delta

Circuito Complexo Simples Simples Simples

Resolução Baixa (8 bits) Média e alta(8-12 bits)

Médias e altas(8-16 bits)

Alta (24 bits)

Custo Alto Baixo Baixo Baixo

Velocidade de conversão

Alta Variável Alta Baixa

Aplicação Osciloscópio digital Fclock Micro-

controladoresProcessamento

de sinais de áudio

Projetou-se um AD flash de 3 bits para a conversão de um nível de tensão máximo de 5 V em sequência binária de 3 bits. Cada número digital apresentara uma resolução de

V ¿ /2n=5/23=625mV , onde n é o número de bits do comversor. O número de

comporadores necessários é determinado por N comp=2n−1=23−1=7. Foi escolhido o

amplificador operacional comparador de tensão LM311 (Figura 4) conectado com dois resitores os quais satisfaçam a condição de RH≫ RS. Portanto, escolheu-se RH=10k Ωe RS=100Ω . O sinal proveniente do LM311 possui pequene sinal de saída, assim,

é necessário acoplar um pull-up resistor Rpull−up=10k Ω com uma fonte de 5V para intensificar o sinal de saída do amplificador.

Figura 4 - Topologia compradora para LM311

A codificação de prioridade do sinal é realizada por meio da combinação de 7 portas XOR associados com 12 diodos (D1N4001) e três resistores de 1 kΩ, como mostrado na Figura 5.

R 2 9

1 0 0

V p u ll-u p

R 3 01 k

V n e g

V p o sU 4 5

L M 3 1 1

O U T7

+2

-3

G1

V+

8V

-4

B / S6B

5

V n e g

R 3 11 0 k

R 3 2

1 0 0

R 3 31 k

V p u ll-u p

R 3 41 k

R 3 51 k

R 3 61 k

0

0

D 3

D 1 N 4 0 0 1

D 4

D 1 N 4 0 0 1

D 5

D 1 N 4 0 0 1

D 6

D 1 N 4 0 0 1

D 7

D 1 N 4 0 0 1

D 8

D 1 N 4 0 0 1

D 9

D 1 N 4 0 0 1

D 1 0

D 1 N 4 0 0 1

D 1 1

D 1 N 4 0 0 1

D 1 2

D 1 N 4 0 0 1

D 1 3

D 1 N 4 0 0 1

D 1 4D 1 N 4 0 0 1

R 3 71 k

R 3 81 k

R 3 91 k

00 0

V p o s

V n e g

0 V p u ll-u p

V 5

5 V d c

0

V 3

6

V p o s

V n e g

V n e g

V p o sR 11 k

R 91 k

R 1 01 k

R 1 11 k

V p o s

V n e g

V p o s

V n e g

U 4 6A N D 2

1 23

U 3 2

L M 3 1 1

O U T7

+2

-3

G1

V+

8V

-4

B / S6B

5

U 4 7A N D 2

1 23

U 3 3

L M 3 1 1

O U T7

+2

-3

G1

V+

8V

-4

B / S6B

5

U 4 8A N D 2

1 23

U 3 4

L M 3 1 1

O U T7

+2

-3

G1

V+

8V

-4

B / S6B

5

U 3 5

L M 3 1 1

O U T7

+2

-3

G1

V+

8V

-4

B / S6B

5

V n e g

V n e g

V n e g

V n e g

R 1 21 k

V in R 1 31 0 k

R 1 41 0 k

R 1 51 0 k

R 1 61 0 k

R 1 7

1 0 0

R 1 8

1 0 0

R 1 9

1 0 0

R 2 0

1 0 0

R 2 11 k

R 2 21 k

R 2 31 k

R 2 41 k

A l i m e n t a ç ã o a m p - o p

V p u ll-u p

V p u ll-u p

V p u ll-u p

V p u ll-u p

V re fT e n s ã o d e e n t r a d a

V 4

50

T e n s ã o d e r e f e r e n c i a

V re f

V in

0

V 7

TD = 0

TF = 1P W = 0P E R = 2

V 1 = 0

TR = 1

V 2 = 5

V

V

V

V

V

V

V

V

V

V

V

U 3 6

XO R

1

23

U 3 7

XO R

1

23

U 3 8

XO R

1

23

U 3 9

XO R

1

23

U 4 0

XO R

1

23

U 4 1

XO R

1

23

U 4 2

XO R

1

23

V p o s

V n e g

U 4 3

L M 3 1 1

O U T7

+2

-3

G1

V+

8V

-4

B / S6B

5

V n e g

R 2 51 0 k

R 2 6

1 0 0

R 2 71 k

V n e g

V p u ll-u p

V n e g

V p o sU 4 4

L M 3 1 1

O U T7

+2

-3

G1

V+

8V

-4

B / S6B

5

R 2 81 0 k

Figura 5 - Conversor Analógico para digital de 3 bits

Time

0s 0.5s 1.0s 1.5s 2.0sV(U37:I0) V(U34:OUT) V(U38:I1) V(U40:I0) V(R25:1)V(U44:OUT) V(U42:I1) V(V7:+)

0V

2.5V

5.0V

0s 0.5s 1.0s 1.5s 2.0s

U46:O U47:O U48:O

Figura 6 - Resposta do AD projetado para uma entrada triangular

Aplicando um sinal triangular (azul) nas entradas não-inversoras dos comparadores de amplitude de 5 V e com período de 2s (em azul na Figura 6). Os sinais presentes na saída de cada comparador estão identificados na Figura 6 (cada sinal está identificado por uma cor que corresponde às pontas de prova da Figura 5). Os valores de tensão da entrada que levaram a alteração dos bits do sinal digital foram colhidos e apresentados na Tabela 2.

Tabela 2 - Valores de tensão correspondentes à mudança de um bit

Números de 3 bits Tensão de entrada (V)001 0.6471010 1.2673011 1.9074100 2.5294101 3.1907110 3.8037111 4.4356

Bibliografia

BALNINOT, A.; BRUSAMARELLO, V. Instrumentação e Fundamentos de Medidas. 2. ed. [S.l.]: LTC, v. 1, 2010.

DANIELS, J. Analog-to-Digital Conversion. Brown University, 2014. Disponivel em: <http://www.brown.edu/Departments/Engineering/Courses/En123/Lectures/DAconv.htm>. Acesso em: 2015 out. 15.

TORRES, G. Como Conversores Analógico/Digital Funcionam. Clube do Hardware, 2006. Disponivel em: <http://www.clubedohardware.com.br/artigos/como-conversores-analogico-digital-funcionam/1307/6>. Acesso em: 15 out. 2015.