playstation2.pdf

18
PlayStation 2 Marcelo Schiavon Porto [email protected] CMP237 - Arquitetura e Organização de Processadores

Upload: andre-amorim

Post on 20-Oct-2015

21 views

Category:

Documents


1 download

TRANSCRIPT

  • PlayStation 2Marcelo Schiavon Porto

    [email protected]

    CMP237 - Arquitetura e Organizao de Processadores

  • CMP237 - Arquitetura e Organizao de Processadores 2

    Introduo

    Exemplo de sistema embarcado; Mantm compatibilidade com

    PS1; Suporta jogos on-line; Revolucionou a industria de jogos

    em 2001; Possui um processador mais

    poderoso do que qualquer console de jogos anterior;

  • CMP237 - Arquitetura e Organizao de Processadores 3

    Arquitetura do PS2

    Emotion Engine (EE Processador principal);

    Grafic Synthesizer (GS);

    Dynamic Sound Processor (SPU2);

    DVD/CD Room system;

  • CMP237 - Arquitetura e Organizao de Processadores 4

    Arquitetura do PS2

    RAM

    RAM

    EmotionEngine

    (EE)

    GraficSynthesizer

    (GS)

    I/O Procesor

    (IOP)

    SoundProcessor

    (SPU2)

    ROM CD/DVD

    EmotionEngine

    (EE)

    Sada de vdeo

    Dispositivos Externos Sada de

    udio

  • CMP237 - Arquitetura e Organizao de Processadores 5

    Especificaes da EE

    CPU core de 128 bits; Clock de 300MHz; Largura de banda do barramento de 3,2GB/s; 6,2 GFLOPS; 3D Geometry Performance de 66 milhes de

    polgonos por segundo; Unidade de processamento de imagens

    MPEG2;

  • CMP237 - Arquitetura e Organizao de Processadores 6

    Arquitetura da EE

    CPUCore

    VUO COP2

    VU1 EFU

    GIFFPU COP1

    Timer DMAC IPU DRAMC SIF

    Barramentoprincipal de

    128 bits

    DRAM IOP

    Controle e sntese de comportamento

    CPUCore

    ProcessamentoGeomtrico

    Processador MIPS III R5900; Instrues de 64 bits, superscalar de 2 vias; Instrues multimdia de 128 bits; Clock de 300MHz; Possui extenses do MIPS IV e de operaes multimdia;

  • CMP237 - Arquitetura e Organizao de Processadores 7

    Arquitetura da CPU Core

    Duas ULAs inteiras de 64 bits; Unidade de Load/Store de 128 bits; Unidade de Execuo de Branch; FPU Co-processor (COP1); Vector Co-processor, VU0 (COP2); Os dois pipelines podem operar em conjunto e executar

    instrues inteiras de 128 bits;

  • CMP237 - Arquitetura e Organizao de Processadores 8

    Estgios do Pipeline

    1. Seleo do PC2. Fetch de instrues3. Decodificao das instrues e leitura de

    registradores;4. Execuo;5. Acesso a cache6. Writeback

  • CMP237 - Arquitetura e Organizao de Processadores 9

    VU0 e VU1

    CPUCore

    VUO COP2

    VU1 EFU

    GIFFPU COP1

    Timer DMAC IPU DRAMC SIF

    Barramentoprincipal de

    128 bits

    DRAM IOP

    Usadas para operaes matemticas; Arquiteturalmente idnticas; FMACs realizam adies e multiplicaes; FDIV para divises e clculo de raiz quadrada;

    Memria interna para microprogramas;

    VU1 EFU

    VUO COP2

  • CMP237 - Arquitetura e Organizao de Processadores 10

    VU0

    Arquitetura SIMD/VLIW de 128 bits; Co-processador (COP2) da CPU para macro-intrues (128 bits);

    8k de memria de dados e intrues; Utilizada para operaes complexas, como clculos fsicos;

  • CMP237 - Arquitetura e Organizao de Processadores 11

    VU1

    Pr processador geometricopara o Grafic Synthesizer(GS);

    No possui um caminho direto para a CPU core, mas possui para o GIF (GraficInterface Unit)

    16k de cache de dados e de intrues;

    Mais usada para transformaes;

  • CMP237 - Arquitetura e Organizao de Processadores 12

    Controlador DMA (DMAC)

    CPUCore

    VUO COP2

    VU1 EFU

    GIFFPU COP1

    Timer DMAC IPU DRAMC SIF

    Barramentoprincipal de

    128 bits

    DRAM IOP

    DMAC

    Controla o acesso de memria dos dispositivos; Essencial para o desempenho da EE;

  • CMP237 - Arquitetura e Organizao de Processadores 13

    Image Processing Unit (IPU)

    CPUCore

    VUO COP2

    VU1 EFU

    GIFFPU COP1

    Timer DMAC IPU DRAMC SIF

    Barramentoprincipal de

    128 bits

    IPU

    Processador de descompresso de imagem; Decodifica vdeos MPEG2; Quantizao de vetores; Controle de transparncias;

    DRAM IOP

  • CMP237 - Arquitetura e Organizao de Processadores 14

    Memrias no PS2

    Cache L1 de duas vias, 16k instrues e 8k dados;

    SPRAM de 16k; VU0 4k instrues e dados; VU1 16k instues e dados; Memria de vdeo de 4MB (GS); Memria principal de 32MB;

  • CMP237 - Arquitetura e Organizao de Processadores 15

    Grafic Synthesizer (GS)

    Sada de vdeo

    Sada de udio

    RAM

    RAM

    EmotionEngine

    (EE)

    Grafic Synthesizer

    (GS)

    I/O Procesor

    (IOP)

    SoundProcessor

    (SPU2)

    ROM CD/DVD

    GraficSyntesizer

    (GS)

    Frequncia de clock de 150MHz; Largura de banda de memria 1,2Gb/s; Taxa de processamento 2,4GPixel/s; Memria de 8K para frame e texturas;

    Dispositivos Externos

  • CMP237 - Arquitetura e Organizao de Processadores 16

    Concluses

    O PS2 possui uma poderosa arquitetura para processamento grfico;

    Arquitetura baseada em pequenas caches e em grande movimentao de dados;

    Barramento com diversos canais de comunicao direta com a memria garantem performance do processador;

  • CMP237 - Arquitetura e Organizao de Processadores 17

    Referncias

    http://www.technology.scee.net/ http://arstechnica.com/articles/paedia/cpu/ps2vspc.ars/1 http://arstechnica.com/reviews/hardware/ee.ars/1 http://en.wikipedia.org/wiki/PlayStation_2

  • PlayStation 2Marcelo Schiavon Porto

    [email protected]

    CMP237 - Arquitetura e Organizao de Processadores

    PlayStation 2IntroduoArquitetura do PS2Arquitetura do PS2Especificaes da EEArquitetura da EEArquitetura da CPU CoreEstgios do PipelineVU0 e VU1VU0VU1Controlador DMA (DMAC)Image Processing Unit (IPU)Memrias no PS2Grafic Synthesizer (GS)ConclusesRefernciasPlayStation 2