laboratÓrio de sistemas digitais i
TRANSCRIPT
LABORATÓRIO DE SISTEMAS DIGITAIS I
I
r····
INDICE
ASSUNTO
Normas e critérios de avaliaç~o ..
Tópicos do curso ...... .
Introduç~o ......... .
Teoria ............. .
Exercícios N~1 .......................... .
Laboratório N~1 .......................... .
Exercícios N~2 ........................ .
Laboratório N~2 ...................... .
Exercícios N~3 ..... .
Laboratório N~3 .....
Exercícios N~4 ..... .
Laboratório N~4 ........ .
Exercícios N~S ............................. .
PAGINA
.01
.03
. . 04
.10
. 15
. .......... 16
. 18
.20
.22
.24
.26
.28
. ... 28
Laboratório N~S .............................. . ':!() • • • • ....JV
Exercícios N~6 ........................ .
Laboratório N~6 ....................... .
Exercícios N~7 ............................. .
Laboratório N~7 ............................ .
Exercícios N~8 ............................. .
Laboratório N~8 ............................ .
Exercícios N~8 .............................. .
Laboratório N~8 ............................ .
Exercícios N~10 ............................ .
Laboratório N~10 ........ . Exercícios N~11 ............................. .
Laboratório N~11 ............................ .
. .... 32
.33
.35
.36
.38
.40
.46
.48
. ... 51
. ........... 52
. ..... 54
. ..... 55
I
NORMÃS E CRITERI OS DE AV ALI AÇÃO
1. Será tolerado um atraso de no máximo 5 minutos após o inicio da aula.
~pós esse limite de tempo o aluno n~o realizará a experiência.
2. Em todas as experiências existe um questionário pré-laboratório o qual
deverá ser respondido e entregue ao professor no inicio de cada aula.
3. O professor circulará durante a aula sua própria lista de presença, a
qual deverá ser assinada pelo aluno. Nomes constantes no relatório e que
n~o constam na lista ter~o consequentemente nota zero.
4. O aluno poderá repor apenas uma experiência perdida, sendoque essa
reposiç~o será feita na semana que sucede otérmino da última experiência
e deverá ser feita no horário de aula
S.Os relatórios devem ser elaborados
experiência e serem entregues no
aceitos relatórios após a aula.
em
final
grupo
da
no
aula.
decorrer da
N~o serão
6. ~ elaboraç~o do relatório deve seguir o roteiro de cada experiência.
7. ~nota final será obtida da seguinte maneira:
MR = t Notas dos relatórios n
ME = E Notas dos execícios m
onde n = número de relatórios
m = número de exercícios
MR = média dos relatórios
ME = média dos exercícios
ML = média de Laboratório
1
MT = média das provas da Teoria
NF = nota final da disciplina
ML C0,7MR 0,3ME) NF (ML + MT) K = + = 2
se ML < 5,0 ou MT ( 5,0 K = o
se ML ~ 5,0 MT ) 5,0 K = 1
2
TOPI CO:S: DO CURSO
1. Portas Lógicas:
Levantamento das características elétricas e das tabelas verdades.
2. ~lgebra de Boole:
Verificaç~o dos teoremas da algebra de Boole e de De Morgan.
3. Mapa de Karnaugh:
Verificaç~o da aplicaç~o do mapa de Karnaugh nas
~ circuitos.
simplificações de
)J) c· ·t b. · · ~. 1rcu1 os com 1nac1ona1s: circuitos cujas saidas dependem somente dos
niveis das entradas atuais n~o tem
circuito .
- codificadores e decodificadores
5. ~ritmética binária:
relaç~o com a entrada passada
Montagemdemeio somadores e somadores completoutilizando
somadores.
- Soma e subtraç~o paralela com decodificaç~o para displayde
segmentos.
6. Multivibradores:
Montagem de multivibradores utilizando portas Lógicas básicas.
- Tipo RS
- Tipo RS sincronizado
- Tipo D sensivel à nivel
Verificaç~o do funcionamento de multivibradores: Tipo D
Biestável sensível a borda
Biestável JK mestre escravo
Biestável tipo T
7. ~plicaç~o de Multivibradores como:
- Contadores
- Registradores de deslocamento
- Eliminadores de ruído de chave
8. Montagem de multivibradores astável monoestável e bistável
3
do
meio
7
""" INTR.ODUÇAO
Neste capítulo constar~o algumas definiç8es adicionais que serão
úteis no decorrer do curso de Laboratório. Estas definiç8es vir~o apenas
complementar o curso teórico para facilitar ao aluno compreender os vários
elementos utilizados na eletrônica digital agilizando. ~té agora, o aluno
estava acostumado a trabalhar com sistemas analógicos onde o valor real
decorrente ou tens~o é importante. No sistema digital eletrônico a tens~o
em qualquer ponto do circuito tem um valor ou outro representando um ou
outro dos dois níveis lógicos 1 nível
(zero).
lógico 1 C um) ou nível lógico O
O nível 1 representa uma faixa de tens~o entre um valor mínimo e um
máximo, e o nível O representa uma faixa de tens~o próxima do zero
figura abaixo)
v
v, mo'x
mox ~~--~-r--r-~-,~·}
01-"----'--J.:;__.L.--'---"-----
a) LÓGlCA POSITIVA
FlGURA. ~.
o
b) LÓG lCA NEGATIVA
(ver
~ faixa em que varia o nível O ou nível 1 mostrado na figura 1
depende da família em que o circuito integrado CCIJ pertence.O que é ent~o
família do CI e o que é CI?
CIRCUITO INTEGRADO ( CI)
t um dispositivo semicondutor onde muitos transistores e diodos s~o
fabricados, isto é, integrados sobre a mesma pastilha de silício, que pode
conter também resistores e
porta lógica completa.
interligaç8es necessárias para fabricar~ma
4
Externamente o CI apresenta a configuraç~o mostrada na figura 2a onde
-se a encapsulamento com diversas pinos para permitir as conexões. O
era de pinos varia de acordo com o CI. O pino 1 geralmente vem marcado
um círculo e/ou ranhura. Na parte superior tem-se inscrições com Letras
úmeros as quais identificam o CI {explicadas mais para frente).
~ figura 2b mostra internamente como estariam ligados cada pino. No
o do exemplo s~o quatro portas NRND que s~o simbolizadas como na desenho
imbolos explicados mais adiante).
:4 13 12 11 10 9 8 1r]DD O O Dll
l --, ; o s N 14 o o N I ~DDDDDDD
I 23 4 5 67 (a}
2.
3A 38 3Y
SN 7400 N
I A I B I Y 2Y GNO
Para cada CI s~o requeridas ligações terra e oe alimentaç~o,
amploda figura 2b s~o os pinos 7 e 14, respectivamente.
para o
Em um sistema digital diversos blocos como esse mostrado na figura 2
conectados um na saída do outro. Esses Cls, possuem impedância de
da, ao serem conectados outros Cis à saída deste ocorrerã diminuiç~o na
edância de carga do bloco acarretando em corrente maior alterando as
ecificações de tens~o de saída. Para ter-se uma medida de quantos blocos
em ser conectados na saída ou entrada de outro s~o dadas as seguintes
ecificações em cada CI:
-in: é o número total de entradas do CI
-out: é o número que expressa qual a quantidade máxima de blocos da
sma família que poderá ser conectado à saída deste. ,
, ,·;:;;:srFI CAÇAO DO cr:
Os Cis disponíveis comercialmente podem ser classificados devido ao
5
tipo de integraç~o:
SSI - Integraç~o em pequena escala Caté doze portas lógicas por Cil.
MSI - Integraç~o em média escala (de treze até noventa e nove portas num
[l).
LSI - Integraç~o em larga escala Cde cem a mil portas).
VLSI- Integraç~o em muitolargaescala(acima de mil portas lógicas).
Familias do CI:
~s famílias dos Cls se distiguem umas das outras pelo tipo de
dispositivo semicondutor que incorporam e como os dispositvos
semicondutores (e resistores) s~o interligados para formar a porta Lógica.
~s famílias de acordo com seu funcionamento s~o:
RTL (lógica resistor-transistor) utiliza apenas resistores e transistores
em seus circuitos. t uma das primeiras famílias transpostas para os Cls
Tempo de atraso 12ns. Fan-out = 5
DTL (Lógica diodo-transistor): utiliza diodos e
circuitos.Tempo de atraso de 30ns. Fan-out = 7.
transistores e seus
DCTL (lógica transistor com acoplamento direto): Imunidade a ruído é baixa
Fan-out = 2.
RCTL Clógica transistor-resistor-capacitor): possui resistores, capacitares
e transistores em seus circuitos. t uma diferenciação da família TRL para
diminuir o tempo de atraso. Fan-out = 7.
HTL (lógica liniar alto) é altamente imune a ruido, é semelhante a família
DTL. Fan-out = 10. Tempo de atraso alto.
IIL (lógica de injeção integrada): utilizam transistor bipolar, não requer
uso de resistores sendo então apropriada para integração em larga escala.
ECL Clógica acoplada pelo emissor): usa muitos transistores
porta. Possui alta velocidade de comutação e é usada em
pequena e média escala. Fan-out = 25. Tempo de atraso = 3ns.
6
bipolares
integraç~o
por
de
TTL (Lógica transistor-transistor): é a família mais usada em circuitos de
pequena e média integraç~o. Boa imunidade ao
propagação da ordem de 10ns. Fan-out = 10.
ruído. Tempo de
MOS: C Lógica com transistor semi condutor metal-óxido):
atraso de
utilizem
transistores do tipo n ou tipo p e por estes ocuparem pouco espaço são
apropriados para integraç~o em média e muito larga escala. ~ vantagem desta
família é que não é necessário o uso de resistores. Tempo de atraso 300ns.
Fan-out = 20.
CMOS: (lógica com MOS de simetria complementar): é a mais recente família.
Permitem Larga escala de integração. Tempo de atraso = SOns. Fan-out > 50 .
.., OBSERVAÇAO: Quando for necessário conectar blocos de uma família a outros
de uma outra família é preciso utilizar circuitos de interface entre os
blocos de famílias diferentes para torná-Los compatíveis.
Exemplo:
CMOS "'I CONVERSÃO I
1.___T_T L _ _.
I CMOS TTL
Figura 3
Nas nossas aulas trabalharemos com a Lógica TTL desenvolvida
principalmente pela Texas Instrument
outros fabricantes.
Company, mas também produzida por
~ Texas usa para os integrados TTL a designaç~o SNCsemiconductor
network). Outros fabricantes usam outras designações como por exemplo; DM
(digital monolítico).
Na Lógica TTL existem duas séries identificadas por 54 ou 74 de acordo
com o tipo de aplicaç~o. ~ série 54 é usada para aplicações
operando em intervalos de temperatura de -55a + 125°[. ~ série o
vers~o industrial de custo menor que opera entre O a +70 C.
militares
74 é uma
De acordo com diferentes velocidades e potência a família TTL possui
cinco séries distintas listadas na tabela 1 a seguir:
Série Tipo de Transistor e Potência ~traso de Dissipaç~o
Propagaç~o de potência
7
I Cns) I (mw)
54L5/74 L5 5chottky, baixa potência
( + usado) 9,5 2
54L 174 L comum, baixa potência 33 1
545/745 5chottky, potência normal 3 19
54H/74 H comum, alta potência 6 22
54/74 comum, potência normal 10 10
Tabela 1
R família TTL opera em lógica posiç~o cuja variaç~o de tens~o está no
intervalo de O a SV.
Nível lógico O na entrada de uma porta lógica pode variar de O a 0,8V
e nível lógico 1 pode variar de 2 a S,OV.
IDENTIFICAÇÃO DO CI:
Cada CI é identificado por um conjunto de Letras e números. Este
código pode ser dividido em partes distintas, e cada qual nos fornece uma
informaç~o diferente sobre o dispositivo.
Exemplo: SN/54/H/102/N
SN: prefixo padr~o para 5emiconductor Network (utilizado pela Texas).
Pode ocorrer variações como:
R5N: Radiation Hardened circuit
BL: Dispositivo construído Beam Lead.
5NX: Experimental circuit
54: Variaç~o da temperatura
Série 54: -55 a + 125°[ (aplicaç~o
8
militar)
Série o 64: -40 a + 85 C
tens~o de alimentaç~o: 4,75a 5,25V
Série 74: O a + 74°[ Caplicaç~o industrial)
tens~o de alimentaç~o: 4,75 a 5,25V
H: indica qual o tipo do dispositivo utilizado na integr~ç~o
H: transistor de alta potência
L: transistor de baixa potência
S: Schottky
LS: Schottky de baixa potência
Obs.: quando esta letra estiver omitida significa família padr~o.
102: Nesse campo podem aparecer dois ou tres números os quais
indicam a funç~o do dispositivo.
102 flip-flop JK
N: Tipo de encapsulamento. Existem 11 possibilidades.
9
TE ORI
C mo já foi dito um I é c stit íd do de diversos dispositivos q e
i dlo armar uma porta lógica. ara compreender a funçlllo dessas portas
lógicas é necessário introduzir alg ns conceitos que slllo essenciais em
lógica digital.
1 • V AR.I A VEL LOGI C.A
~ variável lógica só pode assumir um (ou outro) de dois valores
possí eis. No sistema binário a ariá el só pode assumir o algarismo o ou
1 . o alar que a variável irá assumir é obtido através de afirmações
dec a ativas que com base na ógica u exclui o outro.
Ex: Um semáforo pode estar verde ou vermelho.Se estiver verde
prossiga 1 se estiver vermelho pare.
~ é a variável lógica (variável independente)
5 é a açlllo que ocorrerá (variá el dependente)
~ = V para a afirmaçlllo "semáforo está vermelho"
= F para a negaçi3o "semáforo está vermelho"
anã logicamente~
5 = V para a afirmaç~o •o motorista prosseguen
~ = F para a afirmaç~o •o motorista n~o prossegue•
tabela 1.1 abaixo com as valores que~ e 5 podem assumir
chama-se tabela verdade:
s
v F
F v
taea1.1
~azendo atribuições diferentes em relação à cor do semáforo ou/e
compor amento do motorista a tabela 1.1
funcio al entre eles seria a mesma.
10
seria diferente, mas a
ao
2.FUNÇOES DE UMA VÃRIAVEL LOGICA
Todas as funçaes possiveis de uma variável Lógica s~o
tabelas 1.2.
mostrados nas
5 5 5 5
v F v v v F v v
F v F F F F F v
(a) (b) (c) (d)
Tabela 1.2.
O número de funçaes possiveis quando tem-se apenas uma variável é dado
por:
= Número de valores que ~ pode assumir
= Número de colunas 5 diferentes
= Número de valores que 5 pode assumnir para cada valor de ~
Se existem duas variáveis lógicas:
= Número de colunas diferentes de 5
Usaremos agora a notaç~o
~ = v como ~ = 1 C verdadeiro)
~ ;: F como ~ ;: o (falso)
3. FtmÇao 11AND" ou "E"
Uma funç~o é definida pela tabela verdade. ~ funç~o ~NO é definida pela
tabela 3.1, ou seja, 5 = 1 somente quando~ e B s~o ambos iguais a 1.
funç~o é dita multiplicaç~o
11
)
/ I.
\
Esta
B [
o o o
o o
1 o o
1 1 1
Tabela 1.3
Para simbolizá-la utilizamos:
ou 5 = l=l.B
e para interpretá-la consideremos 1=1 e B comq duas chaves em série
1.1 ligadas à uma bateria e à lâmpada S.
(figura
1=1 lâmpada 5 só se acenderá CS = 1) quando a chave 1=1 e B ·estiver
fechada (1=1 = 1 e B = 1).
A
r T
Fig 2 1.1.
"OR" ou "OU"
1=1 funç~o OR é definida pela tabela 4.1 e é expressa por:
9 = 1=1 ou B
12
ou seja, 5 = 1 se R= 1 ou 8 = 1.Esta funç~o é ditafunç~o soma:
8 5
o o o
o 1 1
1 o 1
1 1 1
Tabela 1.4
Para simbolizá-la utilizamos:
s ou 5 = R + 8
e para interpretá-La consideremos R e 8 como duas chaves paralelas (figura
1.2) ligadas à uma bateria e à uma lâpada S.
R lâmpada 5 acenderá CS = 1) se R ou 8 estiverem fechadas
<R = 1 ou B = 1)
BATERIA
Figura 1.2.
13
A
j
l
B s
6. Funcao Inversora
Um inversor é uma posta Lógica que tem uma única entrada e uma única
saída que é o complemento lógico da entrada. Quando a entrada ~ é
verdadeira (~ = 1) a saída será falsa CS = Q) e vice-versa.
por:
S=A
Usado em conjunto com outras portas:
S=A+B
Figura 2.1.
E simbolizada
A B s
o o
o o o o
o
~s funções ~ND 1 N~ND 1 OR 1 NOR 1 inversora como outros que ser~o vistas,
quando implementadas eletrônicamente s~o ditas portas Lógicas e são elas
que vão formar o sistema digital.
14
o EXERCICIO N-1 Cdeve ser entregue antes da experiência número 1)
1. Qual o valor em volts da tens~o de alimentaç~o de um circuito
integrado TTL?
2. o que quer dizer TTL?
3. Consulte o manual •The TTL Data Book• e dê a disposiç~o interna dos
circuitos 7400, 74021 74081 74101 7420. Explique as seguintes
características elétricas:
deles.
4. O que vem a ser lógica positiva e lógica negativa?
S. O que é F~N-OUT e F~N-IN?
6. Consulte o manual TTL da texas para determinar as características
seguintes para o 7400:
~ partir deste valores determine o Cfan-out)
7. REFERfNCI~S: [2] I [3] I [4] I [8]
15
I = o L I = oH
LABORA TORI O N i .
Introduç~o aos circuitos lógicos básicos:
i. Lis~a de ma~erial:
Cls: SN7400, 7402, 7408, 7410, 7420
Painel, cabos de ligações, voltímetro
2.Par~e Pra~ica:
2.1 Levantamento das características dos Cls:
SN 7400, 7402, 7408, 7410, 7420
Preencher para cada um dos CTs os seguintes ítens:
Nome do CI:
Constituiç~o interna do CI:
Funç~o lógica do CI:
Símbolo:
Medir as características elétricas de cada CI,
tabela abaixo e compará-la com as teóricas.
Tabela 1.1
Características
Vcc
V oH
Vol
I iH
Iil
Teóricas
preencher a
Medidas
Levantar a tabela verdade de cada Cl com medidas ém volts. Comparar
com a tabela verdade teórica.
2.2 Projetar dais esquemas de ligações para realizar um
inv~rsor a partir de um circuito N~O E
2.3 Projetar dois esquemas de ligações para realizar um
inversor a partir de um circuito N~O OU.
2.4. Ligue a saída de uma porta NRND à entrada de quatro
Tabela 1.2
outras portas NRND como mostra a figura 1 . 1
tabela abaixo. Rcrescente mais 4 portas NRND,
medidas colocando na tabela 1.2:
e
e
preencha
refaça
a
as
Compare os dados obtidos. Obtenha no manual TTL os dados de Iol max e
!oH max. Calcule o número máximo de portas
saída de uma porta NRND.
Figura 1.1.
17
NRND que poderiam ser ligadas à
EXERCICIO N~2 (entregar no dia do laboratório número 2)
1. Simplificar utilizando as leis e teoremas da Álgebra de Boole
as seguintes funções lógicas:
1 . 1
1. 2
1. 3
1. 4.
1. 5
1=1. B + i=f. B. c
I=I.B + I=I.B.C.D. + I=I.B.C.D.
i=f. BC + 1=1. C 1=1. C + B . C)
DC E + C. D) + B D
~.B.L.D + I=I.B.L.D
2. Provar a seguinte igualdade:
1=1 + B +C= Cl=l + B).C~ + B1 + CC+ DJ.CC + D) + Cl=l + E)
c 1=1 + E)
3. Simplificar e desenhar o circuito equivalente à funç!o:
B.D + ca- + rn.c
4. Um sinal de controle C é injetado em um circuito de entrada 1=1 e B tal
que quando C= B = 1=1 a saída assume o valor digital O (zero),
valor 1 Cum) para quaisquer outras combinações
4.1. Construir a tabela verdade
4.2 Obter a funç~o Booleana do sistema
4.3 Simplificar a funç~o através da Álgebra de Boole
4.4.Desenhar o esquema lógico correspondente utilizando portas
NI=IND e NOR.
5. Dado o esquema da figura 1, escrever:
5.1. 1=1 funç~o Booleana
18
assumindo
5.2. ~ tabela verdade
5.3 Simplificar a funç~o utilizando a Álgebra de Boole
5.4. Esquema simplificado
A-~r--t__~
8---:r------t
c ----7--------~~r------_.
Figura 1.
6. REFERfNCI~S: [4J, [11J
"1"
19
s
LABORATORIO N~2: LEIS E TEOREH~S D~ ÃLGEBR~ DE BDOLE
1. Lista de materia1
Cis SN 7400, 7408,
Painel e cabos de ligaç~o
voltímetro
2. Par-te pratica
7402,
2.1. Com os circuitos oferecidos
7410, 7420
verificar
Boole e o teorema de De Horgan:
lei da comutatividade
enunciar a lei C~xemplol:
as leis
esquema de
utilizado
ligaç~o(com numeraç~o da pinagem)
Verificar a lei em funç~o das tens5es de saída.
tens~o correspondente à nível 1 ou O.
lei de associatividade
enunciar a lei (exemplo):
esquema de Ligaç5es:
Verificar a lei em funç~o das tens5es de saída:
Lei de distribuitividade
enunciar a lei (exemplo):
esquema de ligaç~o:
Verificar a lei em funç~o das tens5es de saída:
Leis de absorçao
enunciar a lei (exemplo)
esquema de Ligaç~o
Verificar a lei em funç~o das tens5es de saída:
Teorema de De Morgan C 3 entradas)
enunciar o teorema:
esquema de ligaç~o
20
de Algebra de
e nome do CI
Verificar a
Verificar o teorema em funç~o das tensões de saída:
2.2. Sendo ~ e B dois sinais de entrada e C um terceiro
chaveamento que executa a seguinte instruç~o: quando C = sinal de
1 tem-se
na saída o valor da entrada ~ e quando C = O a saída é igual à
entrada B, tal como na figura 2.1. Transforme este circuito de
chaveamento em um diagrama de blocos de circuitos
esquema de ligações. Verifique a tabela de verdade:
A ____ C =1
~----.. s /
B -----O"..-C= O
Figura 2.1.
lógicos, e dê
2.3. Implemente uma porta N~O E de 3 entradas utilizando um CI SN
7400. Teste sua tabela verdade, e dê esquema de ligações:
2.4 Implemente a funç~o S = 1=1 + B.C.i=f
verdade, e dê ESOUEMI=I DE LIG~ÇõES:
21
e escreva a sua .tabela
EXERCICIO w!:! 3 (entregar no dia do lab \"(; ., :-J .L·~ n~3)
1 ) r:lnalise o esquema, escreva a função e o Mapa de Karnaugh.
Simplifique a funç~o e dê o diagra a i c correspondente: Ã
I ) 8 c ! Jl
i A
I : ) I
1 i " l I )
rD ) ,::
r ) v
A
s í c )
A
[ ) Figura 1 i J c. :!)
2) Um fazendeiro tem um elo, um bode e alg as cabeças de repolho. Possui
também um celeiro no norte e outro n suL da fazenda.
deixado
Ele tem que
trabalhar nos dois celeiros. No entanto, se o elo é com o bode,
quando o fazendeiro se ausenta, este ataca e morde o bode. Se o bode
come. Pa" evitar qualquer desastre deixado com os repolhos ele os
fazendeiro pede que se contrua um disp v o portátiL tendo
representando o fazendeiro (F), o c~o (c), o bode (8) e os repolhos
Quando cada chave está na posiç~o "0" (conectada à terra) refere-se
celeiro no norte. r:l saída de dispositivo co anda uma lâmpada <LED)
o
ao
que
acende quando pode ocorrer um desastre, po s o fazendeiro só leva um a cada
vez que muda de celeiro. Como poderemos co struir o dispositivo?
Sugestlo adotar:
F = fazendeiro no celeiro sul
F= Fazendeiro no celeiro norte
22
e no celeiro sul
cde no celeiro norte
C = C~o no celeiro sul
C= Cão no celeiro norte
R = Repolho no celeiro sul
R= Repolho no celeiro norte
Monte a tabela verdade e simplifique por mapa de Karnaugh.
23
LABORATORIO N2a - ANALISE DE CIRCUITOS COMBINRCIONRIS MRPR DE KRRNRUGH
1. Lis:t.a de material:
Cls: 7400 , 7402, 7408, 7210, 7420
Painel, cabo~ de ligaç~o
voltím€tro
2. Parte pratica
2.1. Implementar o circuito abaixo:
A a c
Figura 3.1
Dê o número da pinagem e nomes dos Cis.
- Levante a tabela verdade em funç~o das tensões de saída.
- Simplifique-o por mapa de Karnaugh
Monte o circuito simplificado dando o número da pinagem e nomes dos
Cls.
- Compare as dua~ tabelas verdade, antes e depois da simplificaç~o, em
funç~o da5 tensões de salda.
2.2. Dado o mapa de Karnaugh abaixo, simplifique-o: A8
co 00 o • lO I I
00 r I I I
O f I I I I
tO l I o I
I i o o o o 24
Implemente o circuito lógico correspondente 1 dê o número da pinagem e
nomes dos Cis.
- Verifique os valores da tens~o de saída da tabela verdade.
2.3 Com somente portas N~ND implemente a funç~o:
5 = ~ ~ C + ~ B IT + ~ B L + ~ B D
Dê o número da pinagem e nomes do~ Cis.
- Simplifique-o por mapa de Karnaugh
Implemente a funç~o simplificada dando o número da pinagem e nomes dos
Cis.
- Compare as duas tabelas verdade em funç~o das tensões de saída.
25
EXERCICIO H24 <Entregar no dia do laboratório n94)
1.a) Determinar as formas canônica conjuntiva
disjuntiva (soma dos produtos), para a funç~o:
(produto de soma) e a
X=I=I(±)B+C, dado: TI=IBELI=I DI=! FUNÇÃO OU-EXCLUSIVO
SíMBOLO
s = 1=1@8
~==}) )~S=A@8 B
RB
o o o 1
1 o 1 1
s o 1
1
o
b) Verificar que ~= ~ã = ~B , utilizando as leis de álgebra de
Boole
c) Verificar que ~B = 1=1 Q B , dado: f = 1=1 0 B funç~o coincidência
1=1 Q B = ~ S" + RB
Símbolo~~~--__ _..) S: A 0 B
2) Implemente a funç~o S abaixo com portas OU Exclusivo de 2 entradas.
S=I=I@BG)C<±)D<±)EG)F
3) Procure em uma das referências como se faz a transmiss~o e a detecç~o do
Bit de Paridade. Faça o esquema em termos de portas OU-EXCLUSIVO.
4) O diodo emissor de luz CLED) emite luz visivel quando polarizado
diretamente. Nos esquemas de polarizaç~o de LED'S abaixo pode-se:
a) Determinar o valor de R para o esquema da fig.1, considerando
que a queda de tens~o no •LED•, quando este conduz é de
V = 1,6V, para uma corrente de 10ml=l.
b) Determinar o nivel lógico que, aplicado na entrada R da fig.2,
leva o LED à conduç~o; e determinar ent~o o valor de R, considerando
que deve circular pelo LED uma corrente de pelo menos 10ml=l para que
ele acenda.
c) Na fig. 2 poderia ser usado um LED cuja corrente de conduç~o
fosse de 20mR? Justifique
26
R
+Sv
j_
Figura 1 Figura 2
27
CARACTERISTICAS DO 7404
I OLMAX=t6mA
CIRCUITOS COMBIN~CION~IS: GER~ÇÃO DE BIT DE P~RID~DE E CONVERSÃO DE
CóDIGOS BINARIOS, CODIFIC~DORES E DECODIFIC~DORES.
1. Lista de Material:
Cls SN 7486 1 CI SN 7400, CI SN 7402, CI SN 7408, CI SN 7410.
CI SN 7420, painel, cabos de ligaç~o, voltímetro.
2. Parte pratica
2.1. Gerador de Bit de Paridade:
Sabe-se que em um gerador de bit de paridade par, um número
ímpar de UNS nas variáveis de entrada gera uma saída PB = 1.E um número par
de UNS nas variáveis de entrada gera PB = O. Em um gerador de bit de
paridade ímpar um número par de UNS nas variáveis de entrada gera PB = 1 e
um número ímpar de UNS nas variáveis de entrada gera uma saída PB = O
Inicialmente faça um mapa de Karnaugh e implemente um circuito
gerador de bit de paridade par para 4 variáveis de entrada. Modifique seu
circuito acrescentando um controle P que selecione o circuito para paridade
par CP=1) ou paridade impar (P=O).
Ob s. Desenhe os esquemas com o número de pinagem e nomes dos Cis
Explique o funcionamento do circuito.
2.2. Construir um conversor de código BCD C8421)
mínimo de portas possíveis e com 4 variáveis de entrada.
Gray com o
Faça o mapa de Karnaugh para a minimizaç~o. Monte o circuito e dê
o seu esquema com a pinagem e nomes dos Cls.
Teste o circuito para os números 3, 5 1
em valor de tens~o.
28
7, 9, dando as saídas Gray
EXERCICIO w95
1) Implementar um circuito somador
utilizando meio somadores.
completo para palavras de 4 bits,
2) procure no manual TTL (Xerox utilizado em
integrado SN 7483 e explicar o seu funcionamento
aula), a descriçgo do
detelhadamente. Explique
como utilizá-lo para realizar a soma de 2 números de 4 bits.
3) Explique detalhadamente o funcionamento dos "displays" TIL 302, TIL 303
e TIL 308 (Manual de "Optoelectronics". Texas ou xerox utilizado em aula),
e a diferença entre eles. Explique como determinar a corrente que passa por
um segmento do mesmo, e a queda de tens~o no segmento.
4) Explique detalhadamente como Ligar o CI SN 7446 à um TIL 302 ou 303.
Verifique nas referências o significado do termo "coletor em aberto".
Explique qual o objetivo do CI SN 7446 apresentar as saídas com "coletor em
aberto"?
Explique os controles do SN 7446 Cveja tabela verdade).
S. Referências: [3), [4], [7], [8), [9).
29
UBORÃTÓR:ro ~s RRITMtTICR BINARIR: MEIO SOMRDOR, SOMRDOR
COMBINRCIONRL - CODIFICRDOR PRRR DISPLRY.
COMPLETO-CIRCUITO
1) List.a ide Ma.t.erJ.a..i s
1.1. Cis: SN 7400, 7402, 7486, 7446, TIL 302, 303.
1.2. Painel
1.3. Cabos de ligaç~o
1.4. Resistores
2) Part.e prat.J.ca
2.1. Com somente portas NRND implementar um meio somador, com o
n~ de pinagem. Dª a pinagem, nomes do CI e a tabela verdade.
2.2. Implementar um circuito somador para palavras de 2
menor
Bits,
utilizando circuitos meio-somadores. Fornecer o esquema do circuito
com n~ da pinagem, a tabela verdade e explicaç~o do funcionamento.
Este circuito será também usado no item 2.3.(n~o desmonte-o).
2.3. Decodificaç~o para •oisplay•:
2.3.1. Sabendo-se que cada segmento do •display• TIL 302 ou TIL 303 é
composto de 2 diodos de Ga Rs, e que a queda de tens~o em cada diodo é
de 1,7V, obter a corrente necessária para o funcionamento de cada
segmento. Para isso consulte o gráfico da fig. 3 do •Manual de.
Optoeletrônics•, e calcule o valor do resistor necessário para o
fornecimento desta corrente.
2.3.2. Monte o esquema da figura. 5.1., completando-o com o nome dos
sinais de controle do 7446, a pinagem dos integrados, o tipo do
display, e o valor do resistor.
30
Figura 5.1
w
~{ o (.)
. --
i Vcc
7446
o c B A
I
R -'A. AA vv ..
A ./'\I'.,.
AAA YVY
AAA YVY
AAA YVV
AAA VVY
AAA vVv
a) Teste a funç~o de cada um dos controles
funcionamento.
OISPLAY
do 7446, explicando o seu
b) Ligue os controles de modo conveniente, para que a informaç~o
presente nas
"display•.
entradas DCB~ do
Monte uma tabela com valores de O a F,
7446, torne-se visível
aplicados nas entradas
DCB~, e os segmentos correspondentes que acendem no display.
Comparar com a do manual
c) Ligue de modo conveniente as saídas do somado r do ítem 2 2.
entradas DCB~ do 7446. ~presente o esquema em blocos.
Realize algumas somas observando o resultado no "display"
31
no
às
EXERC7Ci0 N26 (entregar no dia do laboratório nQ6)
1) projete um circuito que utilizando um somador completo de 4bits (com o
SN 7483), realize a soma e a subtraç~o de 2 números R e B de 4 bits cada um
(para R<B e R>B), através de um sinal de controle C. Explicar
detalhadamente o funciona-mento do circuito.
C = 1 somador
C = O subtrator/ou vice-versa
Verifique a possibilidade de utilizaç~o do circuito OU-EXCLUSIVO ou do
circuito coincidência.
2) Explique a diferença de soma paralela e serial. Dê o diagrama em blocos
de um somador serial, explicando o seu funcionamento.
3) Projete um somador paralelo (com 7483), sabendo-se que as entradas ser~o
dadas no código BCD, com saída em •display• CTIL 308) de até 3 dígitos
decimais e com detetar de overflow, isto é, quando a soma ultrapassar a
capacidade de display, um led é acionado.
4. Referências: [3), [4], [7], [8J.
32
LABORATORIO N28
SOM~ E SUBTR~Ç~O PRRRLELR COM DECODIFIC~Ç~O P/DISPLRY DE 7 SEGMENTOS.
1. Lista de material
Cis SN 7400 1 7486 1 7483
TIL 308-DISPLRY
Resistores, LEDs
Painel 1 cabos de ligaç~o
I
2. Parte Pratica
2.1. Montar um circuito que realiza a soma e subtraç~o paralela de
dois números binários de 4 bits 1 utilizando o somador integrado
fornecido <SN 7483). R soma e a subtraç~o devem ser selecionados por
uma chave de controle.
2.1.1. Forneça e explique o esquema completo do circuito e dê o
número da pinagem.
2.1.2. Efetue 3 somas e 3 subtrações dando os resultados de tens~o da
saída.
Obs.: Este circuito será utilizado no item 2.2.Cn~o desmonte-o).
2.2. Decodificaç~o para "display"
2.2.1. Complete o esquema da fig. 6.1 com o número da pinagem e o
nome dos sinais de controle do TIL 308.
Teste cada um dos controles do TIL 308 1 explicando cada um deles.
Figura 6.1
~ o ~ ~ 2 o u
~ ~ o ~ ~ ~ 2 w
o c 8 A
Vcc y T I L
3 o 8
JGND
33
2.2.2. Ligue os cont~oles do TIL 308 de modo conveniente, pa~a que a
informaç~o presente nas entradas DCBA, torne-se visível.
Monte uma tabela com valo~es de O a F aplicados nas entradas OCBA, e
os segmentos correspondentes que acendem. CCompa~e com a do manual).
2.2.4. Ligue de modo conveniente as saídas do somado~ do ítem
ante~io~ à entrada OCBA do TIL 308. Ligue a saída C4 do somado r à
um "led" Cn~o o do painel). Apresente o esquema de ligaç~o em blocos.
com o número da pinagem. Realize algumas somas observando o
resultado no "display•pa~a V4 = 1 e V4 = O . Preencha a
para soma e para subtraç~o.
Símbolo
A B (4 53 52 51 5 TIL 308 LED o
34
tabela abaixo
EXERCICIO N~7 CEntregar no dia do laboratório n. 7)
1) Considere o circuito do FF RS sincronizado, ao qual foi aplicado as
formas de onda mostrada na fig. 1. Desenhe o sinal gerado nas saidas Q e a.
CLOCK
ENTRADA SR
ENTRADA RS
Figura 1.
2) Na figura 1 considere que R é a entrada D de um FF tipo D
nivel <alto). Desenhe a forma de onda para as saidas Q e cr. sensível à
3) Considere na fig. 1 que o FF é do tipo sensível à borda de descida.
Desenhe a forma de onda para as saídas Q e Q, sabendo-se que a entrada D é
idêntica à S.
4. Referência: [4], [11].
35
I
LABORATORIO N-0?: RNÃL!SE DE CIRCUITOS SEQUfNCIRIS
Multivibradores implementados com Portas Lógicas Básicas
PRRTE I
1. Lista de Material
CI SN 7400, painel, cabos de ligaç3o
Testador lógico
2. Parte pratica
2.1. Montar o multivibrador do tipo RS, destacando o CI utilizado bem
como os pinos das portas.
Figura 7.1.
2.1.1. Com as chaves de entrada abertas
"condiç~es iniciaisu do FLIP-FLOP.
a = cr =
<S=R=1) verificar as
2.1.2. Verificar a Tabela verdade do FLIP-FLOP RS levando em conta as
"condiç~es iniciais• obtidas anteriormente.
ENTRRDR SRtDR ESTRDOS
5 R a I ll 1 1 condiç3o inicial
1 o Reset
1 1 Late h
o 1 Set
1 1 Latch
o o Proibido
36
2.1.3. Explicar cada estado do Multivibrador RS observando a
Tabela verdade anterior.
2.1.4. Inverter a ucondiç~o inicial"
os ítens 2.1.2, 2.1.3
de sua experiência e repetir
2.2. Montar o multivibrador biestável RS sincronizado,
o CI utilizado e o número da pinagem.
Figura 7.2.
2.2.1. Com C CCLOCK) em nível lógico 1 e as chaves
CS=R=O) verificar as condições iniciais do FLIP-FLOP
Q = rr =
indicando
fechadas
2.2.2. Com o Cclock) em 1,
Multivibrador:
verificar a Tabela Verdade do
ENTRI=IDI=l Sl=líDI=l ESTI=IDOS
s R Q I rr o o condiç~o inicial
o 1 Reset
o o Latch
1 o Set
o o Latch
1 1 Proibido
2.2.3. Com C CCLOCK) = O, repetir a tabela do ítem anterior. O que
acontece com o estado do Multivibrador? Porque este FLIP-FLOP é um
37
dispositivo Síncrono?
2.2.4. Inverter as condições iniciais e
2.2.3.
repetir os ítens 2.2.2,
2.3. Montar o Multivibrador Tipo D sensível à nível,destacando o
nome do CI e os n°s. dos pinos utilizados.
Figura 7.3
2.3.1. Considerando as entradas clock e D abaixo, aplicadas ao
Flip-Flop da figura 7.3., desenhar as formas de onda de saída para
Q e rr.
CLOcl<
I I I I
Q __ .J ___ !,_ __ _! -l-
I I I --,--,---r----}--1--~--L--+-
I I ( I --r--.....,---,--, Figura 7.4.
I -t-
-+---'
_,_ ---'- ---
I I l- - -,----
2.3.1. Porque este FF é dito ser sensível à nível?
2.3.2.Explique resumidamente a influência das "condições iniciais"
sobre a resposta (saída Q e Q), nos multivibradores analisados.
Concluir, resumidamente, sobre a operação da cada um deles,
analisando seus estados proibidos.
38
EXERCÍCIO N~a (entregar no dia do laboratório n. 8)
1) Dado o esquema de um multivibrador biestável RS mestre-escravo,
da fig.1, analisar seu funcionamento. Faça uma comparaç~o com o
JK mestre-escravo.
s
C.LOGK
R
Figura 1
como o
biestável
2) Explique o funcionamentio e dê a tabela verdade de cada um dos
FLIP-FLOPS <multivibrador biestável).
a) RS
b) RS GRTILHRDO <sincronizado)
c) D sensivel a nível
d) D sensível à borda <Subida ou descida)
e> T ( Ph)
3) Num FF JK mestre-escravo, deseja-se a seguinte sequência produzida na
saída 0: 10011101010011. Pede-se desenhar os níveis lógicos que devem ser
aplicados nas entradas J e K deste FF para produzir a sequência dada na
saída Q.
4. Referências: [3), [10].
39
LABORA TOIU O N~9
~NALISE DE CIRCUITOS SEQUfNCI~IS
MULTIVIBR~DORES IMPLEHENT~DOS COM PORT~S LóGlC~S BASIC~S
P~RTE li
1. Lista de Material
Cls: SN 7400, 7410, 7474
Painel, cabos de ligaç~o
testador Lógico
2. Par-te Pr-atica
2.1. Biestável JK mestre-escravo CMaster-Slave)
2.1.1. Implemente o circuito da figura 8.1.
Cis empregados e o número da pinagem.
e forneça os nomes dos
Q_1
Qr
Figura 8.1.
2.1.2. Conecte a entrada de clock numa das chaves do painel. q
condiç~o inical deste FLIP - FLOP é sempre verificada com o clock
em nível lógico •o•.
2.1.3. Com o clock em •oo determine as condiç3es iniciais do FF.
O valor obtido deve ser igual ao valor das condiç3es iniciais, já
preenchidas na 1~ linha de uma das tabelas Cfig. 8.2 ou 8.3).
2.1.4. Complete a outra tabela, observando agora que a condiç~o
inicial do FF deve ser a que se encontra preenchida na 1~linha.
40
= CLOCK O CD ® CLOCK
I LINHA COND. ENTRADAS CLOCK = o CLOCK = 1 CLOCK = o INICIAIS ! Q ã J K A 8 A 8 Q ã A 8 Q Q
1~ o I o o 2~ o I
· .. 3~ I I
', " . ··.
~ 4~ I o
~
o n Figura 8.2.
"® CLOCK CLOCK=O J - \...._"')
"·'-«)\:
LINHA COND. ENTRADAS CLOCK = o CLOCK = I CLOCK = o INICIAIS
Q Q J K A 8 A 8 -
Q Q A 8 Q Q
1~ I o o o .
2~ o I
3~ I o . ··---...... . 4~ I ~
Figura 8.3.
2.1.5. ~nalise nas tabelas o que ocorre com as saídas Q e Õ, nos 3
estados de clocK (1, 2 e 3), para J = K =O, na 1~ linha das duas
tabelas. Observe as condições iniciais e conclua.
2.1.6. Faça o mesmo tipo de análise par J = 1 e K = 1 C3a. Linha da
figura 8.2 e 4a. linha da fig. 8.3)
2.1.7. Faça o mesmo tipo de análise para J = 1 e K = O C4a.
da figura 8.2 e 3a. Linha da figura 8.3)
2.1.8. Idem para J =O e K = 1 C2a. Linha nas duas tabelas).
Linha
2.1.9. Faça o mesmo tipo de observação para ~ e B e justifique e
r
41
porque do nome deste FLIP-FLDP (mestre-escravo).
2.2. Utilizando o mesmo esquema do ítem anterior construa um FF/MS
tipo T. (as entradas J e K são idênticas)
2.2.1. Monte o esquema da figura 8.4.
-CONDIÇOE S ENTRADA IN I C IA I S
CLOCK SA(DA
Q õ T Q õ o _n_ I _n_ o _n_ I __JL_
Figura 8.4 Figura 8.5
2.2.2. Complete a tabela da figura 8.5.
2.2.3. Em relaç~o ao ítem 2.1. em qual das condiç3es de entrada se
enquadra a flip-flop tipo T? Justifique.
2.2.4. Com a entrada T em nível 1 complete o diagrama de tempo da
figura 8.6.
cLoc.K l"'r---
LJ I I
Q t I ~---;~----~----T---~----~----1-____ L_ _____ t
I
I
Figura 8.6
2.2.5 Compare a frequência da forma de onda de saída a com o clock
e verifique o que ocorreu.
2.2.6. Em relação ao clock quando ocorre a transiç~o de nível da
saída a ou Q (descida ou subida?)
42
2.3. ~inda considerando o esquema do item 2.1. construa um FF tipo
D e complete o esquema da figura 8.7.
2. 3. 1.
I J FF
TIPO
o
Figura 8.7.
"" CONOIÇOES INICIAIS
Q Q
ENTRADA CLOCK
o o __r-1_
I __[L_
o _n_
I _n_ o __rt_
Figura 8.8.
2.3.2. Complete a tabela da figura 8.8.
SA(OAS
Q ã
I
2.3.3. Em relaç~o ao item 2.1., em qual das condições de entrada
se enquadra o FF tipo D?
2.3.4. Complete o diagrama de tempo da figura 8.9.
CLOCK
FIGURA 8.9
Figura 8.9
2.3.5. Observe que quando o clock está em nível no u I ocorrem
variações na entrada D. Como estas variações afetam a saída Q?
Justifique
2.3.6. Observe quando a saída Q muda de estado em relação ao
clock. Justifique porque deve ser assim baseando-se no esquema do
ítem 2.1.
43
2.4. Biestável tipo D sensível à borda
2.4.1. CXom auxílio do manual TTl, execute os ítens seguintes para
um FF tipo D do CI 7474.
- explique cada símbolo utilizado na tabela
- teste cada linha da tabela usando como clock uma das chaves do
painel.
2.4.2. Verifique as funções das entradas Preset e Clear,
preenchendo a tabela da fig. 8.10.
ENTRI=!Dr:!S Sr:líDI=lS
Preset Clear Q rr Estado
1 1 [ondiç~o Inicial
o 1 SET
1 1 Condiç~o Inicial
1 o Reset
1 1 Condiç~o Inicial
o o Proibido
Figura 8.10.
2.4.3. Explique o que significa fazer um preset
biestável.
num circuito
2.4.4. Idem para a funç~o CLEI=!R.
2.4.5. Dê um "Preset• no circuito e complete o diagrama de tempo
da fig. 8.11. utilizando como clock a chave do painel.
cl:K=-1 l rLb I n L I I I I l _I_ ---1--r----r----+- -I -~--~-~-
Q __ L__+-_j__~-.+--:-J... __ L _ _L __ _ --t-- -1 _ -+- _1 __
1 __ 1_ --L- _I __ l __ _
Q 1 1 1 I I I I I I --~--~--i- -r-- I -1---t- -t --
Figura 8.11
44
Observe as saídas Q ou Q obtidas, em relação ao clock, e responda:
2.4.6. ~s variações de entrada D ocorrem tanto no nível
baixo como no nível alto do clock.
variações de entrada D?
Como este FF
- {/ 2.4.7. o que significa 0 [ircuito sensível ~ borda"?
responde à
lógico
estas
~ 2.4.8. Este circuito é sensível à borda
do pulso de clock?
de subida ou ~ de descida
45
I
~X~RCICIO N~O (entregar no dia do Laboratório n. 9)
1) O F F RS é frequentemente utilizado como eliminador de ruído de
chave. Na fig. 1. a) a chave ao fazer contacto com uma das posiç~es "1
ou 2", gera ruído de chaveamento.
FI~. 1.o)
ENTRADA
j) ou®
FIGURA.4.b)
Q
a) Considere que anteriormen
te a chave encontrava-se
na posiç~o C2). Determine
os valores de a e Q. b) Considere agora que a
chave foi levada para a
posiç~o c 1 ) 1 e devido ao
ruído de chaveamento foi
gerada nesta entrada, a
oscilaç~o mostrada na
fig.1b).Desenhe o sinal de
saída para a e Q
considerando a oscilaç~o.
c) Idem ao item b) consideran-
do que a chave foi
para a posiç~o (2).
Levada
d) Explique o funcionamento
desse elimidador de ruído.
2. Dê o esquema de um contador assíncrono e de um constador síncrono.
Mostre a diferença entre eles.
3. Dado o esquema de um contador assíncrono para baixo Cdown-Counter),
Figura 2 projetar um circuito que adicionado a ele, possa, através de
um sinal de controle X, fazer com que o contador conte para cima CX=O)
ou para baixo CX=1), CUP-DOWN COUNTERl.
46
RESET
CLOC r- :r Pl< cxW 2o r- ~
PR uzt ,_:r PR Q U2 2 ,..... PR ~w K Q '"J
c. ãW (..
al--1 c. ~ ''-
~ K t- t<. ~"' q
~ K q ~
C.(. '-L C. I. u l 111 L l l l f ( r
CLEAR
Figura 2
Referências: [3], [4], [5], [11]
47
LABORATORIO N~9
QPLICQÇÃO DE MULTIVIBRQDORES:
CONTQDORES
REGISTRQDORES DE DESLOCQMENTO CSMIFT = REGISTER)
- ELIMINQDOR DE RUíDO DE CHQVES.
1.Lista de Material
CI SN 7400, SN 7476
DISPUH TIL 308
Resistores, painel e cabos de ligaç~o
Testador Lógico
2. Parte Pratica
2.1. Implementar o contador assincrono para cima •uP=COUNTER" conforme
esquemada figura 9.1
ESeT(V)
r p~
CL lJ Q f- ,...--
oc.K ,-c. t-K Q
C. L r-
" f "l l
Figura 9.1
l J Pl'
Q
c Q t<.
C.. L
r-
f 2.
+ J c..
IK l
I
1 PR
Q r- r-J.
- ~ Q C. L
I I I
l r
l
j
J PR
c.
K C. L
I
Q
Q
~
., c
o Coloque o n- de pinagem no esquema acima, explique o funcionamento do
circuito.
2.1 1. Ligue as saídas no display.
Faça o esquema de ligaç~o do display, com o o n-
cada pulso dê os resultados mostrados no display.
48
da pinagem. Para
2.1.2. Usando um cabo de tigaç~o, dê pulsos negativos (toques
consecutivos do pino de ligaç~o no terra) na entrada de clock
e observe o display. R contagem é uniforme (sequencial)? Por
que?
2.1.3. Implemente agora um eliminador de ruidos de chave como o da
figura 9.2 e Ligue-o na entrada do clock.Dê pulsos negativos
alternados entre as entradas R e 5,
Observe o display e conclua.
com o cabo de Ligaç~o.
t KJL
Figura 9.2
2.1.4. Explique o funcionamento das entardas •Preset• e •ctear".
2.2. Implementar o registrador de deslocamento de 4 bits como na
figura 9.3 (desloca à direita).
1"RAOA
t~ C. I< C.. Lo
(Lf )
Figura 9.3
:r PR G
(., Q
~ C. I...
11) J" 'PR
Q
r-- c.. -h Q ....,
I( C-L.
A 1 c l !
f'~ Q_j p~ :r J" Q
r c. - c.. h Q
K G I<
(...(... Cl I
o Colocar no esquema o n- da pinagem e explicar o funcionamento do circuito.
2.2.1. Ligue o painel de LEDs CONVENIENTEMENTE às saídas ~~ B, C, O.
do deslocador e ao display. Use uma das chaves como clook.
Comente o funcionamento dos LEDs e display. Comente o
49
resultado obtido.
2.2.2. Introduza o n~ 2. Com a entrada D em zero, dar um deslocamento
à direita. Repetir para os n~s. 4, 6, 8, 10, 12.
2.3. Com o mesmo circuito anterior, realimentar as saídas Q e ã do último
Flip Flop nas entradas J e K do primeiro, eliminando o inversor existente.
O circuito agora é um deslocador cíclico. Dê um CLE~R. ~través do PRE5ET,
introduza um BIT 1 em um dos flip-flops. Use o relógio do Painel (com as
modificações da figura 9.4) aproximadamente 2Hz e vejá o deslocamento do
Bit.
Explique como fazer para introduzir Bits O e 1
deslocador.
em qualquer
Figura 9.4
CI.Oc.k DO PA-ÍNe'L
f~ 1
....__"' ____ 5
_--11 ),__ ___ C_L..,~K l>O C.... i 12.CV i TV
1) Colocar 5 em nível lógico •o• 2l Fazer PR~SET no 1~ FF
3) Colocar 5 em nível lógico •1•
posiç~o do
2.4. Observe que tanto no contador como no registrador de des.lacamento é
utilizado o FF JK mestre-escravo, só que interligados de maneira diferentes
em cada caso, constituindo assim tipos diferentes de FF.
Com base nisto responda, qual o tipo de flip flop que está sendo
em cada caso.
50
utilizado
EXERCICIO N~10 (entregar no dia do laboratório n~10)
i. Como ligar o CI SN 7493 para: dividir a frequência de entrada:
1 . 2) por 10
1 . 3) por 11
1 . 4) por 12
1 . 5) por 13
'? Como ligar '-· o CI 7493 para contar em código Bioquinário? Forneça o
esquema.
Qj:j QB QC QD
o o o o o 1 o o o 1
2 o o 1 o 3 o o 1 1
4 o 1 o o 5 1 o o o 6 1 o o 1
7 1 o 1 o 8 1 o 1 1
9 1 1 o o
3. Projetar um contador de pulsos que utiliza 4 display, mas que conte
no máximo 5000 pulsos,
atingido.
devendo voltar à zero quando este valor é
4. Procure no manual TTL o funcionamento dos contadores 5N74192 e 74193.
4.1. Explique cada um deles e mostre a diferença entre eles.
4.2 Explique também a diferença entre eles e os contadores 7490 e 7493.
51
L.ABORA TORIO .N2 1 O
CONT~DORES INTEGR~DOS
1. Lis~a de Ma~erial
Circuitos integrados: SN 7490, SN 7493, 2.SN 7400
Display: TIL 308
Ociloscópio
Cabos de Ligaç~o, painel.
2. Parte Pratica
2.1. Ligue convenientemente o CI SN 7493 no display.
2.1.1. Dê o esquema de Ligaç~o entre os
pinagem.
chips apresentando o o n- de
2.1.2. Com a chave do painel, dê pulsos na entrada.
contagem no display C3 exemplos).
Verifique a
2.2. Ligue dois SN 7493 para contar números de O até 99 C3 exemplos).
Dê o esquema de ligaç~o com o número da pinagem.
2.3. Contador SN 7493 como divisor de frequência (use somente um 7493)
Usando o relógio do painel introduza uma frequência no 7493.
Observe no osciloscópio e desenhe em relaç~o ao clock, as formas
de ondas para: a saída ~~ a saída B, a saída C, e a D.
Na saída D por quanto foi dividido a frequência do clock?
f clock =
2.4. Contador SN 7490 como contador BCD
2.4.1. Ligue convenientemente o CI SN 7490 no display.
Faça o esquema e dê o n~ de pinagem.
Explique a raz~o pela qual o pino 12 CQ~) deve
pino 1 (8) para contagem em BCD. Explique a
este contador e o SN 7493.
52
ser ligado ao
diferença entre
2.4.2. Com a chave do painel, dê pulsos na entrada.
Verifique a contagem no display C3 exemplos).
2.5. Ligue dois SN 7490 para contar números de O até 99 C3 exemplos).
Dê o esquema de ligação com o número de pinagem.
2.6. Contador SN 7490 como divisor de frequência (use somente um 7490)
Introduza uma frequência de relógio no CI SN 7490.
2.6.1. Desenhe as ondas na saída em relação ao clock.
2.6.2. Obtenha, no osciloscópio, em relação ao clock as formas de
ondas para:
a ) Frequência de entrada dividida por 2.
b) Frequência de entrada dividida por S.
c) Frequência de entrada dividida por 1 o .
Leia atentamente o manual. Explique para cada ítem as conexões que
devem ser feitas entre os pinos de CI.
53
EXERCI CIO N~ 11 C e n t r e g a r n o d i a d o l a b o r a t ó r i o N Q 11 )
1. Comparar o funcionamento do multivibrador integrado SN 74121 com o
SN 74122 ou SN 74123 (consultar o "The TTL Data Book")
2. Qual a frequência máxima do clocK para os Cls SN 7473 e SN 74142.
3. 0 ara um multivibrador defina (desenhe as formas de onda):
a) Tempo de set-up CT ) e Tempo de hold CTh). s
b) Tempo de propagaç~o de atraso do nível Lógico
Lógico "O" CtPHL)
c) Tempo de propagaç~o de atraso do nível
lógico "1" CTPLH).
d) Largura média de pulso Ct ) w
4. REFERENCHIS (1), [10), [12], [13)
54
lógico
11 1"
11 o u
ao nível
ao nível
LABOJU TORI O N~ 11
MULTIVIBR~DORES INTEGR~DOS = MONOESTAVEIS E BISTAVEIS
1. Lísta'de Material
Cls: 7473, 74121, 7400
Painel, resistores, capacitares e cabos de ligaç~o
Osciloscópio
2. Parte Pratica
2.1. Multivibradores ~stável
2.1.1. Implemente o circuito abaixo Cfig.11.1) determinando os
valores de R e para f = 3KHz, sendo f = 0,72/R.C com SKO > R > 1KO
Csugest~o: R=3,3KO)
2.1.2. Dê o número da pinagem
2.1.3. Utilizando o osciloscópio desenhe a forma de onda de saída,
e determine os valores T1 e T2 e a amplitude.
2.1.4. Compare o valor calculado para f, com o valor experimental.
~ =-T -
FIGURA 11.1
55
LABORATORIO w2 11
MULTIVIBRRDDRES INTEGRRDOS = MONOESTAVEIS E BISTAVEIS
1. List.a de Mat.er·ial
Cis: 7473, 74121, 7400
Painel, resistores, capacitares e cabos de ligaç~o
Osciloscópio
z. Part.e Prat.ica
2.i. Multivibradores Rstável
2.1.1. Implemente o circuito abaixo (fig.11.1) determinando os
valores de R e para f = 3KHz, sendo f = 0,72/R.C com SKO > R > 1KO
(sugest~o: R=3,3K0)
2.1.2. Dê o número da pinagem
2.1.3. Utilizando o osciloscópio desenhe a forma de onda de saida,
e determine os valores T1 e T2 e a amplitude.
2.1.4. Compare o valor calculado para f, com o valor experimental.
56
2.2. Multivibrador Monoestável CSN 74121)
2.2.1. Consulte o manual e determine os valores de R e C a fim de
se obter uma largura de pulso T de aproximadamente 2ms. m 2.2.2. Utilizando o relógio do painel como entrada f = 200Hz, ligue
corretamente o 74121 para se obter disparo na subida do pulso de
clock. Faça o esquema da ligaç~o.
2.2.3. Com o auxílio do osciloscópio desenhe as formas de onda de
clock e das saídas Q e Q para f de clock = 400Hz e 1 KHzi indique
o valor de T Lido. m 2.2.4. Ligue o 74121, para se obter disparo na descida do pulso de
clock faça o esquema da ligaç~o e repita o ítem 2.2.3
2.2.5. Comente os resultados obtidos.
2.3. Multivibrador Biestável:
Com o auxilio do manual, testar a tabela verdade do CI 7473.
Explicar cada linha da tabela assim como os simbolos utilizados.
Usar como o clock uma das chaves do painel.
57
BIBLIOGRAFIA
[1] Texas Instruments Inc. "The TTL data Book"
[2] Millman and Taub "PuLse, Digit~l and Switihing ~aveforme"
3) Millman and Halkias "Integrated Electronics• Me Graw-Hill.
[4] Taub, H. •circuitos Digitais e Microprocessadores" Me Grau-Hill.
ESJ Zuffo, J.~. •subsistemas Digitais e Circuitos de Pulsos• Edgard
B~ucher.
[6J Taub H. ~nd Schilling, D. •Digital lntegrated Eletronics• Me
G~au-Hill.
[7] Taub H. e Schilling, D. •Eletr8nica Digital".
[8J Manual TTL - Texas lnstruments.
[9) Manual da Optoeletronics - Texas Instruments.
[10J Peatman, J.B. "The Desing of Digital Systems•. Me Graw-Hill.
[11J ldoeta, l.V. & Capuano, F.G. •Elementos de Eletrônica Digitaln
Ed. Érica.
[12] Texas lnstruments •Designing with TTL Integrated Circuits•.
(13J Langdon Jr, G.G. Fregni, E. "Projeto de Computadores Digitais"
Edgard Blücher.
58