concepção de circuitos integrados analógicos eng 04055fabris/e04055/e04055_intr.pdf · projeto...

ENG04055 – Concepção de CI Analógicos – Eric Fabris

Concepção de Circuitos Integrados AnalógicosENG 04055

Eric Fabris


Informações Gerais

• Créditos semanais: 4

• Caráter: eletiva

• Professor:

– Eric Ericson Fabris (Teoria,

[email protected], sala 302)

• Atendimento: Segunda 14:30-17:30 – Sala 302

• Página da disciplina:

www.ece.ufrgs.br/~fabris


Objetivos

• Capacitar os alunos para projetar de circuitos integrados empregando TJB e MOSFET.

• Introduzir conceitos vinculados com a tecnologia de fabricação planar.

• Apresentar os modelos elétricos dos dispositivos empregados no projeto de circuitos integrados analógicos e suas técnicas de simulação.

• Apresentar as características dos dispositivos passivos disponíveis.

• Analisar a estrutura interna de amplificadores operacionais e alguns sub-circuitos normalmente utilizados.

• Qualificar o aluno em projeto de circuitos analógicos, apresentando:– Topologias clássicas e específicas

– Técnicas de layout

– Estratégias de projeto

– Cuidados e pontos críticos no fluxo de projeto

• Introduzir algumas noções básicas de projetos para alta freqüência.


Pré-requisitos

• Conhecimentos de circuitos elétricos

(linearidade, superposição, equivalentes

Thevenin e Norton, equacionamento de

nós e malhas, fontes controladas,

quadripolos)

• Conhecimentos básicos de física (estado

sólido) e matemática (sistemas de

equações e equações de segundo grau).

• Eletrônica fundamental (Eng04447)


Metodologia de Ensino

• Aulas expositivas

• Atividades extra-classe

– É fundamental, que o aluno exercite fora de

aula o conteúdo desenvolvido.

– É igualmente importante que o aluno

complemente seu aprendizado através de

outras fontes de informação (livros, manuais,

periódicos, etc).


Programa da Disciplina

1. Introdução e revisão de conceitos

2. Processos de fabricação CMOS e BiCMOS

3. Componentes ativos e passivos

4. Modelos elétricos de transistores MOS e BJT

e resposta em freqüência

5. Simulação elétrica – SPICE

6. Sub-Blocos básicos – Amplificadores,

referências e espelhos de corrente

7. Ruído em dispositivos integrados

8. Amplificadores (OTA) e compensação interna

9. Leiaute e implementação física


Bibliografia

• CMOS Analog Circuit Design, Phillip E. Allen and Douglas R. Holberg, Jan 2002. OXFORD.

• MICROELETRÔNICA; SEDRA, ADEL S. & SMITH, KENNETH C.; Makron Books, 5ª edição (Bliblioteca da Engenharia)

• Analysis and Design of Analog Integrated Circuits (4th Edition); Gray, Hurst, Lewis and Meyer. 2001. Wiley.

• Analog Integrated Circuit Design; D. Johns and K. Martin, John Wiley and Sons,Inc., 1997

• The Art of Analog Layout – 2nd Ed.; A. Hastings, Prentice-Hall, Inc., 2005

• Notas de Aulas.


• Está previsto a aplicação de duas provas teóricas cuja média MP será calculada da seguinte forma:

• (1)

• A média dos trabalhos teórico-práticos e projetos propostos em aula, denominado de TP, é determinada por:

• (2)

• onde Tm são as notas dos m trabalhos, seminários ou projeto.

• O conceito (MF) é então calculado através de:

• (3)

Sistema de Avaliação

2

21 PPMP

M

T

TP

M

i

M 1

3

*2 TPMPMF

9

Cronograma

Datas das Provas:

P1

15 de Outubro de 2010

P2

10 de Dezembro de 2010

EX

17 de Dezembro de 2010

Semana Tópico

01 11 Ago 1

02 18 Ago 2

03 25 Ago 3

04 01 SET 4

05 08 SET 4

06 15 SET 5

07 22 Set 6

08 29 Set 6

09 06 OUT 6

10 13 OUT Exercícios - P1 (15-OUT)

11 20 OUT Semana Acadêmica

12 27 Out 7

13 3 NOV 8

14 10 NOV 8

15 17 NOV 8

16 24 Nov 9

17 01 DEZ 9

18 08 DEZ Exercícios - P2 (10-DEZ)

19 15 Dez TCC – Exame

20 22 Dez Resultados Finais


Ferramentas de EDA

• Simulação elétrica

– Spice OPUS

• Leiaute

– Magic


Introdução


Objetivo do Curso

• Ensinar os princípios básicos para projeto de

circuitos integrados analógicos empregando

tecnologia CMOS.

Especificações


Por que Analógico?

• Circuito analógico:

– Dispositivos podem operar em qualquer

condição corrente-tensão fisicamente

atingível

– Lida com sinais em uma ampla faixa de

magnitudes e frequências

– Opera com sinais “contínuos” no tempo e na

amplitude

• Em última instância, TODO circuito é

analógico, mesmo os “digitais”!!!


Por que CMOS?

• É a tecnologia que apresenta o melhor custo-benefício para os circuitos digitais:– Poucas etapas de fabricação

– Alta escala de integração

– Operação com baixo consumo

– Alta velocidade

– Escalabilidade (scaling)

• Como a maior parte dos circuitos atuais é digital, procura-se adequar as etapas analógicas a esta tecnologia

• BiCMOS é uma possibilidade quando as etapas analógicas necessitam um desempenho que a tecnologia CMOS não permite


Metodologia de Desenvolvimento

• Pense primeiro, antes de sair projetando!


O que é o Projeto Analógico?

• Definição de Projeto (Design)

– Criar ou executar algo de forma artística ou

empregando técnicas muito apuradas.

Análise versus Síntese (Projeto)

AnáliseSistema Propriedades

Fluxo do Processo de Análise

Sistema 1

Sistema 2

Sistema 3

Projeto(Síntese)

Propriedades

Fluxo do Processo de Projeto

Análise – Dado um sistema busca-se

encontrar suas propriedades. A solução é

única.

Projeto – Dado um conjunto de

especificações, busca-se encontrar um

sistema que as possua. A solução raramente

é única.


Fluxo de Projeto de Circuitos Complexos


Fluxo de Projeto Analógico Integrado


O que é projeto elétrico

• É o processo pelo qual, a partir de um conjunto de especificações, encontra-se um circuito elétrico que as implementa.

Topologia

Correntes DC

Polarização

Dimensionamento

Projeto Integrado

AnalógicoConjunto de

Especificações

• O projeto elétrico requer modelos elétricos de dispositivos ativos e passivos para:– Desenvolver o projeto

– Verificar o projeto

– Testar a robustez do projeto


Projeto Elétrico

• Seleção de uma topologia que a atenda funcionalidade desejada

• Avaliação da solução proposta– Pontos fortes e fracos

– Desempenho – teórico

• Modificar a solução proposta para atender as specs.

• Simulação empregando modelos precisos.


Projeto Físico

• O projeto físico consiste em representar o projeto elétrico através de um leiaute composto por distintos retângulos em diversos níveis. Este leiaute, através do processo de fabricação, dará origem uma estrutura tridimensional que implementa o circuito integrado.


Leiaute

• Tem como entrada o W–L e o esquema elétrico do sistema (normalmente o utilizado para simulação).

• Uma ferramenta de CAD é empregada para posicionar cada elemento geométrico (retângulo) na camada correta e posição correta.

• Durante o processo de leiaute o projetista precisa obedecer um conjunto de regras de desenho (Design rules) que são vinculadas ao processo de fabricação.

– As regras de desenho garantem a robustez e confiabilidade de fabricação.

• Acabado o leiaute, inicia-se o processo de verificação através da etapa inicial chamada LVS – Layout versus schematic

– O LVS busca verificar se o implementado fisicamente no leiaute representa o esquema elétrico do sistema.

• Findo o leiaute, tem-se a dimensão física do sistema que permite a extração de elementos parasitas que integrarão o circuito fabricado.

– Capacitância de um condutor para o terra

– Capacitâncias entre condutores

– Resistências de corpo, de conexão, etc.

• Os parasitas são extraídos e inseridos na base de dados do sistema para ressimulação.

– Verifica-se se os parasitas alteraram as características do circuito originalmente projetado fazendo cair fora do envelope de perfomance.


Encapsulamento – Packging

• Objetivo

– Proteção mecânica do CI

– Dissipara potência (calor)

– Prover a conexão elétrica e mecânica com o mundo exterior

• O encapsulamento tem impacto em:

– Parasitas (indutores e capacitores)

– Velocidade

Passos no processo de encapsulamento


Etapa de Teste

• Realizar a caracterização de desempenho do

sistema projetado

– Performance real x Especificações

– Comparar resultados medidos com simulações e

predições de comportamento

• Tipos de testes:

– Funcionais – verificação de parâmetros nominais de

desempenho

– Paramétrico – busca caracterizar as tolerâncias

– Estático – Características estáticas DC e AC do

sistema

– Dinâmicos – Caracterização do sistema sob efeito de

transientes.


Fundamentos de Processos de Fabricação


Tecnologias de Fabricação de CI

Classificação das Tecnologias base Si


Comparação Tecnologia Bipolar x MOS

• Comparação visando propriedades Analógicas

• Qual a melhor opção – Bipolar ou CMOS

– Quase todas a comparações são favoráveis ao BJT, mas se as comparações

forem feitas sob a ótica digital a tec CMOS se ressalta

– Volume de produção é guiado por demanda de sistemas digitais. Logo CMOS é a

opção.

• Adicionalmente

– O potencial de evolução tecnológico para CMOS é maior que para BJT

– CMOS – Aumento de performance vem com diminuição do comprimento do canal.

– BiCMOS é a opção para sistemas com sinais mistos.


Processo de Fabricação

• Etapas de fabricação

– Oxidação

– Implantação Iônica

– Difusão térmica

– Decapagem – Etching

– Deposição

– Crescimento epitaxial


Fotolitografia


Fotolitografia

• Processo fotolitográfico


Fotolitografia

• Emprego de Fotoresiste Positivo


Fotolitrografia

• Emprego de Fotoresiste Negativo– Não muito utilizado


Oxidação


Difusão Térmica


Implantação Iônica


Deposição


Decapagem – Etching


Crescimento Epitaxial


Tecnologia x IC Design


Influência da Tecnologia no Projeto de CI Analógico

• Característica do Projeto Analógico

Integrado:

– Sinais de amplitude contínuo

– Tempo contínuo ou discreto

– O processamento de sinais depende:

• Resistências, condutâncias e capacitâncias

• Constantes de tempo – RxC

– Faixa dinâmica – Relação entre o menor e

maior sinal processado


Influência da Tecnologia no Projeto de CI Analógico

• Influência da tecnologia de integração:– A precisão do processamento dos sinais depende a

razão de valores

– A faixa dinâmica depende basicamente da linearidade dos dispositivos e do ruído gerado por eles

– Os valores dos componentes são limitados pelo consumo de área ($$$)

– Introdução de elementos parasitas: resistores, capacitores e indutores

• Isto causa desvios do comportamento esperado

– Influência de circuitos adjacentes fabricados no mesmo substrato

• Crosstalk, ruído induzido, etc.


Componentes das tecnologias modernas CMOS

• As tecnologias nos fornecem além dos xtores:– Poços profundos n que podem ser utilizados para

reduzir ruído de acoplamento

– Capacitores MOS variáveis (Varctors) – VCO

– Vários níveis de metal (>6)• Possibilitam construir capacitores, indutores e linhas de

transmissão


Componentes das tecnologias modernas CMOS

• Frequência de

transição em função

de Vgs-Vt (0,13µm)

• Para NMOS entre

40GHz e 60 GHz


Capacitores


Capacitores

• Os erros relativos são inversamente a área

(valor das capacitâncias) e a razão entre elas


Resistores

• Tipos de resistores

– Resistores implantados e/ou difundidos

– Resistores de poço

– Resistores de polisilício

– Resistores de metal


Resistores - MOS


Resistor - Polisilício


Resistor – Poço N


Resistor - Metal


Resumo - RC


Indutores planares

• Implementados empregando as camadas metálicas– As camadas mais altas são recomendadas

– Mais de uma camada pode ser utilizada

– Simulação eletromagnética – maior exatidão

– Otimização requerida – freqüência auto-ressonante

– Valores típicos: L=1 – 8nH e Q = 3-6 em 2GHz


Exemplo - Corte transversal

• Exemplo de um dispositivo acabado em uma

tecnologia moderna com vários níveis de metal


Efeitos de Descargas Eletrostáticas – ESD

• O efeito de carga eletrostática ocorre quando 2 materiais são colocados em

contato e depois separados.

• O efeito de ESD ocorre quando a carga armazenada é descarregada.


Efeito da ESD


Simulação SPICE


Simulação SPICE

Simulation Program with Integrated Circuit

Emphasis

Descrição textual do circuito

Vários formatos: Spectre, HSPICE, Eldo, Spice

Berkeley

O Simulador que utilizaremos chama-se Spice

Opus

Desenvolvido sobre o núcleo do SPICE Berkeley


Sintaxe SPICE

Unidades

Inversor CMOS

.include amis_c5n.txt

* Fontes de alimentação

V1 vdd 0 dc 5

V2 in 0 pulse(0 5 0 200p 200p 2n 4n)

* Transistores

M1 vdd in out vdd CMOSP l=0.5u w=2.4u

+ pd=5.4u ad=1.2p ps=5.4u as=1.2p

M2 out in 0 0 CMOSN l=0.5u w=1.2u

+ pd=4.2u ad=0.6p ps=4.2u as=0.6p

* Capacitor

C1 out 0 10f

* Diretivas de simulação

.control

tran 0.1p 5n

plot in out

.endc

.end

f 10-15

p 10-12

n 10-9

u 10-6

m 10-3

k 103

Meg 106

G 109

T 1012


Sintaxe SPICE

Primeira linha pode ser usada

como título ou comentário

É ignorada pelo parser do

simulador

Inversor CMOS



V1 vdd 0 dc 5

V2 in 0 pulse(0 5 0 200p 200p 2n 4n)

* Transistores


+ pd=5.4u ad=1.2p ps=5.4u as=1.2p


+ pd=4.2u ad=0.6p ps=4.2u as=0.6p

* Capacitor

C1 out 0 10f


.control

tran 0.1p 5n

plot in out

.endc

.end


Sintaxe SPICE

Comentários devem ser

precedidos de *

Inversor CMOS



V1 vdd 0 dc 5

V2 in 0 pulse(0 5 0 200p 200p 2n 4n)

* Transistores


+ pd=5.4u ad=1.2p ps=5.4u as=1.2p


+ pd=4.2u ad=0.6p ps=4.2u as=0.6p

* Capacitor

C1 out 0 10f


.control

tran 0.1p 5n

plot in out

.endc

.end


Sintaxe SPICE

Diretiva .include permite a

inclusão de dispositivos como

transistores ou modelos de sub-

circuitos.

Inversor CMOS



V1 vdd 0 dc 5

V2 in 0 pulse(0 5 0 200p 200p 2n 4n)

* Transistores


+ pd=5.4u ad=1.2p ps=5.4u as=1.2p


+ pd=4.2u ad=0.6p ps=4.2u as=0.6p

* Capacitor

C1 out 0 10f


.control

tran 0.1p 5n

plot in out

.endc

.end


Sintaxe SPICE

Diretiva .include permite a

inclusão de dispositivos como

transistores.

Inversor CMOS



V1 vdd 0 dc 5

V2 in 0 pulse(0 5 0 200p 200p 2n 4n)

* Transistores


+ pd=5.4u ad=1.2p ps=5.4u as=1.2p


+ pd=4.2u ad=0.6p ps=4.2u as=0.6p

* Capacitor

C1 out 0 10f


.control

tran 0.1p 5n

plot in out

.endc

.end


Sintaxe SPICE

Dispositivos

Resistor: Rnome

Capacitor: Cnome

Indutor: Lnome

Transistor

MOS: Mnome

BJT: Qnome

Inversor CMOS



V1 vdd 0 dc 5

V2 in 0 pulse(0 5 0 200p 200p 2n 4n)

* Transistores


+ pd=5.4u ad=1.2p ps=5.4u as=1.2p


+ pd=4.2u ad=0.6p ps=4.2u as=0.6p

* Capacitor

C1 out 0 10f


.control

tran 0.1p 5n

plot in out

.endc

.end


Arquivo de Parâmetros SPICE

* These parameters are extracted from the process corner wafers that are provided by AMI

* In this document slow-fast means: NMOS device slow and PMOS device fast.

* The fast-slow corner means: NMOS fast and PMOS slow.

* DATE: May 22/02

* Tech: AMI_C5N

* LOT: T22Y_TT (typical) WAF: 3104

* Temperature_parameters=Optimized

.MODEL CMOSN NMOS ( LEVEL = 53

+VERSION = 3.1 TNOM = 27 TOX = 1.39E-8

+XJ = 1.5E-7 NCH = 1.7E17 VTH0 = 0.6696061

+K1 = 0.8351612 K2 = -0.0839158 K3 = 23.1023856

+K3B = -7.6841108 W0 = 1E-8 NLX = 1E-9

+U0 = 458.439679 UA = 1E-13 UB = 1.485499E-18

(...)

+AGS = 0.1194608 B0 = 2.674756E-6 B1 = 5E-6

+KETA = -2.640681E-3 A1 = 8.219585E-5 A2 = 0.3564792

+AF = 1 KF = 0)

*

.MODEL CMOSP PMOS ( LEVEL = 53

+VERSION = 3.1 TNOM = 27 TOX = 1.39E-8

+XJ = 1.5E-7 NCH = 1.7E17 VTH0 = -0.9214347

+K1 = 0.5553722 K2 = 8.763328E-3 K3 = 6.3063558

+K3B = -0.6487362 W0 = 1.280703E-8 NLX = 2.593997E-8

(...)

+CDSCB = 0 ETA0 = 0.3251882 ETAB = -0.0580325

+CJ = 7.235528E-4 PB = 0.9527355 MJ = 0.4955293

+CJSW = 2.692786E-10 PBSW = 0.99 MJSW = 0.2958392

+AF = 1 KF = 0)


Sintaxe SPICE

Fonte DC

Vnome

+ nodo1+

+ nodo2-

+ DC tensão

DC

nodo1+

nodo2-

AC

nodo1+

nodo2-

Fonte Senoidal

Vnome

+ nodo1+

+ nodo2-

+ sin(offset amplitude

+ freqüência tempo_inicio

+ )


Fonte Pulso

Vnome

+ nodo1+

+ nodo2-

+ pulse(

+ tensão+

+ tensão-

+ atraso_inicial

+ tempo_subida

+ tempo_descida

+ largura_pulso

+ período

+ )

Sintaxe SPICE

t [s]

VSource

[V]

período

tensão+

tensão-

atr

aso

_in

icia

l

tem

po

_su

bid

a

tem

po

_d

escid

a

larg

ura

_p

uls

o

0

nodo1+

nodo2-

Pulse


Fonte PWL (piece-wise linear)

Vnome

+ nodo1+

+ nodo2-

+ pwl(

+ t0 tensão0

+ t1 tensão1

+ t2 tensão2

+ t3 tensão3

+ t4 tensão4

...

+ )

Sintaxe SPICE

t [s]

VSource

[V]

tensão2

tensão1

t0 t1 t2 t3 t4

nodo1+

nodo2-

PWL


Sintaxe SPICE

Capacitor

Cnome

+ node1+

+ node2-

+ capacitância

Resistor

Rnome

+ node1+

+ node2-

+ resistência

nodo1+

nodo2-

nodo1+

nodo2-


Transistor MOS

Mnome

+ dreno porta fonte

+ bulk modelo

+ W=valor L=valor

+ AS=valor PS=valor

+ AD=valor PD=valor

* Possíveis modelos geralmente se

encontram em um arquivo de

parâmetros SPICE.

Sintaxe SPICE

W Largura do canal

L Comprimento do canal

AS Área do terminal fonte (source)

PS Perímetro do terminal fonte

AD Área do terminal dreno (drain)

PD Perímetro do terminal dreno

porta

drenofonte

bulk

porta

drenofonte

bulk

L

W

Wcontato

A = Wcontato

x W

P = 2Wcontato

+ W


Sintaxe SPICE

Diretivas de Simulação

No Spice OPUS, as diretivas de

simulação ficam delimitadas

pelo bloco .control/.endc.

Permite realizar análises sobre o

comportamento do circuito e

apresentação dos resultados na

forma gráfica.

Vamos realizar apenas análise

transiente (TRAN) e DC.

Outras análises como AC,

NOISE, TF, OP, etc. podem ser

feitas consultando o manual

SPICE.

Inversor CMOS



V1 vdd 0 dc 5

V2 in 0 pulse(0 5 0 200p 200p 2n 4n)

* Transistores


+ pd=5.4u ad=1.2p ps=5.4u as=1.2p


+ pd=4.2u ad=0.6p ps=4.2u as=0.6p

* Capacitor

C1 out 0 10f


.control

tran 0.1p 5n

plot in out

.endc

.end


Sintaxe SPICE


Análise DC

DC fonte1 inicio1 fim1 passo1

fonte2 inicio2 fim2 passo2

...

Inversor CMOS



V1 vdd 0 dc 5

V2 in 0 dc 0

* Transistores


+ pd=5.4u ad=1.2p ps=5.4u as=1.2p


+ pd=4.2u ad=0.6p ps=4.2u as=0.6p

* Capacitor

C1 out 0 10f


.control

dc v2 0 5 0.01

plot out

plot -i(v1)

.endc

.end


Sintaxe SPICE


Análise Transiente

TRAN passo tempo_simulação

Inversor CMOS



V1 vdd 0 dc 5

V2 in 0 pulse(0 5 0 200p 200p 2n 4n)

* Transistores


+ pd=5.4u ad=1.2p ps=5.4u as=1.2p


+ pd=4.2u ad=0.6p ps=4.2u as=0.6p

* Capacitor

C1 out 0 10f


.control

tran 0.1p 5n

plot in out

.endc

.end


Sintaxe SPICE


Gerando Gráficos

PLOT v(nodo1) v(nodo2) ...

i(v1) i(v2) ...

Inversor CMOS



V1 vdd 0 dc 5

V2 in 0 pulse(0 5 0 200p 200p 2n 4n)

* Transistores


+ pd=5.4u ad=1.2p ps=5.4u as=1.2p


+ pd=4.2u ad=0.6p ps=4.2u as=0.6p

* Capacitor

C1 out 0 10f


.control

tran 0.1p 5n

plot in out

.endc

.end


Transistor de Efeito de

Campo de Porta Isolada

MOSFET - Revisão

75


Tipicamente:

• L = 0,065 até 10 mm,

• W = 0,1 atéo 100 mm

• Espessura da camada de óxido (tox) é na faixa

de 2 a 50 nm.

NMOS: estrutura física

• NMOS → substrato tipo P

• Dispositivo simétrico

• Dispositivo de 4 terminais

– Porta, Dreno, Fonte e

Substrato (gate, drain, source

e Bulk)


TERMINAIS

G: porta (gate)

S: fonte (source)

D: dreno (drain)

B: substrato (bulk)

Simbologia e terminais do MOSFET

Símbolos NMOS

Símbolos PMOS


•as regiões de dreno e fonte (tipo N)

formam junções (diodos) com a

região de substrato (tipo P)

•envolvendo cada uma das junções

surgem zonas de depleção (elétrons

livres da região N atravessam a

interface e preenchem as lacunas

livres da região P, fazendo com que

não sobrem cargas livres nessa

região)

•como a concentração de dopantes

das regiões de dreno e fonte é muito

maior que a do substrato, a região de

depleção para dentro de dreno e

fonte é muito pequena

Sem potenciais aplicados (VGS = 0)

Funcionamento


•o potencial VGS aplicado entre porta

e substrato atrai elétrons livres e

afasta lacunas livres da interface

óxido-substrato: surge uma região

de depleção entre a interface e o

substrato, ligando as regiões de

depleção das junções

Pequeno potencial aplicado (VGS < Vt)

Funcionamento - depleção


•se o potencial VGS aumentar, a

concentração de elétrons livres

aumenta na interface óx-subs

•quando a concentração de elétrons

livres for maior que a de lacunas fixas

(dopantes) ocorre a condição de

INVERSÃO

•em inversão há o surgimento de um

“canal” de material tipo N induzido

entre dreno e fonte

•o valor de VGS em que ocorre a

inversão é chamado de potencial de

threshold (Vt)

Aumento do potencial aplicado (VGS > Vt): condição de inversão

Funcionamento - inversão


Polarização de MOSFETs

• Regiões de operação:– Nível de inversão: tem relação com a densidade de

carga de inversão (portadores) que é formada na superfície do substrato e que compõe o “canal” entre dreno e fonte. Esta carga é induzida devido ao efeito “capacitor MOS”, estando relacionada à polarização VGS (ou VGB). Divide-se em 3 níveis: fraca (WI), moderada e forte (SI).



• Regiões de operação:– Condição de saturação: tem relação com a

deformação do canal, provocada pela diferença de potencial aplicada entre dreno e fonte. Em SI, quando o potencial VDS for superior a VGS-VT, ocorre o estrangulamento do canal, o que provoca o aumento súbito da impedância entre dreno e fonte. Divide-se em 2 regiões: “linear” (ou ôhmica ou triodo) e saturação.


• vGS > Vt

• vDS pequeno (vDS < vGS – Vt’ )

• Dispositivo funciona como

um resistor controlado por vGS

• A condutância do canal é

proporcional a vGS – Vt’

• A corrente iD é proporcional a

(vGS – Vt) vDS

Operação do Canal Induzido na Região Ôhmica

Funcionamento – região ôhmica


Região ôhmica – iD x vDS

Resistor linear controlado por vGS

Condição: vDS deve ser mantido pequeno (vDS << vGS – Vt )


• Aumentando vDS:o nível de inversão

varia ao longo do canal, como

resultado da diferença de potencial

entre a posição no canal e o terminal

de porta

• O canal assume uma forma gradual.

• A resistência do canal aumenta com

o aumento de vDS.

•o comportamento iD x vDS passa a ser

não-linear

(vGS é mantido constante em um valor

tal que vGS – vDS > Vt ))

Dependência de Rcanal em VDS

Região ôhmica – canal gradual


Dependência de Rcanal em VDS

Região ôhmica – canal gradual


Saturação do canal:

• Redução da condutividade local em função de vDS

• Quando vDS = vGS – Vt, o canal “descola-se” do dreno (pinch-

off)

• Aumento vDS acima de vGS – Vt tem pouco efeito na forma

do canal (corrente passa a ser independente de vGS )

Saturação do canal


Curva completa iD x vDS : saturação do canal

Saturação - iD x vDS

vGS > Vt



NMOS: comportamento iD x vDS

SI:

WI:



NMOS: iD x vGS em saturação e inversão fraca (WI)

Id [A]

Vgs [V]

Vsub= 0 V Vsub= -2,5 V Vsub= -5 V

Vds= 2V

t

GSDD

n

V

L

WII

exp0

tDSV 4Saturação: qkTt /

)3,1.(;6,11,1 tipn

WI

SI



NMOS: iD x vGS erros nas aproximações de WI e SI


MOSFET

Modelos

92


k’n (W/L) = 1.0 mA/V2.

NMOS: curva completa iD x vDS

Modelo Analítico Simples

2'

2

1DSDStGSnD VVVV

L

WkI

tGSDS VVV Triodo:

2'

2

1tGSnD VV

L

WkI

tGSDS VVV Saturação:

oxnn Ck m'


Vt = 1 V, k’n W/L = 1.0 mA/V2

NMOS: curva iD x vGS em saturação

NMOS em Saturação

2'

2

1tGSnD VV

L

WkI

tGSDS VVV Saturação:


Transistor NMOS

Modelo para grandes sinais em saturação

Modelo para Grandes Sinais


Transistor NMOS

Níveis relativos de tensão entre os terminais

Tensões nos Terminais


Aumentando vDS além de vDSsat causa o distanciamento do ponto

de pinch-off em relação ao dreno, reduzindo o comprimento efetivo

do canal por ΔL.→ pequena variação de iD com vDS .

Efeito de modulação do comprimento efetivo do canal

em função de vDS , em saturação

Condutância de Saída


• O parâmetro VA depende da tecnologia de processo.

• VA é proporcional ao comprimento do canal L.

• Quanto maior o L maior a impedância de saída.

VA: tensão de Early

DQ

Ao

I

Vr

Dependência de iD com vDS: o efeito Early



NMOS: modelo para grandes sinais em saturação,

incluindo o efeito Early



PMOS: símbolos e polarização

Transistor PMOS


PMOS: níveis relativos de tensão entre os terminais

Transistor PMOS


Resumo

NMOS

PMOS


MOSFET

Polarização

105


Modelos Grandes Sinais

NMOS

PMOS


SSDSGS VIRV

2'

2

1tGSnD VV

L

WkI

oxnn Ck m'

tGSDS VVV

2'

2

1DSDStGSnD VVVV

L

WkI

tGSDS VVV

DSDSSDDDS IRRVVV

Região de Saturação:

Região de Triodo:

SSDSGS VIRV

Polarização

tGSOVD VVV

Tensão de Overdrive


2'

2

1tGSnD VV

L

WkI

Região de Saturação:

GSDS VV tGSDS VVV

DDDGS VRIV

Autopolarização

O transistor está sempre em

Saturação!


12 GSGS VV 12 DD II

Desde que ambos estejam saturados!

Espelho de corrente

Necessita transistores IDÊNTICOS!!!

A corrente de dreno de Q2 é resultado da

corrente de dreno de Q1.


DDGS VV

DDDDDS IRVV

2'

2

1DSDStGSnD VVVV

L

WkI

tGSDS VVV

Região de Triodo:

VVDS 1,0

Supondo: VVt 1

DDGS VV

Polarização na região de triodo

Dados:

Calcular ID e RD . Estime rds.


Estabilidade de ponto Q


Estabilidade de ponto Q – Rs


O inversor CMOS – push-pull

Nível lógico “1” na entrada

Nível lógico “0” na entrada

Tensão intermediária na entrada

PMOS – ON

NMOS – OFF

PMOS – OFF

NMOS – ON


O MOSFET como

Amplificador

114


Amplificador Básico

Amplificador Fonte Comum

Topologia Básica

Representação Gráfica da Reta de Carga

Determinação da Curva de Transferência

triodovvfi

saturadovfi

iRVvv

DSGSD

GSD

DDDDDSO

),(

)(


Curva de Transferência

Determinação da Curva de Transferência

A curva de transferência

mostra a operação como

amplificador, com o

MOST polarizado no

Ponto Q.


Reta de Carga

Influência da Reta de Carga na Excursão de Sinal

Ponto Q1 não deixa espaço

suficiente para excursão

positiva do sinal, muito

próximo de VDD

Ponto Q2 não deixa

espaço suficiente para

excursão negativa do

sinal, muito próximo

da região de Triodo.


Pequenos Sinais

Circuito conceitual para estudo do modelo de pequenos sinais

Fonte de Polarização

Fonte de Sinal


Pequenos Sinais

Aplicação de um sinal de entrada de 150 mVpp


Pequenos Sinais

2'

2

1tGSnD VV

L

WkI

OVntGSnm

GS

Dm

VL

WkVV

L

Wkg

dV

dIg

''

VOV – Tensão de overdrive


Pequenos Sinais

Resposta de saída do amplificador Fonte Comum


Tensões instantâneas vGS e vD no

circuito abaixo.

Pequenos Sinais


Modelo para Pequenos Sinais

Modelo Simplificado Modelo Extendido

Considerando o efeito de modulação do

comprimento do canal (EARLY) que é

modelado por ro = |VA| /ID


Análise de um Amplificador MOS

• Considere o amplificador Fonte

Comum – FC ao lado cujo

transistor possui o seguintes

características:

– k’n(W/L) = 0,25 mA/V2

– Vt = 1,5 V

– VA = 50 V

– RD = 18kΩ

– VDD = 10V

• Suponha que os capacitores são

praticamente curto circuitos para

sinal.

• Calcule:

– O ganho de pequenos sinais

– A resistência de entrada

– O maior sinal de entrada para

operação em saturação.

concepção de circuitos integrados analógicos eng 04055fabris/e04055/e04055_intr.pdf · projeto...

Documents