circuitos integrados digitais elt017. latches e flip-flops aula 5 2elt017 - circuitos integrados...
TRANSCRIPT
Circuitos Integrados DigitaisELT017
ELT017 - Circuitos Integrados Digitais 2
LATCHES E FLIP-FLOPSAula 5
ELT017 - Circuitos Integrados Digitais 3
Introdução (1) Circuitos lógicos combinacionais
Valor da saída depende dos valores da entrada Circuitos lógicos sequenciais
Valor da saída depende da entrada atual e estado anterior Isso implica no uso de memórias E no uso de clock
ELT017 - Circuitos Integrados Digitais 4
Introdução (2) Memória do tipo biestável
Possui dois estados (níveis ALTO e BAIXO) Pode permanecer em um dado estado por tempo
indefinido, mesmo na ausência de sinal de entrada Circuito sequencial estático
Memória do tipo dinâmica Armazenamento de carga em um capacitor Restauração do nível lógico periodicamente Circuito sequencial dinâmico
ELT017 - Circuitos Integrados Digitais 5
LATCHES
ELT017 - Circuitos Integrados Digitais 6
O Latch - Operação Dois inversores conectados em malha fechada
Realimentação positiva
ELT017 - Circuitos Integrados Digitais 7
Transferência de Tensão (1) Determinando a curva de transferência de tensão entre vZ e vW Dois inversores em cascata Curva com três segmentos, onde o segmento central é a transição
dos inversores
ELT017 - Circuitos Integrados Digitais 8
Transferência de Tensão (2) Fechar a malha de realimentação implica em vZ = vW
Relação representada pela reta de inclinação unitária Reta intercepta a curva em 3 pontos: A, B e C
A e C são pontos estáveis B é um ponto instável
ELT017 - Circuitos Integrados Digitais 9
Transferência de Tensão (3) Tendo como premissas básicas que:
Todo circuito possui uma interferência Os inversores P1 e P2 apresente um pequeno ganho incremental O lacth está operando no ponto B
ELT017 - Circuitos Integrados Digitais 10
Transferência de Tensão (3) Tendo como premissas básicas que:
Todo circuito possui uma interferência Os inversores P1 e P2 apresente um pequeno ganho incremental O lacth está operando no ponto B
O que acontece se a tensão vW sofrer um
pequeno incremento?
ELT017 - Circuitos Integrados Digitais 11
Transferência de Tensão (3) Tendo como premissas básicas que:
Todo circuito possui uma interferência Os inversores P1 e P2 apresente um pequeno ganho incremental O lacth está operando no ponto B
O que acontece se a tensão vW sofrer um
pequeno incremento?
ELT017 - Circuitos Integrados Digitais 12
O Latch - Operação Dois inversores conectados em malha fechada
Realimentação positiva Biestável com duas saídas complementares X e Z Latch em conjunto com um circuito de disparo dá
origem ao flip-flop
ELT017 - Circuitos Integrados Digitais 13
CIRCUITO FLIP-FLOP SR
ELT017 - Circuitos Integrados Digitais 14
Flip-flop SR Duas portas NOR interligadas por conexões cruzadas na
entrada Incorpora um latch S (set) e R (reset) são as entradas de disparo do flip-flop e são as saídas complementares Sinal de disparo sempre dá início a ação regenerativa da malha de
realimentação
ELT017 - Circuitos Integrados Digitais 15
Este circuito implementa qual
função lógica?
ELT017 - Circuitos Integrados Digitais 16
Implementação de flip-flops tipo SR em CMOS (1)
Pode-se implementar o FF SR com o uso de duas portas NOR da mesma forma que foi vista no Cap. 10
Porém é utilizado o circuito simplificado com função de clock (φ) As entradas formam uma AND entreS e o clock e R e o clock Logo o FF pode ser setado ou resetado com clock ALTO
ELT017 - Circuitos Integrados Digitais 17
Implementação de flip-flops tipo SR em CMOS (2)
Os inversores ligados de forma cruzada são construídos com tecnologia CMOS Contudo apenas os transistores NMOS são responsáveis pelo set e reset (lembra o comportamento de um Pseudo-NMOS)
Porém não há caminho entre VDD e terra, logo não é dissipada nenhuma potência estática
ELT017 - Circuitos Integrados Digitais 18
Operação de flip-flops tipo SR em CMOS (1) Considere quando o FF está no estado reset (=0, =1, v=0 e
v=VDD) e desejamos passar para o estado set.1. S = VDD e R = 02. Q5 e Q6 farão a tensão v abaixar3. Quando v cair abaixo da tensão de transição do inversor Q3 e Q4
a sua saída mudará de estado
4. Tensão vsubirá5. Esse aumento é realimentado para6. a entrada do inversor Q1 e Q2
7. Por sua vez isso força o valor v8. cair até 0
ELT017 - Circuitos Integrados Digitais 19
Operação de flip-flops tipo SR em CMOS (2) As dimensões W/L de Q5 e Q6 devem ser suficientes para drenar
corrente do nó levemente abaixo da tensão de transição do inversor Q3 e Q4
O sinal de set deve permanecer por tempo suficiente até que a corrente do nó caia abaixo da tensão de transição do inversor Q3 e Q4
Deste ponto em diante a realimentaçãorealiza o chaveamento
ELT017 - Circuitos Integrados Digitais 20
Flip-flop SR com Lógica de Passagem Transistores de passagem Q5 e Q6 são controlados pelo
clock Este circuito é muito popular no projeto de memórias de acesso
aleatório estáticas (static random-access memory - SRAMs) Célula básica de uma memória SRAM
ELT017 - Circuitos Integrados Digitais 21
CIRCUITO FLIP-FLOP D
ELT017 - Circuitos Integrados Digitais 22
Arquitetura flip-flop D A operação do flip-flop do tipo D é bastante conhecida
Entradas D e clock Saídas e Algumas implementações possuem set e reset (assíncrono)
ELT017 - Circuitos Integrados Digitais 23
Circuito flip-flop D (1) Dois inversores conectados em uma malha de realimen-
tação positiva (semelhante ao latch estático) Realimentação é fechada por uma parte de tempo
e Operação é direta em função das entradas D e
ELT017 - Circuitos Integrados Digitais 24
Circuito flip-flop D (2) Este circuito combina a técnica de realimentação positiva
em circuitos biestáveis estáticos e a técnica de armazenamento de cargas de circuitos dinâmicos Importante observar que e não devem estar em nível lógico em
nenhum instante Fases não sobrepostas (nonoverlapping)
ELT017 - Circuitos Integrados Digitais 25
PROBLEMAS
ELT017 - Circuitos Integrados Digitais 26
Problemas Problema 11.1 – Equipe Problema 11.2 – Equipe Exercício 11.1 – Equipe Exercício 11.2 – Equipe