Circuito Inversor no processo nMOS

Diversas implementações com transistores MOS

Luiz/ Jacobus W Swart

CCS - Centro de Componentes Semicondutores

Circuito Inversor nMOS como carga integrada

O inversor nMOS usa invariavelmente um dispositivo MOS funcionando como resistência de carga. O tamanho reduzido do MOS é motivo básico de seu uso como tal. Enquanto um MOS de carga de 100K ocupa aproximadamente 25 x 25 m2 , uma resistência do mesmo valor exigiria 7,5m x 7,5 mm. Outra vantagem importante do uso do MOS como dispositivo de carga resulta quando se controla sua porta, o qual permite que o dispositivo de carga conduza apenas em determinados intervalos. É o caso de circuitos de lógica dinâmica, que apresentam reduzidos níveis de potência.

•Transistor de comando QD •Transistor de Carga QL•O tipo de dispositivo pode ser de (Depleção ou Enriquecimento) •Polaridade do canal ( N ou P) e região de operação ( Triodo ou Saturação)

Carga saturadaA figura abaixo mostra este tipo de inversor. Pode-se notar que a porta do transistor de carga está ligada ao dreno; desta forma Vgs=Vds e por seguinte Vds > V´ds (Tensão de saturação). Assim, o transistor de carga operará na região de saturação.

 Carga não saturadaSe a porta do nMOS de carga se liga a uma fonte de alimentação Vgg de um valor tal que Vds < V´ds o transistor trabalhará na região triodo. A condição para conseguir isto é :Vgg-Vt>Vdd (45)Esta condição é fácil de se verificar; de acordo com a figura - 14 se tem:Vds=Vgs-(Vgg-Vdd)Se impormos a condição que:Vds<Vgs-VtAssumindo que V´ds=Vgs-Vt´Concluímos que o dispositivo de carga está operando na região de triodo. 

Tipos de Carga

Características Estáticas do Inversor

•Nível Lógico 1 (Superior)

Carga saturada - Referindo-se à figura anterior, quando Vin=0V, o nMOS de comando estará cortado e a corrente que flui pelo transistor de carga será devida á fuga da região difundida que forma o dreno do transistor de comando, QD e a fonte da carga, assumindo que (Vgi)D > 0. O nMOS de carga. O nMOS de

carga para permitir esta passagem de corrente deve ter Vgs>Vgi (Vbs); como é difícil de prever esta corrente alguns autores aproximam Vgs ao valor Vt (Vbs). Desta forma, a tensão de saída, Vo, de nível lógico "1" será:

VoVdd-Vt (Vbs)

onde, Vt (Vbs) é a tensão de limiar dependente da tensão substrato-fonte, Vbs. Com o substrato polarizado.

Vbs=Vbg (tensão de substrato)-Vo

Carga não saturada - Quando a expressão (Vgg-Vt(Vbs)>Vdd é obedecida, o nMOS está operando na região de triodo. Pode-se desenhar as curvas Vgg-Vdd=Vgs-Vds sobre as características de dreno do nMOS de carga, para mostrar que quando Vgg-Vdd > Vt(Vbs), o transistor de carga somente apresenta corrente quando Vds>0. Desta forma concluímos que a tensão nível lógico "1" será

Vo Vdd

Curvas experimentais de transferência para dois tipos de carga

Características Estáticas do Inversor

•Nível Lógico 0

Carga saturada - Para o cálculo do nível lógico inferior que VtD -=VtL posto que (Vbs)L=Vbg-Vo e como

Vo0, resulta que (Vbs)L=(Vbs)D.

Como nível lógico superior , Vdd-VtL deve excitar adequadamente o estágio seguinte, assumiremos que Vin = Vdd-Vt.

.VdsVtVgs.βId D

.VdsVtVgs.2

βId D

Para QD

Para QL

2DD VtVoVdd.

2Vo.Vt.2Vdd.

Vt1.Vt.2Vdd.2

VtVdd.Vo

R

2

L

D

L

RR

L

W

L

W

.

Desprezando vo2

Onde:

Assim:

2

LD VoVdd2

1VoVdd.VtVoVggVo.VtVdd.

VddVgg1.VtVdd

Vdd2

1Vdd.VtVgg

VoR

2

Carga não saturada - Levando se em conta as aproximações anteriores e com Vin=Vdd resulta:

Desprezando Vo2,

O circuito inversor é formado de dois tipos de transistores MOS

Processo CMOS

Esta curva é composta de 5 regiões de operações que são chamadas de A,B,C,D e F. Na região (A) temos o transistor pMOS conduzindo na condição de Triodo e o transistor nMOS cortado, pois a tensão de entrada está abaixo da tensão de limiar (Vt) conforme mostra a figura-17. Na região (B) temos a transistor pMOS em Triodo e o transistor nMOS na Saturação. Na região (C) temos ambos transistores em Saturação. Na região (D) o transistor pMOS está saturado e o transistor n MOS está em Triodo e na região (E) o transistor pMOS está cortado e o nMOS está em Triodo.

Curva de Transferência

2NNDN Vout.VoutVtVin2..KI NVtVinVout

L

WCox.

2

1KN N

2NNDN VtVin.KI

NVtVinVout

2PPDP VoutVddVoutVdd . VtVinVdd2..KI

PVtVinVout

L

W.Coxμ

2

1KP P

2PPDP VtVinVdd.KI

PVtVinVout

Para a condição de Triodo do transistor nMOS temos:

Para a condição de Saturação temos:

Para a condição de Triodo do transistor pMOS temos:

Para a condição de Saturação temos:

Para a condição de Saturação temos:

Conforme mostrado anteriormente o inversor CMOS apresenta dois transistores em série chaveados ao mesmo tempo. A abaixo ilustra que a máxima corrente no inversor ocorre quando a tensão de entrada é igual a vdd/2 este aumento de corrente influência na dissipação de potência do circuito

Fluxo de Corrente x

Dissipação de Potência para o processo CMOS

22

L

WCox.

K P,NN

P,N

2NP2

NN VtVspVdd

2VtVsp

2

P

N

PNP

N VtVddVt

Vsp

1

.

Na região C temos o chamado ponto de chaveamento do inversor (Inverter Switching Point) onde a tensão de saída é igual tensão de entrada (vdd/2=Vsp) e ambos transistores estão na saturação.

Resolvendo temos:

Considerando:

Temos a seguinte equação:

Tempo de carga do circuito inversor

Tempos de carga e descarga Transístor tipo P e N

4- PORTA LÓGICAS MOS

A) nmos, carga tipo depleção:

a) Inversor

Ve Vt I=0 Vs=V1=Vdd

))(2()( 200

2 VVVVKVKI TEETDD

Onde Ve=Vdd

TDD

TD

E

D

TDD

TD

E

D

VV

V

LW

LW

VV

V

K

KV

22

)/(

)/(0

Ex: 0,4 , 5v , v1 , v2 0 VVVV DDTTD 5,2(W/L)

(W/L)

D

E

E

0

1

S

1

0

b) NORE2

0

1

0

1

S

1

0

0

0

E1

0

0

1

1

Usar o mesmo r do inversor

E1

E2 S=E1+E2

c) NAND E2

0

1

0

1

S

1

1

1

0

E1

0

0

1

1

Usar o r=2r inversorpara obter o mesmo V0

E1

E2S=E1.E2

B) CMOS

a) Inversor

V1 = Vdd

V0 = 0} Independente de r

A curva de transferência será simétrica se n = p

onde = (W/L)..Co ; como n 3p (W/L)p (W/L)n

A(pMOS) > A(nMOS) Há compromisso entre integração (Área) e simetria da curva de transferência

b) NOR

E2

0

1

0

1

S

1

1

1

0

E1

0

0

1

1

E2

0

1

0

1

S

1

0

0

0

E1

0

0

1

1

c) NAND

Com portas inversoras, NOR, NAND podemos fazer qualquer função lógica.Porém, outras portas permitem reduzir o número total de transistores

Layout de uma porta

NOR CMOS

Layout de uma porta

NAND CMOS