UNIVERSIDADE FEDERAL DO MARANHOCENTRO DE CINCIAS EXATAS E DE TECNOLOGIACURSO DE ENGENHARIA ELTRICA DISCIPLINA: ELETRNICA II SO LUS MA , 2009 Prof. Vilemar Gomes

1. AMPLIFICADORES DE MLTIPLOS ESTGIOSVrias configuraes de circuitos eletrnicos so compostas por conexes entre dois ou mais estgios que utilizam unidades do mesmo dispositivo eletrnico. Essas configuraes so amplamente utilizadas em circuitos discretos ou em circuitos integrados. Algumas dessas configuraes so:

Amplificadores em cascataConexo CascodePar DarlingtonAmplificador Diferencial

1.1 Amplificadores em cascata Uma configurao composta por amplificadores em cascata caracteriza- da pela conexo de dois ou mais estgios amplificadores, de modo que a sada de cada estgio usada como entrada para o estgio seguinte.

Na Figura 1.1 mostra-se uma ligao genrica de n estgios em cascata

Os parmetros Av e Ai de cada estgio so determinados com todos os estgios conectados como indicado na Figura 1.1. Em outras palavras, Av eAi no representam os ganhos de cada estgio isoladamente. Para determi-n-los, considera-se o efeito de carga de um estgio sobre o seu antecessor.

Os ganhos, as tenses, as correntes e as impedncias so grandezas reais

Fig. 1.1

Um modelo de um estgio genrico da ligao em cascata est mostrado na Figura 1.2

Fig. 1.2

Para n estgios ligados em cascata, como na Figura 1.1, os ganhos totais de tenso e corrente so, respectivamente: AVT AV1AV2...AVn (1.1) AiT Ai1Ai2...Ain (1.2)

No h uma equao normalmente empregada para as impedncias de entrada e sada do sistema em termos das impedncias individuais

O ganho total do sistema da Figura 1.1 pode ser escrito tambm como (1.3)

ou, equivalentemente (1.4)

O produto dos ganhos de tenso e corrente :

ou, equivalentemente (1.5)

onde APT o ganho total de potncia

Amplificadores a BJT com Acoplamento RCNa Figura 1.3 mostra-se um amplificador de dois estgios em cascata usandotransistor a emissor-comum(EC)

Fig. 1.3

Note que so usados capacitores de acoplamento entre:a) a fonte de tenso e o primeiro estgiob) os estgios amplificadores c) o ltimo estgio e a carga

Estes capacitores servem para bloquear a componente DC do sinal que flui entre a entrada e a sada de cada estgio Estes capacitores em conjunto com os resistores de polarizao do o nome de acoplamento RC a este tipo de ligao entre estgios.

Calculo dos parmetros Z, Ai e AV do circuito da Figura1.3 Aplica-se a anlise AC, onde os capacitores e as fontes DC so substitudos por curto-circuito. Para o circuito da Figura1.3, obtm-se o circuito equivalente AC da Figura1.4

Fig. 1.4

Consideram-se transistores idnticoshfe (ganho de corrente do transistor)hiere (impedncia de entrada do transistor) RbR1 // R2 (relativa ao 1o estgio) RbR 1// R2 (relativa ao 2o estgio)

a) Impedncia de entrada do circuito completo, Zi Zi Rb // hie Zi (R1 // R2 ) // hie (1.6)

b) Impedncia de entrada do segundo estgio Zi2= Rb // hie (1.7) Zi2 = (R 1// R2 )//hiec) Impedncia de sada Zo (1/hoe)// RC Zo RC (1.8)

Ganho de corrente do primeiro estgio Ai1Por definio,

Aplicando a tcnica de diagrama de fluxo de sinal, juntamente com a regra de divisor de corrente, ao circuito da Figura 1.4, segue:

Aplicando a frmula de Mason, tem-se

(1.9)

Ganho de corrente do segundo estgio Ai2De maneira anloga ao clculo anterior, encontra-se

(1.10)

Ganho total AiTDa Equao (1.2), o ganho total em corrente para este caso de 2 estgios : (1.11)

Substituindo as Equaes (1.9) e (1.10) na Equao (1.11), obtm-se

(1.12)

Ganho de tensoDe modo geral, o ganho de tenso de um estgio amplificador EC

(1.13)

onde ZL a impedncia de carga.

Particularmente para um estgio EC sem carga, que corresponde a ZL=,o ganho de tenso dado por (1.13) simplifica-se para:

(1.14)

Ganho de tenso do primeiro estgio, AV1 Aplicando a Equao (1.13) ao primeiro estgio do circuito da Figura 1.4, para o qual ZL= Zi2 , obtm-se o ganho de tenso:

(1.15)

Ganho de tenso do segundo estgio, AV2Analogamente, o ganho de tenso do segundo estgio :

(1.16)

Portanto, o ganho total de tenso do circuito amplificador de dois estgios daFigura 1.3

importante lembrar que Zi2 a impedncia de entrada do 2o estgio:

Exemplo 1.1- Suponha-se que dado o circuito amplificador de dois estgios mostrado na Figura 1.5

Fig.1.5Para os transistores idnticos T1 e T2 so dados:hfe50 hiere0,5K

Usando a notao geral da Figura 1.3 para o caso particular da Figura 1.5, identificam-se os seguintes elementosR120K, R24K, RC4K, RE1K, R110K, R22K, RC2K,RE1K, RL1K, Ci0,5F, CE500F, Ca0,5F, CE500F, Co0,5FO circuito equivalente AC est esquematizado na Figura 1.6

Fig. 1.6Clculo de resistncias equivalentes de associaes em paralelo nas basesRb4K20K Rb3,333KRb2K10K Rb1,667K

Clculo da Impedncia de entrada ZiZi1Rb// hie = (20K // 4K ) // 0,5K Zi0,435K

Clculo da Impedncia de entrada do 2o estgio Zi2= Rb // hie = (2K //10K) //0,5K Zi2 = 0,385K

Impedncia de sada Zo = RC//(1/hoe) RC=2K

Clculo do ganho de corrente do 1o estgio

Clculo do ganho de corrente do 2o estgio

Clculo do ganho total de corrente

Clculo do ganho de tenso do 1o estgio AV1

Clculo do ganho de tenso do 2o estgio AV2

Portanto, o ganho total de tenso Outra opo para calcular AVT atravs da Eq.1.4, como segue:

Conexo em cascata de estgios amplificadores a FETO esquema da Figura 1.7 de uma conexo em cascata com dois estgios amplificadores a FET

A impedncia de entrada igual impedncia de entrada do 1o estgio

A impedncia de entrada do 2o estgio dada porA impedncia de sada igual de sada do 2o estgio

Os ganhos de tenso dos dois estgios individuais so:

O ganho global do amplificador em cascata portanto:

Amplificadores a BJT com acoplamento por transformadorInicialmente so revistas equaes fundamentais do transformador. Para isto, considera-se a configurao bsica da Figura 1.8

Fig. 1.8As equaes bsicas so:

(1.17)

(1.18)

(1.19)

onde:NP : nmero de espiras do primrio;NS : nmero de espiras do secundrio;a: razo entre os nmeros de espiras do primrio e secundrio VP e IP : tenso e corrente do primrioVS e IS : tenso e corrente do secundrio

Na Figura 1.9 mostra-se um amplificador de dois estgios, acoplados entre si por transformador

Fig. 1.9

Note que entre os estgios so colocados transformadores com relaes de nmero de espiras (NP / NS) de valores: a1, a2 e a3 Esses transformadores, a exemplo dos capacitores de acoplamento, evitamque nveis DC de um estgio afetem as condies de polarizao do estgioseguinte Vantagens do acoplamento por transformadora) proporciona o casamento, tanto quanto possvel, da carga que cada estgio insere, com a impedncia de sada do estgio precedente, implicando na mxima transferncia de potncia,b) a eficincia, determinada pela relao entre a potncia AC de sada e a potncia DC de entrada, melhorada, devido a resistncia DC de coletor ser baixa(alguns ohms) resultando numa perda de potncia DC menor.Desvantagens do sistema com acoplamento por transformador:a) maior dimenso devido aos transformadores,b) introduo de elementos reativos (indutncia das espiras e capacitncia entre elas) com efeitos parasticos no sistema (influi na resposta em frequncia)c) aumento do custo devido aos transformadores

O equivalente AC para o circuito da Figura 1.9 est mostrado na Figura 1.10

Supor que os transistores so idnticos e que so dados: hie2K, hoe20mhos, hfe50, Ri125 e RL2K onde Ri a resistncia vista pelo gerador de sinal ViConforme as indicaes de impedncias do circuito da Figura 1.9, tem-se Z1Z3 hie2KPara mxima transferncia de potncia deve-se fazer

onde (1/hoe) Zo a impedncia de sada de cada transistor

Consideraes sobre freqncia nem sempre permitem esta igualdade. Nestes casos faz-se uma aproximao a melhor possvel Clculos das relaes de espiras dos transformadores, usando a Equao (1.19) a) para o 1o transformador

onde a1 = NP / NS do 1o transformador b) para o 2o transformador, tem-se que

c) para o 3o transformador

Clculos dos ganhos de tensoa) Para o 1o estgio

b) Para o 2o estgio

c) Para o circuito completo Para o clculo do ganho total de tenso do circuito da Figura 1.10, pode-seaplicar a tcnica de diagrama de fluxo de sinal, conforme segue.

Do diagrama acima, considerando os valores calculados anteriormente,obtm-se o ganho:

Amplificadores a BJT com acoplamento DiretoNeste tipo de acoplamento nenhum elemento colocado entre os estgios, como no exemplo mostrado na Figura 1.11.

Fig. 1.11

Um dos maiores problemas associados aos circuitos com acoplamento direto

relativo estabilidade do nvel DC. Qualquer variao no nvel DC de umestgio transmitida, com amplificao, aos outros estgios.

A colocao do resistor de emissor ajuda a estabilizao do ganho de cadaestgio.Clculos para o circuito da Figura 1.11, considerando um exemplo numrico Suponha que so dados: a) para os transistores 140, re113,47, 2100, re25,2b) para os componentes de polarizao VCC12V, RB1186K, RE11,2K, RC13K, RE21,1K e RC2 0,8KDe modo geral, para um transistor qualquer, sabe-se que:

(1.20)

Clculo de IB1, IC1 e IE1:Aplicando a LTK malha que envolve RB1 , RE1 e VCC do circuito da Figura 1.11, segue:

Substituindo IE1 com base na Equao (1.20), obtm-se:

Substituindo os valores numricos dados, encontra-se IB1:

Portanto, a corrente do coletor de T1 :

A corrente de emissor do mesmo transistor

Clculo do potencial no coletor de T1, denotado por VC1 O potencial do coletor de T1 pode ser expresso como

(1.21)Antes de calcular VC1, calcula-se VCB1 aplicando a LTK na malha que envol-ve RB1 e RC1, conforme segue

Substituindo os correspondentes valores numricos em 1.21, encontra-se

Potencial na base de T2, denotado por VB2

importante chamar a ateno de que o valor DC de 6,2V transmitido da sada do 1o estgio para a entrada do 2o estgioClculos para o circuito equivalente AC O circuito equivalente AC est esquematizado na Figura 1.12

Fig. 1.12As impedncias de entrada so:

A impedncia de sada :

O ganho de tenso do 1o estgio :

O ganho de tenso do 2o estgio :

O ganho de tenso total :

O ganho de corrente

Por fim calcula-se o ganho de potncia:

1.2 Amplificador CascodeA configurao Base Comum(BC) a que possui melhores caractersticas para aplicaes em altas frequncias. Entretanto, possui uma impedncia deentrada muito baixa: Zihibre Visando melhorar o nvel da impedncia de entrada da configurao BC, conecta-se a esta, um circuito EC da maneira mostrada na Figura 1.13.

Fig.1.13

Esta configurao conhecida como Cascode. importante chamar a ateno para o fato de que existem capacitncias intrnsecas nas junes de um transistor, que influem no desempenho do dispositivo e do circuito em frequncias relativamente altas.

Para compensar o efeito dessas capacitncias, o ganho Av do amplificador EC deve ser baixo para garantir que as capacitncias Miller, dadas pelas expresses a seguir, sejam mnimas nas aplicaes de altas frequncias. (1.22) Na Figura 1.14 mostra-se uma verso prtica de um amplificador Cascode

Fig. 1.14 VCC

Anlise e clculos do circuito da Figura 1.14 considerando os seguintes dados:12100; R15,6K; R24,7K; R36,8K; RE1K, RC1,8K VCC18V.

Note que o coletor do transistor ligado em EC est ligado diretamente aoemissor do transistor ligado em BC. Logo :

Dividindo ambos os membros da segunda igualdade por , resulta:

Note que a corrente IB1 passa atravs de RE 100(1K) = 100K e que RE est em paralelo com R24,7K. Como RE >> R2 ento Isto implica que o valor de IB1 muito pequeno e portanto desprezvel.

Como IB2IB1, ento IB2 tambm desprezvel. Aplicando a regra do divisor de tenso para o clculo do potencial DC na basedo 1o transistor, segue que

A corrente DC no emissor de T1 :

Tendo o valor de IE1 , calcula-se o valor de re1 , conforme segue:

Como IE1IE2 , ento

A seguir so apresentados clculos dos ganhos de tenso.

Para o estgio EC, o ganho em tenso :

Observe que ZLre2hib2. Assim, segue que

O valor baixo encontrado para Av1 desejado devido ao efeito Miller, que se-r estudado no tpico sobre anlise de resposta em frequncia.Para o estgio BC, o ganho em tenso :

O ganho total em tenso

1.3 Configurao composta de DarlingtonO circuito Darlington, apresentado na Figura 1.15, uma configurao composta, onde algumas caractersticas de amplificador so melhoradas.

A corrente de emissor do transistor T1 igual corrente de base do transistor T2 Esta configurao tem uma semelhana com o seguidor de emissor.Para a anlise AC, considere inicialmente o circuito equivalente esquematiza-do na Figura 1.16.

Fig. 1.16Considere os seguintes dados:para os transistores: hfe1hfe2hfe50, hie11K, hie20,5K, hoe1hoe2hoe20mhos

b) para os componentes: RB2M e RE1KSubstituindo cada transistor pelo seu modelo hbrido, tem-se o circuito equiva-lente AC esquematizado na Figura 1.17.

Fig. 1.17Comeando pelo 2o estgio, tem-se que sua impedncia de entrada (1.23)

Sabendo que re2 RE (1 / hoe2), ento RE // (1/hoe2) RE e REre2 RE (1.24)Considerando as aproximaes (1.24), a equao da impedncia (1.23) podeser simplificada para

Substituindo os valores numricos, encontra-se

O ganho de corrente do 2o estgio :

Para o 1o estgio, note inicialmente que a impedncia Zi2 = 50K aparece em paralelo com (1 / hoe1) = 50K, conforme circuito da Figura 1.17. Portanto,

A impedncia de entrada, vista pela fonte de sinal Vi

De acordo com o circuito, o ganho de corrente do 1o estgio :

Aplicando a tcnica de diagrama de fluxo de sinal, com a regra do divisor decorrente e LCK, obtm-se o grfico mostrado abaixo, onde foi definido o sinalauxiliar i = ib1+hfe1ib1=(1+hfe1)ib1

Do diagrama acima obtm-se:

Como Ai1 e Ai2 j foram calculados anteriormente, o ganho em corrente do par Darlington pode ser calculado como a seguir: (1.25) Clculo do ganho em corrente do circuito completo Aplicando a regra do divisor de corrente aos ramos paralelos RB e Zi1 tem-se que:

(1.26)Substituindo a Equao (1.26) na Equao (1.25), segue que

De modo geral, o ganho de corrente da configurao Darlington

Para hoe1hfe2RE 0,1 e hfe1>>1, a equao acima pode ser aproximada para:

Clculo da impedncia de sada, Zo Zo a impedncia vista pela carga RE.

(1.27)

onde Zo1 a impedncia de sada do 1o estgio; a impedncia vista pela ba-se do transistor T2 . Para o clculo de Zo1 abre-se a base de T2 no circuito ACe substitui-se a fonte de sinal vi por um curto-circuito, obtendo-se

Substituindo o valor de Zo1 na Equao (1.27), segue que:

Ganhos de tenso

Substituindo os valores numricos na expresso do ganho total em tenso tem-se:

Os valores obtidos esto dentro de intervalos tpicos, demonstrando que a configurao Darlington possui as seguintes caractersticas: a) alta impedncia de entrada; b) baixa impedncia de sada; c) alto ganho de corrente e d) baixo ganho de tenso

Essas caractersticas so desejveis para um amplificador de corrente. Entretanto, o ganho de tenso menor que 1.Algumas caractersticas de transistores de potncia Darlington, da srie 2N6383, 2N6384, 2N6385 da RCA: a) transistores NPN, de silcio, monolticos, projetados para aplicaes de potncia em baixa e mdia freqncias

b) so aplicados por exemplo em: chaveamento de potncia e amplificadoresde udioc) temperatura de 25o C, VCEO,mx 40V (para 2N6383), 60V(para 2N6384) e 80V (para 2N6385), IC,mx15A d) para operao DC, IC,mx 10Ae) a potncia mxima de dissipao desses transistores 100W

2.RESPOSTA EM FREQUNCIA A resposta em freqncia de um amplificador pode ser compreendida como ocomportamento do mdulo e do ngulo de fase do seu ganho de tenso nodomnio da freqncia. O grfico do mdulo em funo da freqncia tema forma geral esboada na Figura 2.1, onde AV indica o ganho de tenso e fci,fcs indicam as frequncias de corte inferior e superior, respectivamente.

Para os sinais de baixa frequncia, o ganho de tenso diminui por causa doscapacitores de acoplamento e de derivao.

Para os sinais de alta freqncia, o ganho de tenso diminui por causa das capacitncias intrnsecas do dispositivo ativo e das capacitncias parasticasda fiao, que provocam percursos de desvio para esses sinais, impedindo-os de chegar carga.

Nas freqncias intermedirias entre as baixas e as altas freqncias(de 10fci a 0,1 fcs ), o ganho de tenso assume valor mximo, Avmax. Esta faixa de freqncias chamada de banda mdia, tambm chamada de banda depassagem ou ainda de banda til. Para sinais cujas freqncias esto nabanda de passagem, o circuito equivalente AC do amplificador puramenteresistivo. Portanto, os sinais de freqncias abaixo e os sinais de freqnciasacima da banda de passagem so bloqueados. As freqncias de corte deum amplificador so aquelas para as quais o ganho de tenso igual a 0,707Av,max Em geral, um amplificador tem duas frequncias de corte, tambm chamadasde frequncias crticas, aqui denotadas por fci e fcs. Os capacitores de acoplamento e os de desvio determinam a frequncia de corte inferior, fci . Ascapacitncias intrnsecas e as capacitncias parasticas de fiaodeterminam a freqncia de corte superior, fcs. O problema central a serformulado neste contexto : dado um amplificador , como determinar suas fre-quncias crticas fci e fcs ?

Essas duas freqncias so importantes para a resposta em freqncia por-que atravs delas determina-se facilmente a banda mdia, que toda a faixade freqncias desde 10 fci at 0,1 fcs.

As freqncias crticas so to importantes que so referidas por vrios outrosnomes, dependendo da aplicao, alguns dos quais so: freqncias de corte,freqncias de quebra, freqncias de canto, freqncias de potncia mdia,e freqncias de -3 dB.

2.1 Rede de AvanoEm um amplificador com acoplamento RC operando em baixas freqncias,aparecem duas redes de avano, que tm a forma geral mostrada na Figura2.2, sendo uma na malha de entrada e outra na malha de sada.

Fig. 2.2

A funo de transferncia de tenso do circuito da Figura 2.2 , por definio, dada por:

Preliminarmente vamos definir as impedncias ZS=R+(1/sC) e ZL=RL.Aplicando a regra do divisor de tenso ao referido circuito, tem-se que

Para o caso particular em que s=j, a funo de transferncia acima assume a forma particular a seguir, denominada funo de transferncia senoidal:

O ganho de tenso do circuito, em funo da freqncia , o mdulo da fun-o de transferncia senoidal (2.1), sendo portanto dado por:

e o ngulo de fase

ou

Explicitando o ngulo de fase da tenso de sada, da expresso anterior resul- ta:

Para 0, de (2.3) tem-se o seguinte valor para o ngulo de fase:

Por este valor particular, observa-se que a tenso de sada do circuito daFigura 2.2 est adiantada em relao sua tenso de entrada. por esta razo que o referido circuito chamado rede de avano.

2.1.1 Resposta em freqncia da rede de avanoPara esboar o grfico do ganho de tenso versus freqncia, avalia-se a ex-presso desse ganho, dada por (2.2), para cada faixa de freqncias,tendo a freqncia de corte como referncia. Este procedimento apresenta- do na seqncia.

Da expresso (2.2), segue que:Para 0 ou C (faixa de baixas frequncias), tem-se

b) Na freqncia de corte, ocorre a igualdade XC=(RS+RL). Como a expresso geral da reatncia capacitiva XC=1/C, ento a freqncia de corte C1(RS+RL)C. Para =C , tem-se:

onde Av,mx=RL/(RS+RL) o valor do ganho na banda de passagem.c) Para >>C , ou (faixa de altas frequncias), tem-se:

O grfico do ganho de tenso versus freqncia tem portanto a forma mos- trada na Figura 2.3

Fig. 2.3

Em particular para RS

Acoplamento EstabilizadoJ foi visto que acoplamento capacitivo se constitui numa rede de avano. Um acoplamento capacitivo dito estabilizado quando, na menor freqnciada banda de passagem, a reatncia capacitiva assume o seguinte valor:

Portanto, na menor freqncia da banda de passagem, o ganho de tenso darede de avano de um acoplamento estabilizado, de acordo com as Equaes(2.2) e (2.4), Atravs dessa equao, percebe-se que o ganho de tenso AV, na menor freqncia da banda de passagem aproximadamente o ganho de tenso nabanda de passagem. Da igualdade (2.4) e da igualdade na freqncia decorte, XC=(RS+RL), pode-se demonstrar que a freqncia mnima comacoplamento estabilizado 10 vezes maior do que a freqncia de corte, ouseja:

onde:fmin: a menor freqncia da banda de passagem para a rede de acoplamento estabilizadafC: a freqncia de corte da rede de avano

2.2 Rede de Atraso Para um amplificador a EC com acoplamento capacitivo, a rede de atraso, que tem a forma geral mostrada na Figura 2.4, aparece nas seguintescircunstncias: i) nas baixas freqncias, onde CE insere uma rede RC, quese constitui num caso particular da rede de atraso da Figura 2.4, eii) nas altas freqncias, onde as capacitncias intrnsecas do transistor e ascapacitncias de fiao inserem, na entrada e na sada, o equivalente a redes RC com a forma geral da Figura 2.4

Fig. 2.4

Inicialmente determina-se o equivalente Thevenin visto pelo capacitor.A tenso e a resistncia do equivalente Thevenin so, respectivamente:

onde:

O circuito equivalente Thevenin, juntamente com o capacitor, est esquemati-zado na Figura 2.5

Fig. 2.5

Aplicando a regra do divisor de tenso ao circuito da Figura 2.5, visandoobter a funo de transferncia de tenso, tem-se

Da equao acima, determina-se a expresso para VC(s) / VS(s), como segue

Em particular para s=j, a funo de transferncia (2.6) assume a formaparticular a seguir, a qual denominada funo de transferncia senoidal:

O ganho de tenso, em funo da freqncia , o mdulo da funo de transferncia senoidal (2.7), que dado por:

e o ngulo de fase :

2.2.1 Resposta em freqncia da rede de atraso De modo geral, as freqncias de corte de um circuito podem ser vistas comoreferencias que demarcam suas faixas de freqncias (baixas, altas, medias).Para a rede de avano, analisada anteriormente, e para o circuito em analise,esquematizado na Fig. 2.4 (equivalente ao da Fig. 2.5), existe apenas umafreqncia de corte. Na freqncia de corte ocorre a seguinte igualdade: XC=Rth (2.9)Sabe-se que o modulo da reatncia capacitiva, XC, dada por

Das Equaes (2.9) e (2.10) deduz-se que a freqncia de corte

Para esboar a curva de resposta em freqncia (ganho de tenso versus freqncia), procede-se da mesma maneira que no caso da rede de avanoanalisada anteriormente. Assim, considerando a Equao (2.8), do ganho deteso da rede de atraso da Fig. 2.4 (equivalente a da Fig. 2.5), segue quea) Para 0 ou C (faixa de baixas freqncias), tem-se

b) Para C1/RthC (freqncia de corte), tem-se

c) Para C ou (faixa de altas freqncias), tem-se

Portanto, o comportamento do ganho de tenso em funo da freqncia,descrito nos itens a, b, c, corresponde ao grfico esboado na Figura 2.6

Fig. 2.62.2.2 Rede de atraso com fonte de correnteA Figura 2.7 do esquema de uma rede contendo uma fonte de corrente emparalelo com dois resistores e um capacitor.

Fig. 2.7 is

A forma mais simples de visualiza-la atravs do equivalente de Theveninvisto pelo capacitor, o qual esta esquematizado na Figura 2.8

Fig. 2.8onde

S lembrando, a freqncia de corte da rede de atraso

A rede de atraso importante na anlise em altas freqncias de amplificado-res a BJT e a FET.

2.3 Anlise em freqncias baixas de Amplificador com Acoplamento RCO diagrama esquemtico da Figura 2.9 de um amplificador a BJT naconfigurao EC, com acoplamento RC, tambm chamado de acoplamentocapacitivo.

Fig. 2.9

Esse circuito tem um capacitor Cin de acoplamento na malha de entrada e umcapacitor Co de acoplamento na malha de sada. Para determinar a freqnciade corte inferior, identificam-se as redes de avano da entrada e da sada, considerando, por enquanto, que o capacitor de passagem CE esta em curto.

Com tal considerao, o modelo equivalente AC em baixas freqncias tem aforma mostrada na Figura 2.10

Fig. 2.10ondeAmed o ganho de tenso intrnseco ao estagio, na banda mediaCin o capacitor de acoplamento da malha de entrada, circuito da baseCo o capacitor de acoplamento da malha de sada, circuito de coletorRS a resistncia do gerador do sinal de entradaRin a impedncia de entrada do estagio na banda mediaRo a impedncia de sada do estagio na banda media, vista pela carga

De acordo com o circuito da Figura 2.9 , temos que

a) a impedncia de entrada dada por:

b) a impedncia de sada dada por:

onde hoe a admitncia de sada do transistor ligado em EC.

Para grande parte dos problemas verifica-se (1/hoe)>>RC, e consequente- mente

As notaes de impedncias generalizadas Zin e Zo podem ser usadas equivalentemente s notaes Rin e Ro, respectivamente.

Observando o esquema da Figura 2.10, constata-se a existncia de duas redes de avano: uma na malha de entrada e outra na malha de sada doamplificador. Para a rede de avano da entrada, a freqncia de corte, dadapor: (2.11)

onde:C,in: freqncia angular de corte da rede de avano da entrada, em rad/sfC,in : freqncia de corte da rede de avano da entrada, em HzRS: resistncia da fonteRin: resistncia de entrada do estgioCin: capacitncia da rede de avano da entrada, tambm a capacitncia de acoplamento do sinal de entrada.

De maneira anloga, define-se a freqncia de corte da rede de avano da saida, como (2.12)

ondeC,o : a freqncia angular de corte da rede de avano da sada, em rad/sfC,o : a freqncia de corte da rede de avano da sada, em HzRo : a resistncia de sada do estgioRL : a resistncia de cargaCo : a capacitncia da rede de avano de sada, tambm a capacitncia de acoplamento do sinal entregue carga.

As Equaes (2.11) e (2.12) podem ser usadas para anlise ou projeto do amplificador, desde que se possa calcular suas resistncias de entradae sada.

Capacitor de Derivao do EmissorConsidera-se agora a influncia do capacitor de derivao do emissor. Ocircuito do emissor equivalente a uma rede de atraso, que pode ser vistaencontrando-se o equivalente Thevenin do circuito que alimenta CE, comomostrado na Figura 2.11

Fig. 2.11onde: ou

A freqncia de corte da rede de atraso da Fig. 2.11

ou

A freqncia de corte inferior do amplificador a maior das tres fc,in, fc,o ou fc,E

onde:fc,E : a freqncia de corte da rede do emissorRth : a resistncia de sada vista pelo capacitor de derivaoCE : a capacitncia de derivao do emissor

Exemplo 2.1 Para o circuito amplificador esquematizado na Figura 2.12, dado 150, determine a freqncia de cortea) da rede de avano da entradab) da rede de avano da sada c) da rede de atraso do emissord) do amplificador como um todo

Fig. 2.12

Soluo Atravs do diagrama da Figura 2.12 so dados, VCC=10V, RS=1k, R1=10k,R2=2,2k, RC=3,6k, RE=1k, RL=1,5k, Cin=0,47F, Co=2,2F, CE=10F

a) da Equao (2.11), a freqncia de corte da rede de avano da entrada

onde

Note que C,in depende de Rin, que depende de re. A resistncia re dependeainda da corrente IE. Portanto, o procedimento para calcular C,in o seguinteCalcula-se a tenso DC da base, que pela regra do divisor de tenso,

Calcula-se a corrente DC do emissor, obtendo-se

3. Calcula-se a resistncia re

4. Calcula-se a impedncia de entrada do estagio amplificador

5. Finalmente calcula-se a freqncia, fazendo as devidas substituies

ou

b) Na seqncia calcula-se a freqncia de corte da rede de avano da sada

Considerando (1/hoe)>>RC , entao Ro=(1/hoe) / / RCRC, ou sejaRo3,6k, e a freqncia de corte da rede de avano da sada

ou, em Hz,

c) Neste item calcula-se a freqncia de corte da rede de atraso do emissor

Calculadas as trs freqncias de corte, fc,in , fc,o e fc,E, a maior chamadafreqncia de corte dominante. Neste exemplo a maior fE 569,8 Hz.

Esta portanto a freqncia de corte inferior do amplificador como um todo. Exemplo 2.2 - Aproveitando o exemplo anterior, esboce o grfico da resposta em freqncias baixas e medias, colocando no eixo vertical, a tenso de pico da carga, sabendo que a tenso de pico de entrada 1mV.

Soluo Um modelo equivalente AC, nas medias freqncias, para o circuito amplifica-dor da Figura 2.12 esta esquematizado na Figura 2.13.

Fig. 2.13A impedncia de entrada do estgio, calculada anteriormente, Rin=1,19k

O ganho de tenso do estgio na banda mdia, sem carga,

A tenso de pico sobre a impedncia de entrada Rin, de acordo com a regrado divisor de tenso aplicada ao modelo da Figura 2.13,

A tenso de pico na carga para banda mdia, tambm de acordo com o circuito da Figura 2.13,

Para concluir, apresenta-se na Figura 2.14, o grfico da resposta em freqncia

Fig. 2.14Exemplo 2.3 - Na Figura 2.15 mostra-se um amplificador a MOSFET. Dado gm5000S, qual o ganho de tenso na banda mdia ? Se a capacitncia dafiao de 20pF atravs da carga, qual a freqncia de corte ? Faa umesboo da resposta em freqncia.

Fig. 2.15

SoluoAs linhas pontilhadas simbolizando um capacitor indicam a capacitnciainterna da fiao. O circuito equivalente AC para o lado do dreno est esque-matizado na Figura 2.16

Fig. 2.16Este circuito um caso particular de uma rede de atraso. Sua freqncia decorte

Na banda mdia do amplificador, a reatncia da capacitncia de fiao muito alta, sendo considerada um circuito aberto. O ganho de tenso

Na Figura 2.17 mostra-se a resposta em freqncia

Fig. 2.17 Note que a banda mdia abrange a freqncia zero porque o amplificador acoplado diretamente . Na banda mdia a tenso de sada tem um valor rmsde 50x1mV=50mV. Na freqncia de corte, a tenso de sada cai para 0,707do valor na banda mdia.

Exemplo 2.4 - Para o seguidor de emissor da Figura 2.18 calcular as freqncias de corte das redes de avano da entrada e da sada.

Soluopara calcular as freqncias de corte das redes de avano da entrada e da sada so necessrias as resistncias de entrada e sada do estgio, Rin e Ro,respectivamente.

Fig. 2.18As resistncias de entrada e de sada do estgio so

onde

A freqncia de corte da rede de avano da entrada

A freqncia de corte da rede de avano da sada

A freqncia de corte do amplificador a maior das duas freqncias acima,ou seja, 724 Hz.

2.4 Teorema de MillerConsidere um amplificador geral de ganho A com um capacitor conectado entre os seus terminais de entrada e sada, Fig. 2.19. O capacitor pode servisto na literatura cientifica com o nome de capacitor de realimentaoporque atravs dele o sinal de sada do amplificador re-aplicado entrada.

Fig. 2.19 Circuito Equivalente de MillerA anlise do circuito da Figura 2.19 relativamente difcil. O teorema de Miller afirma que o referido circuito equivalente ao circuito esquematizado na Figura 2.20, cuja anlise mais simples.

Fig. 2.20

ondeCi,M: a capacitncia Miller de entrada, que dada por

Co,M : a capacitncia Miller de sada, que dada por

A capacitncia de realimentao C, do circuito original, decomposta nas capacitncias Miller, do circuito equivalente Miller, uma do lado da entrada e outra do lado da sada.

Demonstrao do Teorema de MillerDo amplificador da Figura 2.19, pode-se afirmar que a corrente alternada pelocapacitor de realimentao dada por

De acordo com o mesmo amplificador, pode-se afirmar tambm que

Combinando, entre si, as Equaes (2.15) e (2.16), obtm-se

Desta equao resulta uma expresso para a impedncia Vi / iC , que

Esta expresso representa a impedncia do capacitor vista pelo lado daentrada do amplificador. Nela aparece uma capacitncia C(1-A), que a capacitncia Miller de entrada definida atravs da Equao (2.13). Ela aparece emparalelo com os terminais de entrada do Equivalente Miller, Figura 2.20. Istodemonstra uma parte do Teorema de Miller.Na seqncia, demonstra-se a outra parte deste teorema. Da Equao (2.16),decorre a seguinte expresso para Vi

Combinando, entre si, as Equaes (2.15) e (2.17), obtm-se

Esta expresso representa a impedncia do capacitor vista dos terminais de sada do amplificador. Nela aparece a capacitncia de valor C (A-1)/A, que exatamente a capacitncia Miller de sada definida atravs da Equao 2.14Ela aparece em paralelo com os terminais de sada do Equivalente Miller, Fig.2.20. Portanto, conclui-se a demonstrao do Teorema de Miller.Para A1, a Equao (2.14) aproximadamente equivalente a

Amplificador Inversor com capacitncia de RealimentaoA aplicao mais importante do teorema de Miller com um amplificador inversor. Neste caso A negativo e a capacitncia Miller de entrada maiordo que a capacitncia de realimentao. Isto chamado efeito Miller.

Exemplo 2.5 - Dados C5pF e A-120, como ilustrado na Figura 2.21, calcular as capacitncias Miller

Fig. 2.21

Soluo A capacitncia Miller de entrada

A capacitncia Miller de sada

Como afirmado anteriormente, um grande ganho de tenso implica numa capacitncia Miller de sada aproximadamente igual capacitnciade realimentao. Para concluir este exemplo, mostra-se na Figura 2.22 o equivalente Miller do amplificador da Figura 2.21

Fig. 2.22

2.5 Anlise de Amplificador a FET em alta FreqnciaO diagrama da Figura 2.23(a) de um amplificador a FET com a polarizaopor divisor de tenso, sendo alimentado por um gerador de sinal, de tensoVG e resistncia interna RG. Na banda mdia, sabe-se que os capacitores de acoplamento e derivao se comportam como curtos AC, como mostrado nocircuito equivalente AC da Figura 2.23(b). A resistncia rD a resistncia AC vista pelo terminal do dreno, que a associao em paralelo de RD com RL

A resistncia rG a resistncia Thevenin AC vista pelo terminal da porta do FET. Ou seja,

(a)

(b) Fig. 2.23

A tenso Thevenin AC vista tambm pelo terminal da porta do FET,

Na banda mdia do amplificador, o ganho de tenso com carga

Acima da banda mdia, as capacitncias internas do FET e as decorrentes dafiao formam redes de atraso que fazem o ganho de tenso diminuir. O FET tem capacitncias internas entre os seus trs terminais, que esto ilus tradas na Figura 2.24, que do circuito equivalente para as altas freqncias

Fig. 2.24

As notaes dessas capacitncia so especificadas a seguirCgs a capacitncia interna entre porta e fonte Cgd capacitncia interna entre porta e drenoCds a capacitncia interna entre dreno e fonte.

Quando a sada de um amplificador a FET alimenta um outro estgio, a capacitncia de entrada Cin do estgio seguinte aparece entre os terminaisdreno e terra, como mostrado na Figura 2.24. Esta capacitncia inclui acapacitncia de entrada do estgio seguinte e a capacitncia decorrente dafiao, que a capacitncia entre os fios conectores e o terra. Orienta-se adotar 0,118pF/cm como um valor aproximado para a capacitncia, porcomprimento, associada fiao. Assim, cada centmetro de fio de conexo entre o dreno do primeiro estgio ea porta do segundo estgio, deriva 0,118pF em paralelo com a carga. porisso que se deve manter os fios de ligao o mais curto possvel nosamplificadores de alta freqncia.

Aplicando o Teorema de Miller ao amplificador da Figura 2.24 Note que Cgd aparece no circuito amplificador da Figura 2.24 como umacapacitncia de realimentao. Pelo teorema de Miller, essa capacitnciapode ser substituda por duas outras. Uma delas na entrada, situada entre oterminal da porta e o da fonte (ou terra), a qual dada por

E outra capacitncia na sada, situada entre o terminal do dreno e o da fonte (ou terra), a qual aproximadamente

Portanto, substituindo a capacitncia Cgd pelas duas capacitncias referidasacima, o circuito da Fig. 2.24 equivalente ao circuito esquematizado na Figura 2.25 abaixo.

Fig. 2.25

Sabe-se que a capacitncia equivalente de uma associao de capacitnciasem paralelo igual soma das capacitncias componentes dessa associaoO circuito equivalente da Figura 2.25 tem duas redes de atraso: uma do lado da porta e outro do lado do dreno. Rede de atraso da portaA capacitncia total do circuito da porta

E a freqncia de corte da rede de atraso da porta

ondefG: freqncia de corte da rede de atraso da portarG: resistncia vista pela portaCG: capacitncia total da rede de atraso da portaRede de Atraso do DrenoO dreno se comporta como uma fonte de corrente que alimenta a resistncia rD em paralelo com as capacitncias Cgd, Cds e Cin. A capacitncia total do circuito do dreno

E a freqncia de corte da rede de atraso do dreno

ondefD: a freqncia de corte da rede de atraso do drenorD: a resistncia AC vista pelo drenoCD: a capacitncia total da rede de atraso do dreno

Capacitncia fornecida pelo fabricanteNa Figura 2.26(a) mostram-se as trs capacitncias do FET, que so: Cgs, Cdse Cgd

Fig. 2.26

Por convenincia, o fabricante mede as capacitncias do FET sob condiesde curto-circuito. Por exemplo, Ciss a capacitncia de entrada com um curtoAC atravs da sada, como mostrado na Figura 2.26 (b). Como Cgd fica em paralelo com Cgs, ento

As folhas de dados tambm fornecem Coss, a capacitncia vista na sada do FET, com um curto AC atravs dos terminais da entrada, conforme Figura2.26 (c). Como, neste caso, Cds fica em paralelo com Cgd, ento

Uma outra capacitncia que aparece nas folhas de dados (ou manual do fabricante) Crss, a capacitncia de realimentao

Combinando entre si, as Equaes 2.19 a 2.21, obtm-se:

Com estas expresses pode-se calcular as capacitncias necessrias paraanalisar as redes de atraso de um amplificador a FET.

Exemplo 2.6 - A Figura 2.27 de um amplificador contendo o FET MPF 102, cujas capacitncias internas so: Ciss7pF, Coss4pF e Crss3pF. A capacitncia produzida pela fiao no circuito do dreno de 4pF. Se gm4000 S, quais as freqncias de corte das redes de atraso da porta e dodreno ?

Fig. 2.27

SoluoDas Equaes 2.22, calculam-se

A Figura 2.28 do circuito equivalente AC em altas freqncias, onde oscapacitores de acoplamento e de derivao se comportam como curtos AC.A capacitncia produzida pela fiao fica em paralelo com a resistncia dodreno

Fig. 2.28

O ganho de tenso na banda mdia

A capacitncia de realimentao, de 3pF, pode ser desmembrada em duas outras, conforme segue:1a) a capacitncia Miller da entrada, que

2a ) e a capacitncia Miller de sada, que

O circuito equivalente AC considerando as capacitncias Miller, est esquematizado na Figura 2.29

Fig. 2.29

A rede de atraso da porta tem os valores:

Portanto a rede de atraso da porta tem uma freqncia de corte de

A rede de atraso do dreno tem os valores

E portanto a freqncia de corte da rede de atraso do dreno

Em alta freqncia, a menor das freqncias de corte dominante. Portanto, a freqncia de corte da rede de atraso do dreno dominante pois seu valor, 3,98MHz o menor.

Exemplo 2.7 - A Figura 2.30 de um amplificador cascode, cujo ganho detenso gmRD. Qual a capacitncia de entrada se o primeiro estgio temCgs4pF e Cgd3pF ?

Fig. 2.30

SoluoO primeiro estgio (fonte-comum) alimenta o segundo estgio (porta-comum). A impedncia de entrada de um amplificador com porta-comum aproximadamente 1/gm.Portanto, a resistncia AC vista pelo dreno do primeiro estgio

O ganho de tenso do primeiro estgio

O primeiro estgio tem uma capacitncia de realimentao de 3pF e um ganho Av1-1; portanto a capacitncia Miller da entrada

A capacitncia total de entrada do primeiro estgio a soma de Cgs com a capacitncia Miller de entrada, ou seja

A vantagem de um amplificador cascode est na sua baixa capacitncia Millerde entrada. Em geral, a capacitncia de entrada de qualquer amplificador cascode a FET

2.6 Anlise de Amplificador a BJT em Mdias e Altas FreqnciasO diagrama da Figura 2.31 de um amplificador a BJT com EC acionado porum gerador de sinal de tenso VG com uma resistncia RG

Fig. 2.31

Na banda mdia De acordo com o que j foi estudado neste curso, para a banda media tem-seo circuito equivalente AC esquematizado na Figura 2.32

Fig. 2.32

A tenso Vth,G a tenso Thevenin AC vista pelo terminal da base do transistor, a qual expressa por

A resistncia rG a resistncia Thevenin AC vista pelo terminal da base do Transistor, a qual determinada por

E rC a resistncia AC vista pelo coletor, a qual obtida por

Acima da Banda MdiaO diagrama da Figura 2.33 do circuito equivalente AC para freqncias acima da banda mdia do amplificador

Fig. 2.33OndeCe: a capacitncia associada ao diodo emissorCC: a capacitncia associada ao diodo coletorCi: a capacitncia de entrada do estgio seguinterb: a resistncia de espalhamento da base

A resistncia rb est includa nesta anlise de alta freqncia porque faz Parte da rede de atraso da base

Redes de Atraso da Base e do ColetorPara se determinar as freqncias de corte de um amplificador a BJT, necessrio identificar as redes de atraso do lado da base e do lado do coletor. O primeiro passo consiste em se determinar a capacitncia Miller de entrada, que

onde AV o ganho de tenso na banda mdia entre a base e o coletor, sendo portanto expresso por

Substituindo a Equao (2.24) na Equao (2.23), obtm-se

A capacitncia Miller de sada aproximadamente CC porque o ganho de tenso, AV, normalmente alto num amplificador com EC. Portanto,

Considerando as capacitncias Miller para o circuito da Figura 2.33, este tornase equivalente ao circuito esquematizado na Figura 2.34

Fig. 2.34As capacitncias equivalentes dos circuitos da base e do coletor so, respectivamente

O diagrama esquemtico da Figura 2.35 de um modelo equivalente ao daFigura 2.34. Neste modelo as capacitncias equivalentes determinadas em(2.27) so consideradas.

Fig. 2.35Aplicando Thevenin ao circuito que alimenta a capacitncia CB, obtm-se ocircuito equivalente esquematizado na Figura 2.36

Fig. 2.36

Note que a resistncia Thevenin vista pela capacitncia da base, CB ,

Portanto, a rede de atraso da base tem uma freqncia de corte de

ondefB : a freqncia de corte da rede de atraso da baserB: a resistncia Thevenin vista pela capacitncia total da baseCB: a capacitncia total da rede de atraso da base

O circuito do coletor forma outra rede de atraso, cuja freqncia de corte

ondefC: a freqncia de corte da rede de atraso do coletor rC: a resistncia AC vista pelo coletorCC: a capacitncia total da rede de atraso do coletor

Capacitncia Especificada pelo FabricanteNo h uma denominao padro para a capacitncia CC do BJT. Nas folhasde dados (ou manuais) usa-se qualquer um dos seguintes smbolosequivalentes: CC, CCb, Cob e Cobo. Por exemplo, a folha de dados dotransistor 2N2330 d um Cob de 10pF. Este o valor de CC a ser usado emanlise de alta freqncia.A capacitncia Ce no dada normalmente nas folhas de dados porque muito difcil de ser medida diretamente. Em vez disso, o fabricante fornece um valor de freqncia fT, para a qual oganho de corrente de um transistor cai para unidade. A capacitncia Ce podeser calculada como segue

Exemplo 2.8 - Na folha de dados de um 2N3904 fornecida uma fT300MHz. Calcular o valor de Ce dada acorrente IE10mASoluoComo Ce depende de de re , conforme Equao (2.28), calcula-se antes , re

Aplica-se a seguir a Equao (2.28)

Exemplo 2.9 - Suponha que o transistor 2N3904 do exemplo anterior sejautilizado num amplificador EC com os seguintes dados: rG1K , rb100 , re250, rC1K , re2,5 , Ce212pF , CC4pF e Ci5pF. Calcular asfreqncias de corte do amplificador. SoluoA resistncia Thevenin vista pela capacitncia CB

O ganho de tenso

E a capacitncia Miller de entrada

Logo, a freqncia de corte da rede de atraso da base

No circuito do coletor, a capacitncia total

Portanto, a freqncia de corte da rede de atraso do coletor

Conforme j mencionado, a freqncia de corte dominante na faixa de altafreqncia a menor dentre aquelas pertinentes a essa faixa. Para esteexemplo a menor das duas freqncias calculadas acima, ou seja 430 kHz.Se for pretenso melhorar a resposta na parte de alta freqncia deste amplificador, deve-se comear com o circuito da base porque ele possui afreqncia de corte mais baixa.

3. CIRCUITOS REGULADORES3.1 RegulaoA tenso ou corrente fornecida por uma fonte a uma dada carga est muitovulnervel a variaes. A regulao um recurso usado preventivamentepara evitar que tais variaes ocorram. Uma grande quantidade de configuraes de circuito so capazes de efetuar regulao de tenso oucorrente. Alguns circuitos aplicados mais comumente so considerados nestaunidade do curso.

Importncia da regulaoPara ilustrar a importncia da regulao de tenso, considere o diagramageral da Figura 3.1

Fig. 3.1

onde VNL a tenso nos terminais de sada sem carga (em circuito aberto, INL0), VFL a tenso nos terminais de sada plena carga (carga mxima)e VL a tenso nos terminais de sada para qualquer carga RL entre RL,mn e ( ou seja RL,mn.< RL < )

A tenso fornecida pela fonte, VS, pode variar tambm devido a problemastcnicos em sua produo. Por exemplo, variao na tenso da rede dedistribuio de energia.

O ideal VLVFLVNL para RL,mn RL . Portanto, o ideal que a tenso nos terminais de sada seja a mesma para qualquer valor de RL na faixa que abrange desde a condio sem carga (RL= ) at a condio com carga mxima ( RL= RL,mn ), independentemente de variaes na tenso da fonte, VS. Ou seja, o ideal que VL no seja afetada por variaes em RL ou em VS . No existe nenhuma fonte atualmente de semicondutor ou eletromecnica (gerador), que possa fornecer uma tenso completamente independente do valor da resistncia da carga colocada.

Efeito da variao de R L ou de VS sobre a tenso de carga

Para ilustrar o efeito da variao da resistncia de carga na sua tenso,considere o circuito simples da Figura 3.2, cuja fonte no regulada.

Fig. 3.2Supondo que: VS = 10 V (valor nominal), RS= 50 e RL = 1K. Ento, atenso na carga

Supondo agora que RL = 500 enquanto RS e VS no so alteradas, ento

Supondo por ltimo que VS sofreu alterao indesejavelmente para 8V, enquanto RS no alterou, e RL1K.Assim,

Com este exemplo ilustra-se que, sem algum recurso preventivo, a tenso na carga, VL, fica vulnervel a variaes. neste contexto que se insere a tc-nica de regulao.

Configuraes bsicas gerais H, fundamentalmente, duas configuraes bsicas para se estabelecerregulao de tenso ou corrente, que so: srie e paralelo, como ilustrado na Figura 3.3

Fig. 3.3

Nesta figura, a tenso VL chamada de sada regulada . Os reguladores mais sofisticados fazem uso da regulao-srie e paralela em um mesmo sistema.

3.2 Reguladores de Tenso Discretos Nesta seo so apresentados vrios circuitos reguladores usando componentes discretos, ao mesmo tempo em que uma descrio sobre o princpio de funcionamento e, em alguns casos, uma anlise dos respectivos circuitos so realizadas.

3.2.1 O regulador zener bsicoNa Figura 3.4 mostrado o circuito regulador zener bsico

Fig. 3.4Este um regulador paralelo. O diodo zener usado para regular a tensosobre a resistncia de carga, funcionando na sua regio de ruptura e mantendo a tenso da carga praticamente constante. A tenso de Thevenin aplicada ao diodo Zener importante para determinar a sua regio de opera-o.

Para calcular a tenso de Thevenin, substitui-se o diodo zener por um circuito aberto, como mostrado na Figura 3.5

Fig. 3.5

De acordo com o circuito da Figura 3.5, tem-se que a tenso de Thevenin, VTH,

(3.1)

Para que o diodo zener funcione em sua regio de ruptura, necessrio queVTH > VZ . Esta a primeira relao que deve ser satisfeita para qualquerregulador zener.

Correntes do circuito da Figura 3.4 a) a corrente atravs da resistncia RS (3.2)

b) desprezando a resistncia zener, RZ, de modo que VLVZ, a corrente atravs da carga (3.3)

c) aplicando a lei das correntes de Kirchhoff, obtm-se

(3.4)Regulador Zener quase ideal Um regulador zener quase ideal quando satisfaz as duas condies : a) RZ 0,01 RS b) RZ 0,01RL

Ao satisfazer a primeira condio, o regulador reduz os efeitos da variao da tenso da fonte, incluindo a ondulao, de um fator de pelo menos 100.

Ao satisfazer a segunda condio, o regulador zener apresenta-se para carga como se fosse uma fonte de tenso quase ideal.

Exemplo 3.1 - Considere o regulador zener esquematizado na Figura 3.6

Fig. 3.6Em primeiro lugar pergunta-se: o circuito satisfaz a condio VTH VZ ?Para responder esta questo, calcula-se VTH para VS = 40 V (menor valor deVS dado ).

Observa-se portanto que a condio VTH VZ , para o menor valor de VS mostrado no circuito, est satisfeita, estando automaticamente satisfeita para os demais valores da faixa.

Calculando as correntes mnima e mxima atravs da resistncia RS, segue

Sabe-se que VL VZ 10V, portanto a corrente de carga

As correntes zener: mnima e mxima para os valores dados de VS, so

Qual o menor valor da tenso da fonte do circuito da Figura 3.6, abaixo do qual no seria possvel a regulao de tenso na carga ?Neste limite ocorre a igualdade VTH VZ. Assim, para obter o menor valor deVS que permite regulao de tenso na carga do circuito em anlise, usa-se esta igualdade, como segue

Portanto 14,1V o menor valor de VS abaixo do qual no possvel a regulao de tenso na carga do circuito da Figura 3.6

Exemplo 3.2 - Considere outra situao da mesma configurao do regulador zener bsico, o qual est mostrado na Figura 3.7

Fig. 3.7Neste caso considera-se a hiptese de que RL varia enquanto VS permanececonstante e igual a 30V, como ilustrado na figura acima. Qual o mnimo valor de RL que garante a regulao de tenso na carga ? O valor mnimo de RL, RL,min, tal que a tenso de Thevenin aplicada ao diodo zener igual tenso zener deste ltimo, ou seja

Para a resistncia de carga igual ao seu valor mnimo, isto RL= R L,min=50 ,a corrente de carga atinge o seu valor mximo, dado por:

Por outro lado, para a resistncia de carga igual ao seu valor mximo, RL=1Kque o limite superior do intervalo fornecido na Figura 3.7, a corrente de car-ga atinge seu valor mnimo, dado por:

Portanto, para qualquer valor de RL entre 50 e 1K, o diodo zener operaem sua regio de ruptura, simulando uma fonte de tenso de 10V .

A corrente atravs da resistncia RS para 50 RL 1K

As correntes: mxima e mnima atravs do diodo zener so

Para ilustrar a regulao de tenso na carga, mostra-se na Figura 3.8 ogrfico de VL versus IL .

Fig. 3.8Para RL menor que 50 o diodo zener se comporta como um circuito aberto pois VTH VZ

Influncia da Resistncia ZenerO efeito da resistncia zener, RZ, sobre a regulao pode ser determinado facilmente encontrando-se o equivalente de Thevenin para carga, consideran-do o menor valor desta carga para regulao, que neste caso RL50.

Assim, pegando o caso particular de regulador zener dado na Figura 3.7 e substituindo o diodo zener pelo seu modelo composto por uma fonte de ten-so em srie com a resistncia RZ, obtem-se o circuito mostrado na Figura 3.9

Fig. 3.9

Para calcular a tenso de Thevenin, retira-se a carga e procede como a se-guir:

Fig. 2.10

Para calcular a resistncia de Thevenin, substituem-se as fontes por curto:

Fig. 3.11

O equivalente de Thevenin juntamente com a carga est mostrado na Figura 3.12

Fig. 3.12A resistncia RZ tem portanto um efeito desprezvel para RL,min ( e I L,max) de modo geral, RZ tem efeito desprezvel sobre RL, conforme demonstrado aseguir:a) para R L RL,min 50, a tenso de carga :

b) Para RL = 1K , a tenso de carga

O erro percentual associado a esses dois valores de VL , calculados nos extremos do intervalo de RL, o seguinte:

3.2.2 O regulador seguidor de emissorO seguidor de emissor pode melhorar o desempenho de um regulador zener. A Figura 3.13 da configurao do referido regulador, que do tipo srie

Fig. 3.13Aplicando a LTK malha de sada resulta (3.5)

A tenso VZ constante. Logo, de acordo com (3.5), a tenso da carga, VL, aproximadamente constante, mesmo que a tenso da fonte varie.

Aplicando a LCK ao circuito da Figura 3.13, temos

A corrente de base, por sua vez,

Como IB IL, pode ser usado um diodo zener de menor potncia. EnquantoIsso, para um regulador zener comum, se necessrio fornecer a uma cargauma corrente na ordem de ampres, o diodo zener deve suportar uma corren-te tambm na ordem de ampres.

Equivalente Thevenin visto pela carga Para calcular a tenso de Thevenin vista pela carga do circuito da Figura 3.13,remove-se a carga e calcula-se a tenso nos terminais em que a mesmaestava. Este procedimento mostrado a seguir

O circuito da Figura 3.13, sem a carga, est mostrado na figura abaixoPara obter a impedncia Thevenin vista pela carga, substituem-se: a fonte VS por um curto, o transistor pelo seu modelo com re, e o diodo zener por sua resistncia Interna, obtendo-se o seguinte:

Assim, obtm-se o circuito equivalente de Thevenin, com a carga reposta aos terminais, resultando no circuito mostrado na Figura 3.14.

Fig. 3.14A idia principal que o seguidor de emissor aumenta a capacidade demanipulao de corrente de um regulador zener; ele aumenta a corrente decarga de um fator

Potncia de dissipao no transistorPara projetar um circuito como esse, deve-se levar em conta a dissipao de potncia do transistor, que dada por:

Tenso coletor-emissor, V CE Aplicando a LTK malha mais externa do circuito da Figura 3.13, tem-se

Corrente de coletorA corrente de coletor aproximadamente igual corrente de emissor, ou seja

Como os terminais do coletor-emissor esto em srie com a carga, a correntede carga deve passar atravs do transistor. por isso que ele chamadotransistor de passagem. A desvantagem principal de um regulador srie a potncia dissipada pelotransistor de passagem. Se a corrente de carga no muito grande, otransistor de passagem no se aquece muito. Mas se a corrente de carga alta, o transistor de passagem dissipa uma boa quantidade de potncia,aumentando a temperatura interna do equipamento. Em alguns casos podeser necessrio um ventilador para diminuir o calor.

Efeito da Temperatura importante mencionar o efeito que a temperatura tem sobre VBE. Quando atemperatura do emissor aumenta, VBE diminui. As folhas de dados geralmen-te informam quanto VBE varia com a temperatura. A variao em VBE depende, dentre outros fatores, da corrente de coletor do transistor dado.

Uma aproximao til para a variao a seguinte: VBE diminui 2mV paracada grau Celsius de aumento de temperatura. Por exemplo, suponha-se queVBE 0,7V para uma temperatura do emissor de 25oC. Se a temperatura do emissor aumenta para 75oC (um aumento de 50oC) ento VBE diminui de 50 x 2mV100mV0,1V. Ou seja, VBE passa de 0,7V para 0,6V. Este efeito deve ser considerado por-que, sendo a tenso de carga dada por

uma variao em VBE refletida em VL.

Embora essa variao seja relativamente pequena deve-se ter cuidado com esses efeitos quando do projeto do circuito.Para maiores informaes sobre a dependncia de VBE com a temperatura, deve-se consultar as folhas de dados do transistor especfico que se pretende usar. Exemplo 3.3- Na Figura 3.15 o transistor de passagem tem um de 80. Calcular a corrente que passa atravs do diodo zener.

Fig. 3.15

Aplicando a LCK ao n logo acima do diodo zener, tem-se:

(3.6)

Clculo da corrente IR

Clculo da corrente IE

Clculo da corrente IB

Substituindo, na Equao (3.6), os valores encontrados acima, segue que:

Observe que o valor da corrente IZ bem menor que a corrente de carga

Exemplo 3.4 - Qual a dissipao de potncia do transistor da Figura 3.15 ? Se RZ7 e 100, qual a impedncia de sada que o resistor de carga v?A potncia dissipada pelo transistor de passagem :

Para uma corrente de carga consideravelmente maior, a potncia dissipadapelo transistor de passagem pode se tornar muito alta. Como mostrado anteriormente, a impedncia de sada, que a impednciaThevenin vista pela carga

A resistncia CA do diodo emissor

Fazendo as substituies, segue que

Isto implica que a fonte est estabilizada para todas as resistncias de carga maiores do que 11.De quanto varia a tenso de carga do circuito da Figura 3.15 se a resistnciade carga varia, por exemplo, de 15 para 14 ?

1o) a corrente de carga, IL, aumentou de IL1(9,3V/15,11)0,615 A para IL2 (9,3V/14,11)0,659 A . Logo IL0,659A-0,615 A IL0,044A

2o) a tenso na impedncia de sada, VZo, aumentou de: VZo1 (0,11) (0,615 A )0,06765V para VZo2(0,11) (0,659 A )0,07249V . Logo VZo=0,07249 V -0,06765 V VZo=0,00484 V

3o) por fim, como VZo aumentou, ento a tenso de carga, VL, diminuiu de uma quantidade igual. Ou seja VL -0,00484V3.2.3. Regulador de tenso paralelo a transistor bipolar Na Figura 3.16 mostrado um regulador de tenso empregando um transistorna configurao paralela

Fig. 3.16Qualquer tendncia de aumento ou de diminuio em VL ter efeito correspondente em VBE pois

(3.7)

Suponha por exemplo que V L tende a diminuir, ento ocorre o seguinte: VBE diminui, o que pode ser concluido atravs da Equao (3.7), IB e IC diminuem devido decrscimo em VBE IRS diminui uma vez que o nvel de conduo do transistor diminuiu VRS diminui devido ao decrscimo em I RS VL aumenta, compensando sua tendncia inicial de diminuir

Uma discusso semelhante pode ser aplicada para uma tendncia de aumento em V L.3.2.4. Regulador de tenso srie usando dois transistores A Figura 3.17 o esquema de um regulador de tenso srie empregando umsegundo transistor para fins de controle.

Funo dos elementos que compem o circuito regulador da Figura 3.171o) O diodo zener um elemento que fornece uma tenso de referncia 2o) O transistor T1 usado como elemento de controle; ele controla a tenso de sada a partir de uma tenso de correo enviada a ele atravs de um circuito comparador

3 o ) O transistor T2 um comparador DC; ele compara duas tenses, sendo uma delas a de referncia, a outra enviada da carga a ele para que possa proceder a devida comparao.

- Fig. 3.17No havendo alterao da diferena, na comparao, o comparador no muda a polarizao do circuito de controle. Havendo alguma variao nadiferena, aparece na carga do comparador uma tenso de correo, que enviada ao circuito de controle que, por sua vez, procede a uma correo natenso de carga.

Princpio de funcionamento do circuito regulador da Figura 3.17a) Suponha inicialmente a variao: um aumento na tenso de entrada, VSb) Assim, a tenso da carga, VL, tende a aumentar porque

c) Um aumento de VL provoca um aumento da tenso de R3 pois

d) Um aumento de VR3 provoca um aumento de VBE2 porque

e) Devido ao aumento de VBE2, as correntes IB2 e IC2 aumentamf) Com o aumento de IC2 a tenso VCE2 diminuig) Uma diminuio de VCE2 provoca um aumento na tenso VR1 porque

h) Com o aumento de VR1 a tenso VCE1 aumenta porque

i) Por ltimo, VL diminui, compensando sua tendncia de aumento inicial pois

Com esta descrio, conclui-se que o regulador produz uma estabilizao datenso na carga.De modo anlogo pode-se demonstrar que a tenso da carga mantm-seestabilizada para o caso de uma diminuio da tenso de entrada.

Anlise do circuito da Figura 3.17 para fins de projetoAplicando a LTK malha mais externa do referido circuito, resulta (3.8)Da teoria sobre transistores BJT, pode-se afirmar que as tenses nosterminais do transistor T1 satisfazem a seguinte equao: (3.9)Combinado entre si, as equaes (3.8) e (3.9), encontra-se: (3.10)De acordo com o circuito, pode-se deduzir que (3.11)

De (3.10) e (3.11), considerando IC2 IE2=IZ, obtm-se (3.12)

Para o caso em que a tenso de entrada mxima, a Equao (3.12)assume a seguinte forma particular:

Como IZ,mx IB1,mn, ento a equao acima pode ser simplificada para

Da qual obtm-se a seguinte expresso para a corrente IZ,mx:

(3.13)

Para o caso em que a tenso de entrada mnima, a Equao (3.12) assu- me a seguinte forma particular:

Desta equao resulta

(3.14)

Como ento, a Equao (2.14) equivalente a

(3.15)

Dividindo-se, membro a membro, a Equao 3.13 pela Equao 3.15, encontra-se

Isolando a corrente IZ,mx na equao acima e, chamando esta corrente de corrente zener mxima para teste do diodo, IZ,mx,T, segue

onde IZ,mn a corrente zener mnima do diodo em testeEscolha do Transistor T1 O transistor T1 deve ser tal que VCEO (VS,mx VL) IC,max IL,mx PC,mx (VS,mx VL)I L,mx

Escolha do Diodo ZenerEscolhe-se uma tenso de referncia e, em funo dela, feito um teste pe-la expresso de IZ,mx,T, para saber se o mesmo pode ou no ser utilizado.As correntes zener mxima e mnima especficas do diodo escolhido sosimbolizadas por IZ,mx,D e IZ,mn,D, respectivamente

Escolha do Transistor T2 O transistor T2 deve ser tal que VCEO [(VL VBE1,mn ) VZ] IC,mx IZ,mx,D PC,mx [(VL VBE1,mn ) VZ ] I Z,mx

Escolha de R1 Da Equao (3.13), tira-se a expresso para R1

Entretanto, para proteo do zener, R1 escolhido deve ser maior que o valorexpresso no membro direito da igualdade acima, ou seja

Por outro lado, da Expresso (3.15), tira-se

O R1 escolhido deve ser menor que o valor expresso no lado direito desta ltima igualdade para se garantir IZ,min,D. Isto

Portanto o valor de R1 a ser escolhido deve estar no seguinte intervalo

Potncia dissipada por R 1,escolhido De modo geral, a potncia dissipada em R 1,escolhido

No pior caso, tem-se que

Escolha de R2 A corrente de R2 deve ser dez por cento da corrente de coletor de T2. Ou sejaIR210% de IC2 IR2 0,1 IC2

Pelo circuito, sabe-se que IC2 IZ. Para garantir o limite inferior IC2 IZ,mn, deve-se ter

No limite superior, tem-se IC2 IZ,mx. Por uma questo de proteo, deve-se ter

Portanto R2 deve ser escolhido no intervalo

onde:

Potncia Dissipada em R2 De modo geral, a potncia dissipada em R2 dada por

A potncia mxima de dissipao em R2

Clculo de R3 Parte do circuito da Figura 3.17, contendo R3, est desenhado na Figura a seguir

Aplicando a LTK malha que contm o zener, a juno base-emissor de T2 e R3, encontra-se (3.16)Por outro lado, aplicando a regra do divisor de tenso, vem

(3.17)Da Equao 3.17, com R2 = R2,escolhido, encontra-se a expresso para R3:

Substituindo VR3 pela quantidade expressa em 3.16, a equao acima

Potncia Dissipada em R3 De modo geral, a potncia dissipada em R3 dada por

A potncia mxima dissipada em R3

Exemplo 3.5 - Projeto de um regulador de tenso srie com dois transistores, tendo a mesma configurao mostrada na Figura 3.17 e, com as seguintesespecificaes: VS20V10% , IL,mx 1A , VL10V , Vref = 5,1 V

Procedimento do projeto1o) Escolha do transistor T1. O transistor T1 deve satisfazer as condies:V CEO (V S,mx V L ) VCEO (22-10)V12VIC,mx IL,mx IC,mx 1AP C,mx (VS,mx VL) IL,mx PC,mx 12 WO transistor BD233, por exemplo, satisfaz estas exigncias pois tem asseguintes caractersticas:IC,mx 2 A, VCEO 45V, PC,mx 25W, mn 20

2o) Escolha do diodo ZenerConsiderando o valor dado de 5,1V para a tenso de referncia, procede-secom testes para escolha do zener:

a) Inicialmente vamos investigar o diodo BZX79 cujas caractersticas so IZ,mn10mA, PZ,mx 400mW, VZ = 5,1V , IZ,mx78,43mA Para saber se o diodo identificado acima pode ser usado, calcula-se a mxima corrente que pode passar pelo zener:

Como o IZ,mx,T=93,7mA , maior do que o IZ,mx suportvel pelo diodo BZX79,que 78,43mA, ento este diodo no pode ser usado na implementao doprojeto especificado.

b) Vamos testar um outro diodo, o BZX87, cujas caractersticas so: IZ,mn 50 mA , PZ,mx 1,3W , VZ 5,1V , IZ,mx 255mA , vem Para este diodo, encontra-se

Como a corrente zener mxima de teste, IZ,mx,T , menor do que a correntezener mxima suportvel pelo diodo, IZ,mx, ento este pode ser usado e, portanto IZ,mx,D 255mA

3o) Escolha do Transistor T2 . O transistor T2 deve satisfazer as condies:a) VCEO [(VLVBE1,mn) VZ ] VCEO [(10 0,6V)-5,1V] VCEO 5,5Vb) IC,mx IZ,mx,D (do zener) IC,mx 255mA

c) PC,mx [(VL VBE1,mn ) - VZ] IZ,mx PC,mx [(10V0,6V)-,1V]255 x10-3 PC,mx 1,4W

Um transistor que satisfaz estas exigncias por exemplo o BD135, cujas caractersticas so:VCEO 45V , IC,mx 1 A , PC,mx 8W

4o) Escolha do resistor R1 Como visto anteriormente, o valor de R1 deve ser escolhido no intervalo

ou seja,

O valor que vamos escolher dentro deste intervalo,

Potncia mxima dissipada por R1

5o) Escolha de R2 O valor de R2 , como visto anteriormente, deve ser escolhido no intervalo

onde:

Portanto, o intervalo em que R2 deve ser escolhido

ou seja,

Dentro deste intervalo, vamos escolher o valor

Clculo da potncia mxima dissipada por R2

6o) Escolha de R3

Clculo da potncia mxima dissipada por R3

3.2.5 Regulador de tenso srie usando a configurao DarlingtonNa Figura 3.18 os transistores T1 e T1 compem a configurao Darlington

Fig. 3.18

Conforme demonstrado anteriormente, a configurao Darlington proporciona um elevado ganho de corrente, ficando evidente seu emprego no regulador estudado na seo anterior.Esta configurao, como se sabe, pode ser encontrada encapsulada num nico invlucro como um nico transistor. Para avaliar as vantagens de seu emprego, considere o projeto anteriorempregando esta configuraoEspecificaes do projetoVL10VIL,mx1 A VS20V10%1o) Escolha do Transistor T1 O transistor T1 deve satisfazer as seguintes exigncias: VCEO (22V-10V) VCEO 12V IC,mx IL,mx IC,mx 1A PC,mx (22V-10V) x 1 A PC,mx 12W

O transistor escolhido o BD263, cujas caractersticas soIC,mx 4 A , VCEO 60V , PC,mx 36W , 500

2o) Escolha do Zener Escolhendo a mesma tenso de referncia da soluo anterior, ou seja 5,1V procede-se com testeDiodo BZX79, cujas caractersticas so:IZ,mn 10mA , PZ,mx 400mW , VZ 5,1V , IZ,mx 78,43mA

A corrente zener mxima para teste

Como pode ser visto o diodo BZX79 pode ser usado pois sua corrente zener mxima, 78,43mA ; maior que a corrente zener mxima de teste, 19,64mA. oportuno comentar que, devido ao ganho elevado proporcionado pela configurao Darlington, tem-se uma corrente de reduzido valor circulando porR1, em comparao com o caso anterior.

3o) Escolha do Transistor T2 O transistor T2 deve satisfazer as seguintes condies:a) VCEO [(VLVBE1,mn ) VZ ] VCEO [(10 1,2V)-5,1V] VCEO 6,1V

b) IC,mx IZ,mx,D IC,mx 78,43mA

c) PC,mx [(VL VBE1,mn ) - VZ] x IZ,mx PC,mx [(10V1,2V) - 5,1V] x 78,43 x10-3 PC,mx 478mW

O transistor escolhido o BC337, cujas caractersticas so:VCEO 45V, IC,mx 500mA , PC,mx 625mW

No caso anterior a potncia exigida para T2 PC,mx 1,4W enquanto neste caso, a potncia mxima exigida para T2 deve ser PC,mx 0,478W4o) Escolha de R1 O valor do resistor R1 deve estar dentro do intervalo

Ou seja,

Um valor dentro deste intervalo por exemplo

Clculo da potncia mxima dissipada por R1

5o) Escolha de R2 O valor de R2 deve estar dentro do intervalo

onde:

Substituindo os valores no intervalo onde R2 deve ser escolhido, segue

Ou seja,

Um valor dentro deste intervalo por exemplo

Clculo da potncia mxima dissipada por R2

6o) Clculo de R3

Clculo da potncia mxima dissipada por R3

3.3 Regulao de Corrente Para introduzir o conceito de regulao de corrente considere os diagramas mostrados na Figura 3.19

Fig. 3.19onde INL e IFL so as correntes: sem carga e com carga mxima (a plenacarga). A corrente IL a corrente na carga para 0 < R L < RL,mx . Idealmentetem-se que INL=IL=IFL. A regulao de corrente definida por:

3.3.1 Regulador de correnteUma configurao de regulador de corrente est mostrada na Figura 3.20

Fig. 3.20A corrente IL, atravs de RL, deve ser constante, independentemente dasvariaes que possam ocorrer na fonte e/ou na carga. Sendo IE ICIL, ento VRe R EIL (3.18)Por outro lado, aplicando a LTK malha que envolve RE e o diodo zener, VRe VZ VBE (3.19)Das Equaes (3.18) e (3.19), temos RE IL VZ VBE (3.20)

Da Equao 3.20, obtm-se a seguinte expresso para IL:

Por esta ltima equao nota-se que IL praticamente constante.

Procedimento para o projeto do circuito1o) Escolha do transistor O transistor deve ser tal que VCEO VS,mx , IC,mx IL, PC,mx VCE,mx IL

ondeVCE,mx VS,mx VBE VZ VL,mn , VL,mn 0

Uma vez escolhido o transistor tem-se o valor de mn 2o) Clculo de VZ Para o circuito da Figura 2.20, vale a seguinte equao: (3.21)

Particularmente para VL=VL,mx, a Equao 3.21 escrita da seguinte maneira: (3.22)

Da Equao (3.22) acima, obtm-se a seguinte expresso para VZ: (3.23)

3o) Clculo de IZ,mx Aplicando a LTK malha de entrada do circuito da Figura 3.20 obtm-se:

Um caso particular da equao acima, para VS=VS,mx, : (3.24)

Outro caso particular da mesma equao, para VS=VS,mn, (3.25)

Passando VZ para o lado esquerdo da igualdade, nas Equaes 3.24 e 3.25, e, em seguida, dividindo a Equao 3.24 pela Equao 3.25, obtm-se

Da equao acima obtm-se a seguinte expresso para IZ,mx

onde IB a corrente de base do transistor, que dada por

4o) Escolha de RB Para se garantir IZ,mn, bem como a proteo do zener, RB deve ser escolhidono seguinte intervalo

Clculo da potncia mxima dissipada em RB De modo geral a potncia dissipada por RB

onde

A potncia mxima dissipada por RB

5o) Clculo de RE e da potncia dissipada em RE Para mn 100, tem-se

Exemplo 3.6 - Uma fonte de corrente com a configurao da Figura 3.20 cujas especificaes so:IL20mA , VS 20V10% , VL 0 a 10V , RL0 a 0,5K

Procedimento do projeto1o) Escolha do diodo zener

Para teste, considere o zener BZX79 cujas caractersticas soIZ,mn 10mA , VZ8,3V , PZ,mx400mW , IZ,mx 49mA A seguir calcula-se a corrente zener mxima de teste

Como IZ,mx,T menor que a IZ,mx do zener em observao, este podeser usado

2o) Escolha do transistorO transistor deve ser tal queVCEO VS,mx VCEO 22V, IC,mx IL IC,mx 20mAPC,mx VCE,mx IL PC,mx286mWondeVCE,mx VS,mxVBE VZ VL,mn22V0,6V-8,3V-0V VCE,mx 14,3VTransistor escolhido - BC337, cujas caractersticas so:V CEO45V, IC,mx500mA, PC,mx625mW, VCE,mn 0,3V

3o) Escolha de RB O valor da resistncia RB deve ser escolhido dentro do intervalo

Ou seja

Vamos escolher o valor

Clculo da mxima potncia dissipada em RB

4o) Clculo de RE

Para se obter um melhor resultado sugere-se colocar em lugar de RE 385,um resistor fixo de 330 e um resistor varivel de 100.

Potncia dissipada em RE

3.4 Amplificadores DiferenciaisOs amplificadores diferenciais so amplificadores que amplificam uma diferena infinitesimal de tenso entre os dois terminais de entrada.

Na Figura 3.21 est representada a configurao bsica de um amplificador diferencial.

Fig.3.21

Os transistores T1 e T2 constituem um par diferencial, onde normalmente os lados esquerdo e direito so simtricos.Aplicando a LCK ao ponto de conexo dos dois emissores, pode-se escrever IoIE1IE2 A tenso de sada, Vo dada por VoAd(VB1 VB2 )ACM (VB1 VB2 )/2onde:Ad : ganho diferencial; o ganho para diferena entre as duas tenses de entrada ACM: ganho de modo comum; o ganho para o valor mdio entre as duas tenses de entrada VB1: tenso aplicada entrada no inversora VB2: tenso aplicada entrada inversora

Para um amplificador diferencial qualquer pode-se afirmar que Ad >> ACM

Expresso para a tenso de sadaAplicando tcnicas de anlise de circuitos eletrnicos, usando o modelo de Ebers Moll (ou o modelo hbrido) para cada transistor, encontra-se

Em particular, para re1re2re e RC1RC2RC, a equao acima torna-seequivalente a

Caso os dois transistores apresentem caractersticas diferentes necessrio inserir um potencimetro entre os pontos A e B do circuito da Figura 3.21 paraajuste dos nveis de tenso nos coletores de T1 e T2 , conforme Figura 3.22.Em se tratando de componentes discretos, que podem ou no apresentar as mesmas caractersticas, a introduo do potencimetro RP visa equilibrar estas caractersticas.Na Figura 3.22 o smbolo da fonte de corrente foi substitudo pela configura-o da fonte de corrente regulada estudada na seo anterior

Quando a base de T2 torna-se positiva em relao de T1, a corrente IE2 aumenta e, como IoIE1IE2 a corrente IE1 diminui pois Io constante. A recproca verdadeira, ou seja, quando VB1 VB2, ocorre um aumento em IE1 e uma diminuio em IE2

Fig. 3.22

Caractersticas de TransfernciaPara o amplificador diferencial em estudo, considere que IC1IE1 e IC2IE2 Para a juno base-emissor, de modo geral, vale a seguinte expresso:

(3.26)onde:IS: corrente de saturao; corrente inversa de fuga da juno base-emissorK : constante de Boltzmann, K1,38x10-23 J / oKq : carga do eltron, q1,6x10-19 CT : temperatura absoluta em graus kelvin; na temperatura ambiente normal (T300K), a relao (KT/q)0,026V26mVComo VBE 26mV, o termo -1 da Equao 3.26 desprezvel. Consequente- mente, a referida equao aproximadamente equivalente a:

(3.27)

Com base em (3.27), as correntes de emissor dos dois transistores so expressas, respectivamente, por:

Como IoIE1IE2, ento

Colocando em evidncia a 1a parcela do lado direito da Equao acima, tem- se

ou, equivalentemente

(3.28)

Lembrando que IE1 I C1 e, pelo circuito, VBE2VB2 VE e VBE1VB1VE, tem-se