aulas eletronica ii parte 1
TRANSCRIPT
UNIVERSIDADE FEDERAL DO MARANHÃO
CENTRO DE CIÊNCIAS EXATAS E DE TECNOLOGIA
CURSO DE ENGENHARIA ELÉTRICA
DISCIPLINA: ELETRÔNICA II
SÃO LUÍS – MA , 2012
Prof. Vilemar Gomes
1. AMPLIFICADORES DE MÚLTIPLOS ESTÁGIOS
Várias configurações de circuitos eletrônicos são compostas por conexões
entre dois ou mais estágios que utilizam unidades do mesmo dispositivo
eletrônico. Essas configurações são amplamente utilizadas em circuitos
discretos ou em circuitos integrados. Algumas dessas configurações são:
• Amplificadores em cascata
• Conexão Cascode
• Par Darlington
• Amplificador Diferencial
1.1 Amplificadores em cascata
Uma configuração composta por amplificadores em cascata é caracteriza-
da pela conexão de dois ou mais estágios amplificadores, de modo que
a saída de cada estágio é usada como entrada para o estágio seguinte.
Na Figura 1.1 mostra-se uma ligação genérica de ‘n’ estágios em cascata
Os parâmetros Av e Ai de cada estágio são determinados com todos os
estágios conectados como indicado na Figura 1.1. Em outras palavras, Av e
Ai não representam os ganhos de cada estágio isoladamente. Para determi-
ná-los, considera-se o efeito de carga de um estágio sobre o seu antecessor.
Os ganhos, as tensões, as correntes e as impedâncias são grandezas
reais
Vi1
Av1
Ai1
Vo1
Vi2
Av2
Ai2
Vo2
Vin
Avn
Ain
Von ZL
Zi1
Zo1
Zi2
Zo2
Zin
Zon
Ii1
Io1
Ii2
Io2 Iin
Ion
Fig. 1.1
Um modelo de um estágio genérico da ligação em cascata está mostrado na
Figura 1.2
Fig. 1.2
Para ‘n’ estágios ligados em cascata, como na Figura 1.1, os ganhos
totais de tensão e corrente são, respectivamente:
AVT AV1AV2...AVn (1.1)
AiT Ai1Ai2...Ain (1.2)
Não há uma equação normalmente empregada para as impedâncias de
entrada e saída do sistema em termos das impedâncias individuais
Vi
Vo
Zi
AvVi
Zo
Ii
Io
Zi’’
Zo’
O ganho total do sistema da Figura 1.1 pode ser escrito também como
(1.3)
ou, equivalentemente
(1.4)
O produto dos ganhos de tensão e corrente é:
ou, equivalentemente
(1.5)
onde APT é o ganho total de potência
AV
V
I Z
I ZvT
on
i
on L
i i
1 1 1
A AZ
ZvT iT
L
i
1
A AI Z
I Z
I
IvT iT
on L
i i
on
i
1 1 1
A AI Z
I Z
P
PvT iT
on L
i i
o
i
2
1
2
1
A A ApT vT iT
Amplificadores a BJT com Acoplamento RC
Na Figura 1.3 mostra-se um amplificador de dois estágios em cascata usando
transistor a emissor-comum(EC)
Fig. 1.3
Vi
Ci
R1
R2
RC
Io1 Ii2
R1’
R2’
RE
CE
RC’
Co
RE’
CE’
RL VL
Ii
Io
Ca
Zi
Zo
VCC
Note que são usados capacitores de acoplamento entre:
a) a fonte de tensão e o primeiro estágio
b) os estágios amplificadores
c) o último estágio e a carga
Estes capacitores servem para bloquear a componente DC do sinal que
flui entre a entrada e a saída de cada estágio
Estes capacitores em conjunto com os resistores de polarização dão o nome de “acoplamento RC” a este tipo de ligação entre estágios.
Calculo dos parâmetros Z, Ai e AV do circuito da Figura1.3
Aplica-se a análise AC, onde os capacitores e as fontes DC são substituídos por curto-circuito. Para o circuito da Figura1.3, obtém-se o circuito equivalente AC da Figura1.4
Fig. 1.4
Vi
Rb
ib2
ii
io1=ii2
RC
Rb’
ib1
ic1
hie
io=iL
RC’
RL
ic2
hie
Zi
Zo
Zi2
Consideram-se transistores idênticos
hfe (ganho de corrente do transistor)
hiere (impedância de entrada do transistor)
RbR1 // R2 (relativa ao 1o estágio)
Rb’R 1’// R2’ (relativa ao 2o estágio)
a) Impedância de entrada do circuito completo, Zi
Zi Rb // hie
Zi (R1 // R2 ) // hie (1.6)
b) Impedância de entrada do segundo estágio
Zi2= Rb’ // hie (1.7)
Zi2 = (R 1’// R2’ )//hie c) Impedância de saída
Zo (1/hoe)// RC’
Zo ≈ RC’ (1.8)
Ganho de corrente do primeiro estágio Ai1
Por definição,
Aplicando a técnica de diagrama de fluxo de sinal, juntamente com a regra de
divisor de corrente, ao circuito da Figura 1.4, segue:
Aplicando a fórmula de Mason, tem-se
(1.9)
2iC
C
ZR
R
fehieb
b
hR
R
1oi1ci1biii
i
oi
i
iA 1
1
))(( 2
1
iCieb
Cbfe
iZRhR
RRhA
Ganho de corrente do segundo estágio Ai2
De maneira análoga ao cálculo anterior, encontra-se
(1.10)
Ganho total AiT
Da Equação (1.2), o ganho total em corrente para este caso de 2 estágios é:
(1.11)
Substituindo as Equações (1.9) e (1.10) na Equação (1.11), obtém-se
(1.12)
))(( ''
''
2
2
LCieb
Cbfe
i
oi
RRhR
RRh
i
iA
))(())(( ''
''
2
2
LCieb
Cb
iCieb
CbfeiT
RRhR
RR
ZRhR
RRhA
21 iiiT AAA
Ganho de tensão
De modo geral, o ganho de tensão de um estágio amplificador EC é
(1.13)
onde ZL é a impedância de carga.
Particularmente para um estágio EC sem carga, que corresponde a ZL=∞,
o ganho de tensão dado por (1.13) simplifica-se para:
(1.14)
Ganho de tensão do primeiro estágio, AV1
Aplicando a Equação (1.13) ao primeiro estágio do circuito da Figura 1.4,
para o qual ZL= Zi2 , obtém-se o ganho de tensão:
(1.15)
e
LC
vr
ZRA
AR
rv
C
e
1
2
1
e
iC
vr
ZRA
Ganho de tensão do segundo estágio, AV2
Analogamente, o ganho de tensão do segundo estágio é:
(1.16)
Portanto, o ganho total de tensão do circuito amplificador de dois estágios da
Figura 1.3 é
É importante lembrar que Zi2 é a impedância de entrada do 2o estágio:
2
'
2
e
LC
vr
RRA
A A AvT v v 1 2
2
'
1
2
e
LC
e
iC
vTr
RR
r
ZRA
iebi hRZ //'
2
Exemplo 1.1- Suponha-se que é dado o circuito amplificador de dois estágios
mostrado na Figura 1.5
Fig.1.5
Para os transistores idênticos T1 e T2 são dados:
hfe50
hiere0,5K
Vi
0,5F
20K
4K
4K
Io1 Ii2
10K
2K
1K
500F
2K
0,5F
1K
500F
1K Vo
Ii
Io
0,5F
Zi
Zo
20V
T1
T2
Usando a notação geral da Figura 1.3 para o caso particular da Figura 1.5,
identificam-se os seguintes elementos
R120K, R24K, RC4K, RE1K, R1’10K, R2’2K, RC’2K,
RE’1K, RL1K, Ci0,5F, CE500F, Ca0,5F, CE’500F,
Co0,5F
O circuito equivalente AC está esquematizado na Figura 1.6
Fig. 1.6
Cálculo de resistências equivalentes de associações em paralelo nas bases
Rb4K20K Rb3,333K
Rb’2K10K Rb’1,667K
Vi
io=iL
ic2
1K
ib2
ii
io1=ii2
4K
ib1
ic1
20K
4K
2K
10K
2K
Zi hie Zi2 hie Zo
Cálculo da Impedância de entrada
ZiZi1Rb// hie = (20K // 4K ) // 0,5K
Zi0,435K
Cálculo da Impedância de entrada do 2o estágio
Zi2= Rb’ // hie = (2KΩ //10KΩ) //0,5KΩ
Zi2 = 0,385KΩ
Impedância de saída
Zo = RC’//(1/hoe) ≈ RC’=2K
Cálculo do ganho de corrente do 1o estágio
))(( 2
11
iCieb
Cbfe
i
oi
ZRhR
RRh
i
iA
68,39)385,04)(5,0333,3(
4333,3501
iA
Cálculo do ganho de corrente do 2o estágio
Cálculo do ganho total de corrente
Cálculo do ganho de tensão do 1o estágio AV1
))(( ''
''
2
2
LCieb
Cbfe
i
oi
RRhR
RRh
i
iA
64,25)12)(5,0667,1(
2667,1502
KKKK
KKAi
)64,25)(68,39(21 iiiT AAA
AiT 1017
1,3501,0
385,0||4
)/(
|| 22
1
K
KK
hh
ZR
r
ZRA
feie
iC
e
iC
v
Cálculo do ganho de tensão do 2o estágio AV2
10
7,666
01,0
1||2'
2K
KK
r
RRA
e
LC
v
Av2 66 7 ,
Portanto, o ganho total de tensão é
A A AvT v v 1 2 351 66 7( , )( , )
AvT 2341
Outra opção para calcular AVT é através da Eq.1.4, como segue:
93,2337435,0
11017
1
vT
i
LiTvT A
K
K
Z
ZAA
Conexão em cascata de estágios amplificadores a FET
O esquema da Figura 1.7 é de uma conexão em cascata com dois estágios
amplificadores a FET
A impedância de entrada é igual à impedância de entrada do 1o estágio
A impedância de entrada do 2o estágio é dada por
A impedância de saída é igual à de saída do 2o estágio
+
-
Vi(t)
C1
RD1 RD2
C2
C3
RG1 RS1 CS1 RG2 RS2 CS2
Fig. 1.7
Vo(t)
VDD
T1 T2
Zi =Zi1 Zi2
Zo=Zo2
11 Gii RZZ
22 Gi RZ
22 Doo RZZ
Os ganhos de tensão dos dois estágios individuais são:
O ganho global do amplificador em cascata é portanto:
)()//( 2222111 DmvGDmv RgAeRRgA
22121
2221121
)//(
][)]//([
DGDmmVT
DmGDmvvVT
RRRggA
RgRRgAAA
Amplificadores a BJT com acoplamento por transformador
Inicialmente são revistas equações fundamentais do transformador. Para isto,
considera-se a configuração básica da Figura 1.8
Fig. 1.8
As equações básicas são:
(1.17)
(1.18)
(1.19)
V
V
N
Na V aV
P
S
P
S
P S
I
I
N
N aI
aI
P
S
S
P
P S 1 1
Z a Zi L 2
VP
NP : NS
VS ZL
IP IS
Zi
onde:
NP : número de espiras do primário;
NS : número de espiras do secundário;
‘a’: razão entre os números de espiras do primário e secundário
VP e IP : tensão e corrente do primário
VS e IS : tensão e corrente do secundário
Na Figura 1.9 mostra-se um amplificador de dois estágios, acoplados entre si
por transformador
Fig. 1.9
VL
Vi
a1:1
R1
R2
C
RE
CE
R2’
C’
RE’
CE’
R1’
VCC
RL
a2:1
a3:1
Z2
Z4
Z1
Z3
Note que entre os estágios são colocados transformadores com relações de
número de espiras (NP / NS) de valores: a1, a2 e a3
Esses transformadores, a exemplo dos capacitores de acoplamento, evitam
que níveis DC de um estágio afetem as condições de polarização do estágio
seguinte
Vantagens do acoplamento por transformador
a) proporciona o casamento, tanto quanto possível, da carga que cada
estágio insere, com a impedância de saída do estágio precedente,
implicando na máxima transferência de potência,
b) a eficiência, determinada pela relação entre a potência AC de saída e a
potência DC de entrada, é melhorada, devido a resistência DC de coletor
ser baixa(alguns ohms) resultando numa perda de potência DC menor.
Desvantagens do sistema com acoplamento por transformador:
a) maior dimensão devido aos transformadores,
b) introdução de elementos reativos (indutância das espiras e capacitância
entre elas) com efeitos parasíticos no sistema (influi na resposta em
frequência)
c) aumento do custo devido aos transformadores
O equivalente AC para o circuito da Figura 1.9 está mostrado na Figura 1.10
Supor que os transistores são idênticos e que são dados: hie2K, hoe20mhos, hfe50, Zi125 e RL2K
onde Zi é a impedância vista pelo gerador de sinal ‘Vi’
Conforme as indicações de impedâncias do circuito da Figura 1.9, tem-se
Z1Z3 hie2K
Para máxima transferência de potência deve-se fazer
onde (1/hoe) Zo é a impedância de saída de cada transistor
a1:1 a2:1 a3:1
V2 V4
Vi V1 V3 RL VL
Zi Z1 Z2 Z3 Z4
Fig. 1.10
Kh
ZZoe
501
42
Considerações sobre freqüência nem sempre permitem esta igualdade. Nestes casos faz-se uma aproximação a melhor possível
Cálculos das relações de espiras dos transformadores, usando a Equação
(1.19)
a) para o 1o transformador
onde a1 = NP / NS do 1o transformador
b) para o 2o transformador, tem-se que
c) para o 3o transformador
4
12)(125)( 1
2
11
2
1 aKaZaZi
52)(50)( 2
2
23
2
22 aKaKZaZ
52)(50)( 3
2
3
2
34 aKaKRaZ L
Cálculos dos ganhos de tensão
a) Para o 1o estágio
b) Para o 2o estágio
6252
)5050(50])/1[()(2
'
1
21
K
KK
h
Zhh
r
ZZ
v
vA
ie
oefe
e
Lo
v
12 625vv
625])/1[(
2
4
3
42 v
ie
oefe
v Ah
Zhh
v
vA
34 625 vv
c) Para o circuito completo
Para o cálculo do ganho total de tensão do circuito da Figura 1.10, pode-se
aplicar a técnica de diagrama de fluxo de sinal, conforme segue.
Do diagrama acima, considerando os valores calculados anteriormente,
obtém-se o ganho:
)/1( 3a)/1( 1a )/1( 2a1vA 2vA
21 vvvi Lvvv 43
6250055)4/1(
)625()625(
321
21
vT
vv
i
LvT A
aaa
AA
v
vA
Amplificadores a BJT com acoplamento Direto
Neste tipo de acoplamento nenhum elemento é colocado entre os estágios,
como no exemplo mostrado na Figura 1.11.
Fig. 1.11
VCC
IC1 IC2
RC2
RB1 RC1
IB1 T2
T1
Vo
RE2
Vi RE1
IB2
IE2
Zi1
IE1
Zi2
Um dos maiores problemas associados aos circuitos com acoplamento direto
é relativo à estabilidade do nível DC. Qualquer variação no nível DC de um
estágio é transmitida, com amplificação, aos outros estágios.
A colocação do resistor de emissor ajuda a estabilização do ganho de cada
estágio.
Cálculos para o circuito da Figura 1.11, considerando um exemplo numérico
Suponha que são dados:
a) para os transistores
140, re113,47, 2100, re25,2
b) para os componentes de polarização
VCC12V, RB1186K, RE11,2K, RC13K, RE21,1K e
RC2 0,8K
De modo geral, para um transistor qualquer, sabe-se que:
(1.20) I I I
I II I
E B C
C BE B
( )1
Cálculo de IB1, IC1 e IE1:
Aplicando a LTK à malha que envolve RB1 , RE1 e VCC do circuito da
Figura 1.11, segue:
Substituindo IE1 com base na Equação (1.20), obtém-se:
Substituindo os valores numéricos dados, encontra-se IB1:
Portanto, a corrente do coletor de T1 é:
A corrente de emissor do mesmo transistor é
1111 EEBEBBCC IRVIRV
V R I V R ICC B B BE E B 1 1 1 1 11( )
mAIIVIV BBB 048,041102,17,01018612 11
3
1
3
mAIII CBC 92,110048,040 1
3
111
mAIII EBE 97,110048,041)1( 1
3
111
Cálculo do potencial no coletor de T1, denotado por VC1
O potencial do coletor de T1 pode ser expresso como
(1.21)
Antes de calcular VC1, calcula-se VCB1 aplicando a LTK na malha que envol-
ve RB1 e RC1, conforme segue
Substituindo os correspondentes valores numéricos em 1.21, encontra-se
Potencial na base de T2, denotado por VB2
V V V R IC CB BE E E1 1 1 1 1
V R I R ICB B B C C1 1 1 1 1
3333
1 1092,110310048,010186 CBV
V VCB1 317 ,
33
1 1097,1102,17,017,3 VVVC
V VC1 6 2 ,
V V VB C2 1 6 2 ,
É importante chamar a atenção de que o valor DC de 6,2V é transmitido da
saída do 1o estágio para a entrada do 2o estágio
Cálculos para o circuito equivalente AC
O circuito equivalente AC está esquematizado na Figura 1.12
Fig. 1.12
As impedâncias de entrada são:
KZKKRrhRZ iEefeBi 38)2,1(40//186)(// 1111
KZKRrhZ iEefei 110)1,1(100)( 22222
T2
T1
RC2 Vo
RC1 RE2
Vi RB1 RE1
Zi=Zi1 Zi2 Zo
A impedância de saída é:
O ganho de tensão do 1o estágio é:
O ganho de tensão do 2o estágio é:
O ganho de tensão total é:
O ganho de corrente é
4,22,1
11031
1
21
1 v
E
iC
v AK
KK
R
ZRA
7273,01,1
8,02
2
22 v
E
Cv A
K
K
R
RA
818,1)7273,0)(5,2(21 vTvvvT AAAA
35,868,0
38818,11 iT
o
ivTiT A
K
K
Z
ZAA
KRZ Co 8,02
Por fim calcula-se o ganho de potência:
1.2 Amplificador Cascode
A configuração Base Comum(BC) é a que possui melhores características
para aplicações em altas frequências. Entretanto, possui uma impedância de
entrada muito baixa: Zihibre
Visando melhorar o nível da impedância de entrada da configuração BC,
conecta-se a esta, um circuito EC da maneira mostrada na Figura 1.13.
Fig.1.13
98,15635,86818,1 pTiTvTpT AAAA
VCC
R1 RC
RL VL
Vi R2 RE CE R3 CB
Esta configuração é conhecida como ‘Cascode’.
É importante chamar a atenção para o fato de que existem capacitâncias
intrínsecas nas junções de um transistor, que influem no desempenho do
dispositivo e do circuito em frequências relativamente altas.
Para compensar o efeito dessas capacitâncias, o ganho Av do amplificador
EC deve ser baixo para garantir que as capacitâncias Miller, dadas pelas
expressões a seguir, sejam mínimas nas aplicações de altas frequências.
(1.22)
Na Figura 1.14 mostra-se uma versão prática de um amplificador
Cascode
Fig. 1.14 VCC
)1(, vfMi ACC
R1 Vo1 Co
Ci IB1 R3 RC
Vi R2 RE CE Vo2
C
]/)1[(, vvfMo AACC
Análise e cálculos do circuito da Figura 1.14 considerando os seguintes
dados:
12100; R15,6K; R24,7K; R36,8K; RE1K, RC1,8K
VCC18V.
Note que o coletor do transistor ligado em EC está ligado diretamente ao
emissor do transistor ligado em BC. Logo :
Dividindo ambos os membros da segunda igualdade por , resulta:
Note que a corrente IB1 passa através de RE 100(1K) = 100K e que RE
está em paralelo com R24,7K. Como RE >> R2 então
Isto implica que o valor de IB1 é muito pequeno e portanto é desprezível.
I I ou I IE E C C2 1 2 1
I II I
C C
B B
2 1
2 1
21 RB II
Como IB2IB1, então IB2 também é desprezível. Aplicando a regra do divisor de tensão para o cálculo do potencial DC na base
do 1o transistor, segue que
A corrente DC no emissor de T1 é:
Tendo o valor de IE1 , calcula-se o valor de re1 , conforme segue:
VKKK
KV
RRR
RV CCB 18
8,67,46,5
7,4
321
21
VVB 95,41
mAIK
VV
R
VV
R
VI E
E
BEB
E
EE 25,4
1
7,095,41
1111
rmV
mAre e1 1
26
4 256 12
,,
Como IE1IE2 , então
A seguir são apresentados cálculos dos ganhos de tensão.
Para o estágio EC, o ganho em tensão é:
Observe que ZLre2hib2. Assim, segue que
O valor baixo encontrado para Av1 é desejado devido ao efeito Miller, que se-
rá estudado no tópico sobre análise de resposta em frequência.
Para o estágio BC, o ganho em tensão é:
r re e2 1 612 ,
AV
V
Z
rv
o
i
L
e
1
1
1 1
Ar
rv
e
e
1
2
1
1
29412,6
8,12
2
2 v
e
Cv A
K
r
RA
O ganho total em tensão é 1.3 Configuração composta de Darlington
O circuito Darlington, apresentado na Figura 1.15, é uma configuração
composta, onde algumas características de amplificador são melhoradas.
294)294()1(21
1
2 vTvv
i
ovT AAA
V
VA
VCC
RB
Ci CONFIGURA-
T1 ÇÃO
Ii DARLINGTON
T2
Io
Vi Zi RE Vo
Zo
Fig.1.15
A corrente de emissor do transistor T1 é igual à corrente de base do transistor
T2
Esta configuração tem uma semelhança com o seguidor de emissor.
Para a análise AC, considere inicialmente o circuito equivalente esquematiza-
do na Figura 1.16.
Fig. 1.16
Considere os seguintes dados:
a) para os transistores: hfe1hfe2hfe50, hie11K, hie20,5K,
hoe1hoe2hoe20mhos
T1
T2
RB Vi
Zi Zi1 Zi2 Zo
ii ib1
ib2
io
RE Vo
b) para os componentes: RB2M e RE1K
Substituindo cada transistor pelo seu modelo híbrido, tem-se o circuito equiva-
lente AC esquematizado na Figura 1.17.
Fig. 1.17
Começando pelo 2o estágio, tem-se que sua impedância de entrada é
(1.23) )]/1([ 2222 oeEefei hRrhZ
RB
ib1
hfe1re1
hfe1ib1 (1/hoe1)
hfe2re2
ie1= Ib2 E1=B2
hfe2ib2 (1/hoe2)
Zi Zi1 B1
Zi2 RE io
ii
C1
C2
E2
Sabendo que re2 RE (1 / hoe2), então
RE // (1/hoe2) RE e REre2 RE (1.24)
Considerando as aproximações (1.24), a equação da impedância (1.23) pode
ser simplificada para
Substituindo os valores numéricos, encontra-se
O ganho de corrente do 2o estágio é:
Para o 1o estágio, note inicialmente que a impedância Zi2 = 50KΩ aparece
em paralelo com (1 / hoe1) = 50KΩ, conforme circuito da Figura 1.17. Portanto,
Efei RhZ 22
KZKZ ii 50150 22
5022
2
2
2
2 fei
b
e
b
oi hA
i
i
i
iA
MZ
KK
KK
hZrhZ i
oe
iefei 25,15050
505050
11
1
2111
A impedância de entrada, vista pela fonte de sinal Vi é
De acordo com o circuito, o ganho de corrente do 1o estágio é:
Aplicando a técnica de diagrama de fluxo de sinal, com a regra do divisor de
corrente e LCK, obtém-se o gráfico mostrado abaixo, onde foi definido o sinal
auxiliar i’ = ib1+hfe1ib1=(1+hfe1)ib1
Do diagrama acima obtém-se:
KZMMZRZ iiBi 77025,121
1
2
1
1
1
11
b
b
b
e
b
ci
i
i
i
i
i
iA
21
1
)/1(
)/1(
ioe
oe
Zh
h
11 feh
21 ' bb iii
5,255050
5051
)/1(
)/1()1(
21
11
1
21
KK
K
Zh
hh
i
iA
ioe
oefe
b
bi
Como Ai1 e Ai2 já foram calculados anteriormente, o ganho em corrente
do par Darlington pode ser calculado como a seguir:
(1.25)
Cálculo do ganho em corrente do circuito completo
Aplicando a regra do divisor de corrente aos ramos paralelos RB e Zi1
tem-se que:
(1.26)
Substituindo a Equação (1.26) na Equação (1.25), segue que
1275)50()5,25(21
1
iii
b
oi AAA
i
iA
ibi
iB
Bb i
MM
Mii
ZR
Ri
25,12
21
1
1
ib ii 615,01
7841275615,0
12751 i
o
i
o
b
oi
i
i
i
i
i
iA
784i
oiT
i
iA
De modo geral, o ganho de corrente da configuração Darlington é
Para hoe1hfe2RE 0,1 e hfe1>>1, a equação acima pode ser aproximada para:
Cálculo da impedância de saída, Zo Zo é a impedância vista pela carga RE.
(1.27)
onde Zo1 é a impedância de saída do 1o estágio; é a impedância vista pela ba-
se do transistor T2 . Para o cálculo de Zo1 abre-se a base de T2 no circuito AC
e substitui-se a fonte de sinal vi por um curto-circuito, obtendo-se
2
21
1
21
1 )(1
1fe
Efeoe
fe
ii
b
oi h
Rhh
hAA
i
iA
A h hi fe fe 1 2
Z ZZ h
ho o
o ie
fe
2
1 2
2
2050
11
1
11 o
fe
ieo Z
K
h
hZ
Substituindo o valor de Zo1 na Equação (1.27), segue que:
Ganhos de tensão
4,1050
5,020
2
21
o
fe
ieoo Z
K
h
hZZ
Efefe
ieiefei
iefei
v
Rhh
hhhZ
hhZA
21
1112
112
1
1
1
/)(1
/)(
Efe
ieieEfe
ieEfe
v
Rh
hhRh
hRhA
2
222
22
2
1
1
/)(1
/)(
Efe
ie
Efefe
ievvvT
Rh
h
Rhh
hAAA
2
2
21
121
1
1
1
1A
h
h R
vTie
fe E
1
12
2
Substituindo os valores numéricos na expressão do ganho total em tensão
tem-se:
Os valores obtidos estão dentro de intervalos típicos, demonstrando que
a configuração Darlington possui as seguintes características:
a) alta impedância de entrada;
b) baixa impedância de saída;
c) alto ganho de corrente e
d) baixo ganho de tensão
Essas características são desejáveis para um amplificador de corrente.
Entretanto, o ganho de tensão é menor que 1.
Algumas características de transistores de potência Darlington, da série
2N6383, 2N6384, 2N6385 da RCA:
a) transistores NPN, de silício, monolíticos, projetados para aplicações
de potência em baixa e média freqüências
99,0
50
5,01
1
vTvT A
K
KA
b) são aplicados por exemplo em: chaveamento de potência e amplificadores
de áudio
c) à temperatura de 25o C, VCEO,máx 40V (para 2N6383), 60V(para
2N6384) e 80V (para 2N6385), IC,máx15A
d) para operação DC, IC,máx 10A
e) a potência máxima de dissipação desses transistores é 100W
1.4 O Amplificador Diferencial
Um dos melhores amplificadores de acoplamento direto é o Amplificador
Diferencial (Amp. Dif.). Este nome está associado ao fato de que esse circui-
to amplifica uma diferença infinitesimal entre duas tensões de entrada.
Forma Geral
A forma original de um Amp. Dif., na qual ele apareceu pela primeira vez está
esquematizada na Figura 1.18. Ele tem duas entradas, sobre as quais
consideram-se as tensões VB1 e VB2. Por não haver qualquer componente de
acoplamento ou de desvio, sinais de entrada com freqüência a partir de zero
(que equivale a sinal DC) são amplificados. Note que a tensão de saída Vo é
a tensão entre os coletores.
Aplicando a LCK ao ponto de conexão dos dois emissores, pode-se escrever
IEIE1IE2
Fig. 1.18
Como IEIE1IE2, com IE constante, segue que:
i) Quando VB1 VB2, ocorre um aumento em IE1 e uma diminuição em IE2
ii) Quando VB1 < VB2, ocorre um aumento em IE2 e uma diminuição em IE1
VCC
A B
VB1
VB2
IC1
RC1
IC2
RC2
VO1
T1
VO2
T2
VO
IE1 IE2
IE RE
-VEE
VE
Por definição, a tensão AC de saída, Vo, é dada por
VoAd(VB1 –VB2 )ACM (VB1 VB2 )/2
onde:
Ad : ganho diferencial; é o ganho para diferença entre as duas tensões de
entrada
ACM: ganho de modo comum; é o ganho para o valor médio entre as duas
tensões de entrada
VB1: tensão aplicada à ‘entrada não inversora’
VB2: tensão aplicada à ‘entrada inversora’
Para um amplificador diferencial qualquer pode-se afirmar que
Ad >> ACM
Alguns casos particulares do circuito da Figura 1.18
1) Caso ideal
Idealmente, o circuito é simétrico com transistores e resistores de coletor
Idênticos, o que significa re1re2re e RC1RC2RC.
2) Circuito usado em Amp. Op.
Para RC10 e RC2 RC , o circuito da Figura 1.18 toma a forma particular
esquematizada na Figura 1.19
Fig. 1.19
Essa configuração é usada em Amplificadores Operacionais, que serão
estudados posteriormente em outra unidade do curso.
VCC
VB1
VB2
RC
VO
RE
-VEE
VE
3) Amplificador Diferencial com resistores de base - Corrente de Cauda
O circuito esquematizado na Figura 1.20 é de um Amp. Dif. com resistores de
base
Fig. 1.20
Imaginando o resistor de emissor como uma cauda, a corrente por esse
resistor é chamada corrente de cauda. Para transistores idênticos, a corrente
de cauda se divide igualmente entre T1 e T2
+VCC
IC2 RC
VO
IE RE
-VEE
RB
T1 T2
RB
Portanto, a corrente através de cada transistor é igual a metade da corrente
de cauda.
De acordo com o circuito da Figura 1.20, a corrente de cauda exata é dada
por
O valor ideal dessa corrente é
Para transistores de silício, VBE é aproximadamente 0,7 V. Tipicamente, a ten
são de alimentação VEE é 15 V. Portanto, a corrente de cauda real é igual ao
seu valor ideal reduzido em pelo menos 5 %.
cc
BE
BEEEE
RR
VVI
2
E
EEE
R
VI
Exemplo 1.2 - Para o circuito esquematizado na Figura 1.20, considere que
os transistores são idênticos. Dados βcc = 100, RB = 33kΩ, RC = RE = 15kΩ,
VCC=15V, -VEE=-15V , determine: a) a tensão de saída (exata e ideal),
b) a corrente de base ideal c) a tensão ideal em cada resistor de base
Solução
a) A corrente de cauda exata é
A corrente exata em cada transistor é metade dessa corrente, o que significa
IE1= IE2= 0,5 IE = 0,5 (0,943mA) = 0,4715 mA
Considerando IC2= IE2 , a tensão de saída exata é
Vo = VCC – RCIC2 = 15V – (15kΩ ) (0,4715mA) = 7,93 V
A corrente de cauda ideal é
mA
k
VIE 1
15
15
mA
kk
VV
RR
VVI
cc
BE
BEEEE 943,0
2003315
7,015
2
A corrente ideal em cada transistor é metade dessa corrente, ou seja IE1=IE2=0,5mA
A tensão de saída ideal é
Vo = VCC – RCIC2 = 15V – (15kΩ) (0,5mA) = 7,5 V
b) A corrente de base ideal, de cada transistor, é
c) A tensão ideal em cada resistor de base é
VB= - (5µA) (33kΩ) = - 0,165 V
Exemplo 1.3 – Considere os dados do Exemplo 1.2, excetuando-se o valor de
βcc , que é igual a 90 para o transistor T1 e igual a 110 para o transistor T2.
Calcule: a) as correntes de base , b) as tensões nos resistores de base
Solução
a) Como calculado no exemplo anterior, a corrente de cauda ideal é 1mA e
AmAI
Icc
EiB
5
100
5,0
a corrente de cada coletor é metade desse valor, ou seja 0,5 mA
Portanto, a corrente de base do transistor T1 é
e a corrente de base do transistor T2 é
b) A tensão no resistor de base do transistor T1 é
VRB1= - (33kΩ) (5,55µA) = - 0,183 V
e a tensão no resistor de base do transistor T2 é
VRB2 = - (33kΩ) (4,54µA) = - 0,15 V
Este exemplo numérico mostra que as duas correntes de base e,
conseqüentemente, as duas tensões dos resistores de base são diferentes
AmA
IB 55,590
5,01
AmA
IB 54,4110
5,02
quando os transistores não são perfeitamente idênticos (neste exemplo os
valores de βcc são diferentes).
Os transistores podem diferir também em seus valores de VBE e de resistência
de corpo. Portanto, sempre que os transistores não forem perfeitamente
idênticos (o que ocorre quase sempre) haverá uma pequena diferença nos
valores das duas correntes de base e nas tensões de base.
1.4.1 Características das duas entradas
Pelo fato de os Amplificadores Operacionais (Disponíveis em CIs) possuírem
geralmente um Amp. Dif. (é o seu primeiro estágio), descrevem-se as duas im
portantes características de entrada, denominadas como corrente de compen
sação (offset) de entrada e corrente de polarização (bias) de entrada.
Corrente de compensação (offset) de entrada
A corrente de compensação de entrada é definida como a diferença entre as
correntes de base. Algebricamente isto significa
Ii(offset) = IB1- IB2 (1.28)
Se os transistores forem perfeitamente idênticos, esta corrente será zero.
Como exemplo, suponha IB1=85 µA e IB2=75 µA. Então a corrente de compen
sação de entrada
Ii(offset) = 85 µA – 75 µA = 10 µA
Este valor de corrente pode ser prejudicial se as resistências de base forem
muito grandes porque as tensões de base serão aumentadas
proporcionalmente.
Corrente de polarização de entrada
A corrente de polarização de entrada é definida como a média das duas cor-
rentes de base. Algebricamente, isto significa
Se por exemplo IB1=85 µA e IB2=75 µA , então a corrente de polarização será
)29.1(2
21)(
BBbiasi
III
AAA
I biasi
802
7585)(
Correntes de base
As folhas de dados de Amp. Op. Sempre incluem os valores de corrente de
polarização de entrada e de corrente de compensação de entrada, porém nun
ca incluem os valores de corrente de base. As correntes de base podem ser
calculadas utilizando as seguintes equações:
As equações acima são obtidas a partir de (1.28) e (1,29).
Exemplo 1.4 - Para os transistores da Figura 1.21 , dados β1=90 e β2=110
calcule: a) a tensão de saída, Vo b) as correntes IB1 , IB2, e as tensoes VRB1,
VRB2 c) as correntes de compensação e de polarização de entrada
Solução
a) A corrente de cauda ideal é IE = (15V / 1 MΩ) = 15 µA
)30.1(2
)(
)(1
offseti
biasiB
III
)31.1(2
)(
)(2
offseti
biasiB
III
Como visto anteriormente, a corrente de emissor em cada transistor é metade da corrente de cauda. Portanto
IE1 = IE2= 0,5 (15µA) = 7,5 µA
Fig. 1.21
A corrente IC2 é aproximadamente a corrente IE2 =7,5 µA. Portanto, segue
Vo=15 V – (7,5 µA) (1 MΩ) = 7,5 V
+15V
IC2 1MΩ
VO
IE 1MΩ
-15V
1MΩ
T1 T2
IE1 IE2
1MΩ
b) As correntes de base dos transistores são:
As tensões dos resistores de base são:
VRB1 = - (83,3nA) (1MΩ) = - 83,3 mV
VRB2 = - (68,2 nA) (1MΩ) = -68,2 mV
c) As correntes de compensação e de polarização de entrada são:
Ii(offset) = 83,3 nA – 68,2 nA = 15,1 nA
nAA
IB 3,8390
5,71
nAA
IB 18,68110
5,72
nAnAnA
I biasi 8,752
2,683,83)(
Esses valores muito pequenos de corrente são comuns nos CIs porque a dis-
sipação de potência total do CI é tipicamente 500 mW. Como as correntes de
base são extremamente pequenas, mesmo com resistência de 1MΩ em cada
base, as tensões nessas resistências são muito pequenas. No projeto tenta-
se manter a tensão de base menor do que 0,1 V, se possível. Isto faz da cor-
rente de cauda ideal ser uma boa aproximação da corrente de cauda exata.
1.4.2 Análise AC de um Amplificador Diferencial
Um Amp. Dif. possui uma entrada não-inversora e uma entrada inversora.
Na Figura 1.22 mostra-se outra forma de visualizar as tensões de entrada e
de saída de um Amp. Dif.
A tensão aplicada entre os dois terminais de entrada, denominada Vi , é a
tensão que o Amp. Dif. amplifica para produzir um sinal de tensão de saída.
Nesta seção procura-se deduzir as expressões para o ganho de tensão e
para a impedância de entrada.
Na Figura 1.22 (b), o circuito de cauda é uma fonte de corrente
(a) (b)
Fig. 1.22
O objetivo geral da polarização de emissor é produzir uma corrente estável .
VCC
Vi
RC
VO
RE
-VEE
VE
T1 T2
Vi
VCC
RC
VO
IE
-VEE
VE
T1 T2
Como foi visto a corrente de emissor ideal é
Uma vez fixados os valores de VEE e RE , a corrente de emissor é constante.
O ideal é que ela se mantenha estavelmente constante, independentemente
da temperatura e da substituição dos transistores. Portanto, para a análise
AC, a cauda pode ser substituída por uma fonte de corrente, como ilustrado
na Figura 1.22 (b). Isto simplifica a análise, sem perda da exatidão.
Circuito equivalente AC
Como um Amp. Dif. amplifica sinais DC, como também sinais AC, então um
sinal num Amp. Dif. é qualquer variação a partir de um valor quiescente. Na
verdade, um sinal DC pode ser tratado como um sinal AC de freqüência nula.
Para encontrar o equivalente AC do Amp. Dif. pode-se utilizar a regra geral:
de substituir os capacitores por curtos-circuitos e reduzir as fontes DC a zero.
Reduzir uma fonte de tensão DC a zero é equivalente a substituí-la por um
E
EEE
R
VI
curto-circuito e reduzir uma fonte de corrente a zero, é equivalente a substituí-
la por um circuito aberto.
Aplicando a regra básica descrita acima ao circuito da Figura 1.22 (b), obtém-
se o seu circuito equivalente AC, o qual está esquematizado na Figura 1.23.
Fig. 1.23
RC
re re Vi
Vo
iC iC
Zi
É dessa forma que o Amp. Dif. da Figura 1.22 (b) vê um sinal AC.
De acordo com o circuito equivalente da Figura 1.23, a tensão Vi é
Vi = ic re + ic re = 2 ic re (1.32)
Ainda de acordo com o mesmo circuito, a tensão de saída é
Vo = ic Rc (1.33)
Combinando entre si as Equações (1.32) e (1.33), encontra-se:
Usando a notação Av para o ganho de tensão Vo / Vi segue que:
Observe pelo circuito da Figura 1.23 que a impedância de entrada, Zi , é
aquela vista entre as duas bases. Portanto, ela é β vezes a resistência dos
emissores. Ou seja: Zi = β (2re)
e
c
i
oc
e
io
r
R
v
vR
r
vv
22
)34.1(2 e
cv
r
RA
Notação
Note que as tensões e correntes AC são simbolizadas por letras minúsculas.
Por exemplo as tensões Vi e Vo representam as tensões AC de entrada e
saída, respectivamente. Por outro lado, nos circuitos completos descritos
anteriormente, as tensões VB1 e VB2 representam as tensões de entrada e Vo
a tensão de saída. Estas tensões estão em letras maiúsculas porque
representam valores totais. O sinal AC de saída é definido como a variação
na tensão de saída:
Vo = ΔVo
Por exemplo, se um sinal de entrada faz com que Vo varie de 7,5V a 8V, a ten
são AC de saída será
Vo = 8V – 7,5V = 0,5V
A tensão AC de entrada, Vi , é a diferença entre as duas tensões totais de ba-
se: Vi = VB1-VB2
1.4.3 Tensão de compensação (Offset) de saída
Com os circuitos Integrados é possível obter casamentos quase perfeitos en-
tre os transistores de um Amp. Dif. Porém, a menor diferença entre eles é am-
plificada e produz uma tensão de compensação (offset) de saída, que é inde-
sejada. Nesta seção discute-se a origem da tensão de offset de saída e como
minimizá-la.
Tensão ideal de saída
O circuito esquematizado na Figura 1.24 (a) é de um Amp. Dif. com as duas
bases diretamente aterradas.
(a) Fig. 1.24 (b)
-VEE
T1 T2
IE
+VCC
IC RC
VO
iC
( IE / 2)
VBE
ΔVBE
Com as bases aterradas, a corrente de cauda se divide igualmente entre os
dois transistores. Considera-se que os dois transistores são idênticos em to-
dos os aspectos.
Portanto, de acordo com o circuito, a tensão DC de saída é
O valor de Vo é ideal porque se baseia em dois transistores idênticos. Num
Projeto típico, Vo é igual a metade de VCC.
Valores diferentes de VBE
O que acontece quando os dois transistores não são idênticos ? Aparece uma
tensão de compensação de saída, que é um desvio indesejado na tensão
ideal de saída. Na Figura 1.24 (a), mesmo com as duas bases aterradas,
que elimina o efeito da corrente de base e o problema da diferença nos
valores de βcc, não elimina o problema da diferença nas curvas de iC versus
VBE. Devido as curvas serem diferentes, como mostrado na Figura 1.24(b),
)35.1(2
CE
CCo RI
VV
há uma diferença entre os dois valores de VBE. Essa diferença funciona como
um pequeno sinal AC, o qual é dado por:
Vi = ΔVBE
Conseqüentemente, essa diferença indesejada nos valores de VBE é
amplificada pelo Amp. Dif. , de acordo com a seguinte expressão:
Vo = A (ΔVBE)
Uma forma de eliminar a tensão de compensação de saída é aplicando uma
pequena tensão de entrada, igual ao valor da diferença em VBE. Por exemplo,
suponha que os valores de VBE diferem em 2mV. Então aplica-se 2mV na ba-
se de T1, como ilustrado na Figura 1.25(a). Se isto não eliminar a tensão de
compensação de saída, inverte-se a polaridade da tensão aplicada, como
mostrado na Figura 1.25(b).
Efeitos da corrente de base
Valores diferentes de VBE são uma possível causa da tensão de compensação
de saída. Valores diferentes das correntes de base também podem resultar
numa tensão de compensação de saída.
Alguns Amp. diferenciais funcionam com um resistor de base de um lado e
com a outra base aterrada, como no circuito esquematizado na Figura 1.26(a)
(a) (b)
Fig. 1.25
(a) Fig. 1.26 (b)
-VEE
T1 T2
+VCC
RC VO
2mV RE
-VEE
T1 T2
+VCC
RC VO
2mV RE
+VCC
RC VO
RE
-VEE
RB
+VCC
RC VO
RE
-VEE
RB
RB
Isso produz uma tensão de compensação de saída, mesmo quando não há
diferença nos valores de VBE. A razão disto e que a corrente de base através
de RB produz uma tensão na entrada não-inversor dada por:
Vi = RB IB1
Essa tensão é vista pelo Amp. Dif. como um sinal de entrada, de modo que
a tensão de saída correspondente é
Vo = A (RB IB1)
Uma forma de reduzir a tensão de compensação e utilizar resistências de ba-
Se iguais nos dois lados do Amp. Dif., como ilustrado na Figura 1.26 (b).
Neste caso, a tensão indesejada de entrada diminui para:
Vi = RB IB1- RB IB2 = RB ( IB1-IB2 )
ou Vi = RB Ii(offset)
Outra possibilidade e utilizar resistencias de base diferentes, RB1 e RB2 e ajus
ta-las visando minimizar o valor de
Vi = RB1 IB1- RB2 IB2
Se houver os dois efeitos combinados (diferenças nos valores de VBE e de IB),
a tensão indesejada de entrada passa a ser:
Vi = ΔVBE + RB1 IB1- RB2 IB2
2.RESPOSTA EM FREQUÊNCIA A resposta em freqüência de um amplificador pode ser compreendida como o
comportamento do módulo e do ângulo de fase do seu ganho de tensão no
domínio da freqüência. O gráfico do módulo em função da freqüência tem
a forma geral esboçada na Figura 2.1, onde AV indica o ganho de tensão e fci,
fcs indicam as frequências de corte inferior e superior, respectivamente.
Para os sinais de baixa frequência, o ganho de tensão diminui por causa dos
capacitores de acoplamento e de derivação.
| AV |
Amed=Av,max
0,707Av,max
0 fci 10fci 0,1fcs fcs f
Fig. 2.1
Para os sinais de alta freqüência, o ganho de tensão diminui por causa das
capacitâncias intrínsecas do dispositivo ativo e das capacitâncias parasíticas
da fiação, que provocam percursos de desvio para esses sinais, impedindo-os
de chegar à carga.
Nas freqüências intermediárias entre as baixas e as altas freqüências
(de 10fci a 0,1 fcs ), o ganho de tensão assume valor máximo, Avmax. Esta faixa
de freqüências é chamada de banda média, também chamada de banda de
passagem ou ainda de banda útil. Para sinais cujas freqüências estão na
banda de passagem, o circuito equivalente AC do amplificador é puramente
resistivo. Portanto, os sinais de freqüências abaixo e os sinais de freqüências
acima da banda de passagem são bloqueados. As freqüências de corte de
um amplificador são aquelas para as quais o ganho de tensão é igual a
0,707Av,max
Em geral, um amplificador tem duas frequências de corte, também chamadas
de frequências críticas, aqui denotadas por fci e fcs. Os capacitores de acopla
mento e os de desvio determinam a frequência de corte inferior, fci . As
capacitâncias intrínsecas e as capacitâncias parasíticas de fiação
determinam a freqüência de corte superior, fcs. O problema central a ser
formulado neste contexto é: dado um amplificador , como determinar suas fre-
quências críticas fci e fcs ?
Essas duas freqüências são importantes para a resposta em freqüência por-
que através delas determina-se facilmente a banda média, que é toda a faixa
de freqüências desde 10 fci até 0,1 fcs.
As freqüências críticas são tão importantes que são referidas por vários outros
nomes, dependendo da aplicação, alguns dos quais são: freqüências de corte,
freqüências de quebra, freqüências de canto, freqüências de potência média,
e freqüências de -3 dB.
2.1 Rede de Avanço
Em um amplificador com acoplamento RC operando em baixas freqüências,
aparecem duas redes de avanço, que têm a forma geral mostrada na Figura
2.2, sendo uma na malha de entrada e outra na malha de saída.
Fig. 2.2
S
RS C
RL L
A função de transferência de tensão do circuito da Figura 2.2 é, por definição,
dada por:
Preliminarmente vamos definir as impedâncias ZS=RS+(1/sC) e ZL=RL.
Aplicando a regra do divisor de tensão ao referido circuito, tem-se que
Para o caso particular em que s=jω, a função de transferência acima assume
a forma particular a seguir, denominada função de transferência senoidal:
)()( sV
VsA
S
LV
)/1()(
sCRR
R
ZZ
Zs
V
V
LS
L
LS
L
S
L
)1.2(
)/1()(
CjRR
Rj
V
V
LS
L
S
L
O ganho de tensão do circuito, em função da freqüência ω, é o módulo da fun-
ção de transferência senoidal (2.1), sendo portanto dado por:
e o ângulo de fase é
ou
)2.2()/1()(
)()(22 CRR
Rj
V
VA
LS
L
S
LV
])/1()[(0])/1()[(
)( CjRRCjRR
Rj
V
VLS
LS
L
S
L
CRRarctg
CRRtgarcj
V
V
LSLSS
L
)(
1
)(
1)(
Explicitando o ângulo de fase da tensão de saída, da expressão anterior resul-
ta:
Para 0, de (2.3) tem-se o seguinte valor para o ângulo de fase:
Por este valor particular, observa-se que a tensão de saída do circuito da
Figura 2.2 está adiantada em relação à sua tensão de entrada. É por esta
razão que o referido circuito é chamado rede de avanço.
2.1.1 Resposta em freqüência da rede de avanço
Para esboçar o gráfico do ganho de tensão versus freqüência, avalia-se a ex-
pressão desse ganho, dada por (2.2), para cada faixa de freqüências,
tendo a freqüência de corte como referência. Este procedimento é apresenta-
do na seqüência.
)3.2()(
1)( S
LS
L VCRR
tgarcjV
SL VV 2
)0(
Da expressão (2.2), segue que:
a) Para 0 ou C (faixa de baixas frequências), tem-se
b) Na freqüência de corte, ocorre a igualdade XC=(RS+RL). Como a expressão
geral da reatância capacitiva é XC=1/ωC, então a freqüência de corte é
C1(RS+RL)C. Para ω=ωC , tem-se:
onde Av,máx=RL/(RS+RL) é o valor do ganho na banda de passagem.
c) Para ω>>ωC , ou ω → ∞ (faixa de altas frequências), tem-se:
0)/1()(
)(22
CRR
Rj
V
V
LS
L
S
L
max,22
707,0707,0)/1()(
)( v
LS
L
LS
L
S
L ARR
R
CRR
Rj
V
V
max,22 )/1()(
)( v
LS
L
LS
L
S
L ARR
R
CRR
Rj
V
V
O gráfico do ganho de tensão versus freqüência tem portanto a forma mos- trada na Figura 2.3
Fig. 2.3
Em particular para RS << RL , situação possível de ocorrer na prática, então
1max,
L
L
LS
Lv
R
R
RR
RA
(VL VS )
Av,max
0,707Av,max
c
0
Acoplamento Estabilizado
Já foi visto que acoplamento capacitivo se constitui numa rede de avanço.
Um acoplamento capacitivo é dito estabilizado quando, na menor freqüência
da banda de passagem, a reatância capacitiva assume o seguinte valor:
Portanto, na menor freqüência da banda de passagem, o ganho de tensão da
rede de avanço de um acoplamento estabilizado, de acordo com as Equações
(2.2) e (2.4), é
Através dessa equação, percebe-se que o ganho de tensão AV, na menor
freqüência da banda de passagem é aproximadamente o ganho de tensão na
banda de passagem. Da igualdade (2.4) e da igualdade na freqüência de
corte, XC=(RS+RL), pode-se demonstrar que a freqüência mínima com
acoplamento estabilizado é 10 vezes maior do que a freqüência de corte, ou
seja:
)4.2()(1,0 LSC RRX
)5.2(995,0 max,vv AA
f fmin c 10
onde:
fmin: é a menor freqüência da banda de passagem para a rede de acoplamento estabilizada
fC: é a freqüência de corte da rede de avanço
2.2 Rede de Atraso
Para um amplificador a EC com acoplamento capacitivo, a rede de atraso,
que tem a forma geral mostrada na Figura 2.4, aparece nas seguintes
circunstâncias: i) nas baixas freqüências, onde CE insere uma rede RC, que
se constitui num caso particular da rede de atraso da Figura 2.4, e
ii) nas altas freqüências, onde as capacitâncias intrínsecas do transistor e as
capacitâncias de fiação inserem, na entrada e na saída, o equivalente a
redes RC com a forma geral da Figura 2.4
Fig. 2.4
RS
S C RL
C
Inicialmente determina-se o equivalente Thevenin visto pelo capacitor.
A tensão e a resistência do equivalente Thevenin são, respectivamente:
onde:
O circuito equivalente Thevenin, juntamente com o capacitor, está esquemati-
zado na Figura 2.5
Fig. 2.5
SvS
LS
Lth VAV
RR
RV
max,
R R Rth S L
Rth
AV,maxS C
C
LS
LV
RR
RA max,
Aplicando a regra do divisor de tensão ao circuito da Figura 2.5, visando
obter a função de transferência de tensão, tem-se
Da equação acima, determina-se a expressão para VC(s) / VS(s), como segue
1
1
)/1(
)/1()(
max,
CsRsCR
sCs
VA
V
ththSV
C
max,1)//(
1)( V
LSS
C ACRRs
sV
V
LS
L
LSLSS
C
RR
R
CRRRRss
V
V
1)]/()[(
1)(
)6.2()()(
)(LSLS
L
S
C
RRCRRs
Rs
V
V
Em particular para s=jω, a função de transferência (2.6) assume a forma
particular a seguir, a qual é denominada função de transferência senoidal:
O ganho de tensão, em função da freqüência ω, é o módulo da função de
transferência senoidal (2.7), que é dado por:
e o ângulo de fase é:
)7.2()()(
)(LSLS
L
S
L
RRCRRj
Rj
V
V
)8.2()()(
)()(22
LSLS
L
S
LV
RRCRR
Rj
V
VA
])()([0)()(
)( LSLS
LSLS
L
S
L RRRRjRRCRRj
Rj
V
V
2.2.1 Resposta em freqüência da rede de atraso
De modo geral, as freqüências de corte de um circuito podem ser vistas como
referencias que demarcam suas faixas de freqüências (baixas, altas, medias).
Para a rede de avanço, analisada anteriormente, e para o circuito em analise,
esquematizado na Fig. 2.4 (equivalente ao da Fig. 2.5), existe apenas uma
freqüência de corte. Na freqüência de corte ocorre a seguinte igualdade:
XC=Rth (2.9)
Sabe-se que o modulo da reatância capacitiva, XC, é dada por
Das Equações (2.9) e (2.10) deduz-se que a freqüência de corte é
)10.2(1
CXC
CRfou
CR th
c
th
c
2
11
Para esboçar a curva de resposta em freqüência (ganho de tensão versus freqüência), procede-se da mesma maneira que no caso da rede de avanço
analisada anteriormente. Assim, considerando a Equação (2.8), do ganho de
tesão da rede de atraso da Fig. 2.4 (equivalente a da Fig. 2.5), segue que
a) Para 0 ou C (faixa de baixas freqüências), tem-se
b) Para C1/RthC (freqüência de corte), tem-se
c) Para C ou (faixa de altas freqüências), tem-se
max,22 )()(
)( v
LS
L
LSLS
L
S
L ARR
R
RRCRR
Rj
V
V
max,22
707,0)()(
)( v
LSLSc
L
S
C ARRCRR
Rj
V
V
0)()(
)(22
LSLS
L
S
C
RRCRR
Rj
V
V
Portanto, o comportamento do ganho de tensão em função da freqüência,
descrito nos itens a, b, c, corresponde ao gráfico esboçado na Figura 2.6
Fig. 2.6
2.2.2 Rede de atraso com fonte de corrente
A Figura 2.7 é do esquema de uma rede contendo uma fonte de corrente em
paralelo com dois resistores e um capacitor.
Fig. 2.7
VC/VS
Av,max
0,707Av,max
0 ωC ω
RC RL C is
A forma mais simples de visualiza-la é através do equivalente de Thevenin
visto pelo capacitor, o qual esta esquematizado na Figura 2.8
Fig. 2.8
onde
Só lembrando, a freqüência de corte da rede de atraso é
A rede de atraso é importante na análise em altas freqüências de amplificado-
res a BJT e a FET.
Rth
C Vth
sLCthLCth iRRveRRR
CRfou
CR th
c
th
c
2
11
2.3 Análise em freqüências baixas de Amplificador com Acoplamento RC
O diagrama esquemático da Figura 2.9 é de um amplificador a BJT na
configuração EC, com acoplamento RC, também chamado de acoplamento
capacitivo.
Fig. 2.9
Esse circuito tem um capacitor Cin de acoplamento na malha de entrada e um
capacitor Co de acoplamento na malha de saída. Para determinar a freqüência
de corte inferior, identificam-se as redes de avanço da entrada e da saída,
considerando, por enquanto, que o capacitor de passagem CE esta em curto.
VS
RS
Cin
R1
R2
RC Co
RE CE
RL
+ VCC
Rin Ro
Com tal consideração, o modelo equivalente AC em baixas freqüências tem a
forma mostrada na Figura 2.10
Fig. 2.10
onde
Amed é o ganho de tensão intrínseco ao estagio, na banda media
Cin é o capacitor de acoplamento da malha de entrada, circuito da base
Co é o capacitor de acoplamento da malha de saída, circuito de coletor
RS é a resistência do gerador do sinal de entrada
Rin é a impedância de entrada do estagio na banda media
Ro é a impedância de saída do estagio na banda media, vista pela carga
S
RS Cin Ro Co
Vin. Rin. Améd Vin. RL
De acordo com o circuito da Figura 2.9 , temos que
a) a impedância de entrada é dada por:
b) a impedância de saída é dada por:
onde hoe é a admitância de saída do transistor ligado em EC.
Para grande parte dos problemas verifica-se (1/hoe)>>RC, e consequente-
mente
R R R rin e 1 2
coeo RhR //)/1(
co RR
As notações de impedâncias generalizadas Zin e Zo podem ser usadas equiva
lentemente às notações Rin e Ro, respectivamente.
Observando o esquema da Figura 2.10, constata-se a existência de duas
redes de avanço: uma na malha de entrada e outra na malha de saída do
amplificador. Para a rede de avanço da entrada, a freqüência de corte, é dada
por:
(2.11)
onde:
C,in: freqüência angular de corte da rede de avanço da entrada, em rad/s
fC,in : freqüência de corte da rede de avanço da entrada, em Hz
RS: resistência da fonte
Rin: resistência de entrada do estágio
Cin: capacitância da rede de avanço da entrada, é também a capacitância de
acoplamento do sinal de entrada.
ininS
inc
ininS
incCRR
fouCRR )(2
1
)(
1,,
De maneira análoga, define-se a freqüência de corte da rede de avanço da
saida, como
(2.12)
onde
ωC,o : é a freqüência angular de corte da rede de avanço da saída, em rad/s
fC,o : é a freqüência de corte da rede de avanço da saída, em Hz
Ro : é a resistência de saída do estágio
RL : é a resistência de carga
Co : é a capacitância da rede de avanço de saída, é também a capacitância de
acoplamento do sinal entregue à carga.
As Equações (2.11) e (2.12) podem ser usadas para análise ou projeto do
amplificador, desde que se possa calcular suas resistências de entrada
e saída.
oLo
oc
oLo
ocCRR
fouCRR )(2
1
)(
1,,
Capacitor de Derivação do Emissor
Considera-se agora a influência do capacitor de derivação do emissor. O
circuito do emissor é equivalente a uma rede de atraso, que pode ser vista
encontrando-se o equivalente Thevenin do circuito que alimenta CE, como
mostrado na Figura 2.11
Fig. 2.11
onde:
ou
A freqüência de corte da rede de atraso da Fig. 2.11 é
ou
A freqüência de corte inferior do amplificador é a maior das tres fc,in, fc,o ou fc,E
Vth
Rth
CE
R R rR R R
th E e
S ( )
1 2
R r
R R Rth e
S
1 2
Eth
EcCR
f2
1,
Eth
EcCR
1,
onde:
fc,E : é a freqüência de corte da rede do emissor
Rth : é a resistência de saída vista pelo capacitor de derivação
CE : é a capacitância de derivação do emissor
Exemplo 2.1 – Para o circuito amplificador esquematizado na Figura 2.12,
dado 150, determine a freqüência de corte
a) da rede de avanço da entrada
b) da rede de avanço da saída
c) da rede de atraso do emissor
d) do amplificador como um todo
Fig. 2.12
VS
1K
0,47F
10K 3,6K
2,2F
2,2K 1K 10µF
1,5K
+10V
Solução
Através do diagrama da Figura 2.12 são dados, VCC=10V, RS=1kΩ, R1=10kΩ,
R2=2,2kΩ, RC=3,6kΩ, RE=1kΩ, RL=1,5kΩ, Cin=0,47µF, Co=2,2µF, CE=10µF
a) da Equação (2.11), a freqüência de corte da rede de avanço da entrada é
onde
Note que ωC,in depende de Rin, que depende de re. A resistência re depende
ainda da corrente IE. Portanto, o procedimento para calcular ωC,in é o seguinte
1. Calcula-se a tensão DC da base, que pela regra do divisor de tensão, é
2. Calcula-se a corrente DC do emissor, obtendo-se
c in
S in inR R C, ( )
1ein rRRR 21
VVkk
kV
RR
RV CCB 8,110
102,2
2,2
21
2
mAk
VV
R
VVI
E
BEBE 1,1
1
7,08,1
3. Calcula-se a resistência re
4. Calcula-se a impedância de entrada do estagio amplificador
5. Finalmente calcula-se a freqüência, fazendo as devidas substituições
ou
b) Na seqüência calcula-se a freqüência de corte da rede de avanço da saída
64,231,1
2626
mA
mV
I
mVr
E
e
kKKKrRRR ein 19,15,32,21021
sradFKK
inc /5,97147,0)19,11(
1,
Hzfsrad
f incinc 6,1542
/5,971,,
c o
o L oR R C, ( )
1
Considerando (1/hoe)>>RC , entao Ro=(1/hoe) / / RC≈RC, ou seja
Ro≈3,6kΩ, e a freqüência de corte da rede de avanço da saída é
ou, em Hz,
c) Neste item calcula-se a freqüência de corte da rede de atraso do emissor
Calculadas as três freqüências de corte, fc,in , fc,o e fc,E, a maior é chamada
freqüência de corte dominante. Neste exemplo a maior é fE 569,8 Hz.
c o K K F
rad s, ( , , ) ,, /
1
3 6 15 2 289 13
f Hzc o
c o
,
,,
214 2
93,27150
2,210164,23
21
kkkRRRrR
S
eth
HzfFCR
f Ec
Eth
Ec 8,569)10)(93,27(2
1
2
1,,
Esta é portanto a freqüência de corte inferior do amplificador como um todo.
Exemplo 2.2 - Aproveitando o exemplo anterior, esboce o gráfico da resposta
em freqüências baixas e medias, colocando no eixo vertical, a tensão de pico
da carga, sabendo que a tensão de pico de entrada é 1mV.
Solução
Um modelo equivalente AC, nas medias freqüências, para o circuito amplifica-
dor da Figura 2.12 esta esquematizado na Figura 2.13.
Fig. 2.13
A impedância de entrada do estágio, calculada anteriormente, é Rin=1,19kΩ
1mV
pico
1K 3,6K
Vin Rin Améd Vin. 1,5K VL
O ganho de tensão do estágio na banda média, sem carga, é
A tensão de pico sobre a impedância de entrada Rin, de acordo com a regra
do divisor de tensão aplicada ao modelo da Figura 2.13, é
A tensão de pico na carga para banda média, também de acordo com o
circuito da Figura 2.13, é
3,15264,23
6,3 med
e
Cmed A
K
r
RA
mVVmVKK
KV
RR
RV pinpS
inS
inpin 54,01
19,11
19,1,,,
)54,03,152(6,35,1
5,1)( ,, mV
KK
KVA
RR
RV pinmed
oL
LpL
mVV pL 19,24,
Para concluir, apresenta-se na Figura 2.14, o gráfico da resposta em
freqüência
Fig. 2.14
Exemplo 2.3 - Na Figura 2.15 mostra-se um amplificador a MOSFET. Dado
gm5000S, qual o ganho de tensão na banda média ? Se a capacitância da
fiação é de 20pF através da carga, qual a freqüência de corte ? Faça um
esboço da resposta em freqüência.
Fig. 2.15
VL,p
f
24,19mV
17,1mV
569,8 Hz
0
1mV 10M rms
+20V
10K
o
20pF
Solução
As linhas pontilhadas simbolizando um capacitor indicam a capacitância
interna da fiação. O circuito equivalente AC para o lado do dreno está esque-
matizado na Figura 2.16
Fig. 2.16
Este circuito é um caso particular de uma rede de atraso. Sua freqüência de
corte é
Na banda média do amplificador, a reatância da capacitância de fiação é
muito alta, sendo considerada um circuito aberto. O ganho de tensão é
gmvgs 10KΩ 20pF
kHzfpFK
f cc 796)20)(10(2
1
50105000 medmed AKSA
Na Figura 2.17 mostra-se a resposta em freqüência
Fig. 2.17
Note que a banda média abrange a freqüência zero porque o amplificador é
acoplado diretamente. Na banda média a tensão de saída tem um valor rms
de 50x1mV=50mV. Na freqüência de corte, a tensão de saída cai para 0,707
do valor na banda média.
Exemplo 2.4 - Para o seguidor de emissor da Figura 2.18 calcular as
freqüências de corte das redes de avanço da entrada e da saída.
Av,med
50mV
35,4mV
0 796KHz f
Solução
para calcular as freqüências de corte das redes de avanço da entrada e da
saída são necessárias as resistências de entrada e saída do estágio, Rin e Ro,
respectivamente.
Fig. 2.18
As resistências de entrada e de saída do estágio são
3,6K
0,68F
10K
+10V
10K
100 0,33F
4,3K 620
Ro
Rin
kRKKKR inin 5)3,4(1001010
9,45100
10106,33,4
oeo R
KKKrKR
onde
A freqüência de corte da rede de avanço da entrada é
A freqüência de corte da rede de avanço da saída é
A freqüência de corte do amplificador é a maior das duas freqüências acima,
ou seja, 724 Hz.
rmV
Ie
E
25
25
HzfFKK
f incinc 2,27)68,0)(56,3(2
1,,
HzfF
f ococ 72433,0)6209,45(2
1,,
2.4 Teorema de Miller
Considere um amplificador geral de ganho A com um capacitor conectado
entre os seus terminais de entrada e saída, Fig. 2.19. O capacitor pode ser
visto na literatura cientifica com o nome de capacitor de realimentação
porque através dele o sinal de saída do amplificador é re-aplicado à entrada.
Fig. 2.19
Circuito Equivalente de Miller
A análise do circuito da Figura 2.19 é relativamente difícil. O teorema de
Miller afirma que o referido circuito é equivalente ao circuito esquematizado
na Figura 2.20, cuja análise é mais simples.
Fig. 2.20
Vi Ci,M A Co,M Vo
C
iC
A Vo
Vi
onde
Ci,M: é a capacitância Miller de entrada, que é dada por
Co,M : é a capacitância Miller de saída, que é dada por
A capacitância de realimentação C, do circuito original, é decomposta nas
capacitâncias Miller, do circuito equivalente Miller, uma do lado da entrada e
outra do lado da saída.
Demonstração do Teorema de Miller
Do amplificador da Figura 2.19, pode-se afirmar que a corrente alternada pelo
capacitor de realimentação é dada por
)13.2()1(, ACC Mi
)14.2(1
,
A
ACC Mo
)15.2()/1( sC
vvi oiC
De acordo com o mesmo amplificador, pode-se afirmar também que
Combinando, entre si, as Equações (2.15) e (2.16), obtém-se
Desta equação resulta uma expressão para a impedância Vi / iC , que é
Esta expressão representa a impedância do capacitor vista pelo lado da
entrada do amplificador. Nela aparece uma capacitância C(1-A), que é a capa
citância Miller de entrada definida através da Equação (2.13). Ela aparece em
paralelo com os terminais de entrada do Equivalente Miller, Figura 2.20. Isto
demonstra uma parte do Teorema de Miller.
Na seqüência, demonstra-se a outra parte deste teorema. Da Equação (2.16),
decorre a seguinte expressão para Vi
)16.2(io vAv
)1( AsCvi iC
)1(
1
ACsi
v
C
i
)17.2(A
vv o
i
Combinando, entre si, as Equações (2.15) e (2.17), obtém-se
Esta expressão representa a impedância do capacitor vista dos terminais de
saída do amplificador. Nela aparece a capacitância de valor C (A-1)/A, que
é exatamente a capacitância Miller de saída definida através da Equação 2.14
Ela aparece em paralelo com os terminais de saída do Equivalente Miller, Fig.
2.20. Portanto, conclui-se a demonstração do Teorema de Miller.
Para A1, a Equação (2.14) é aproximadamente equivalente a
Amplificador Inversor com capacitância de Realimentação
A aplicação mais importante do teorema de Miller é com um amplificador
inversor. Neste caso A é negativo e a capacitância Miller de entrada é maior
do que a capacitância de realimentação. Isto é chamado efeito Miller.
}/)1({
1
AACsi
v
C
o
C Co M,
Exemplo 2.5 - Dados C5pF e A-120, como ilustrado na Figura 2.21,
calcular as capacitâncias Miller
Fig. 2.21
Solução
A capacitância Miller de entrada é
A capacitância Miller de saída é
5pF
A=-120
pFCpFACC MiMi 605)121(5)1( ,,
pFCpFA
ACC MoMo 5
120
1215
1,,
Como afirmado anteriormente, um grande ganho de tensão implica numa
capacitância Miller de saída aproximadamente igual à capacitância
de realimentação. Para concluir este exemplo, mostra-se na Figura 2.22 o
equivalente Miller do amplificador da Figura 2.21
Fig. 2.22
2.5 Análise de Amplificador a FET em alta Freqüência
O diagrama da Figura 2.23(a) é de um amplificador a FET com a polarização
por divisor de tensão, sendo alimentado por um gerador de sinal, de tensão
VG e resistência interna RG. Na banda média, sabe-se que os capacitores de
acoplamento e derivação se comportam como curtos AC, como mostrado no
circuito equivalente AC da Figura 2.23(b). A resistência rD é a resistência AC
vista pelo terminal do dreno, que é a associação em paralelo de RD com RL
605pF A=-120 5pF
r R RD D L
A resistência rG é a resistência Thevenin AC vista pelo terminal da porta do
FET. Ou seja,
(a)
(b)
Fig. 2.23
GG RRRr 21
G
RG Cin
R2 RS
R1 RD Co
+VDD
RL
rG
rD
th
A tensão Thevenin AC vista também pelo terminal da porta do FET, é
Na banda média do amplificador, o ganho de tensão com carga é
Acima da banda média, as capacitâncias internas do FET e as decorrentes da
fiação formam redes de atraso que fazem o ganho de tensão diminuir.
O FET tem capacitâncias internas entre os seus três terminais, que estão ilus
tradas na Figura 2.24, que é do circuito equivalente para as altas freqüências
Fig. 2.24
th
G
G
R R
R R R
1 2
1 2( )
A g rm D
rG
th
Cgd
Cds
Cin
rD
Cgs
As notações dessas capacitância são especificadas a seguir
Cgs é a capacitância interna entre porta e fonte
Cgd capacitância interna entre porta e dreno
Cds é a capacitância interna entre dreno e fonte.
Quando a saída de um amplificador a FET alimenta um outro estágio, a
capacitância de entrada Cin do estágio seguinte aparece entre os terminais
dreno e terra, como mostrado na Figura 2.24. Esta capacitância inclui a
capacitância de entrada do estágio seguinte e a capacitância decorrente da
fiação, que é a capacitância entre os fios conectores e o terra. Orienta-se
adotar 0,118pF/cm como um valor aproximado para a capacitância, por
comprimento, associada à fiação.
Assim, cada centímetro de fio de conexão entre o dreno do primeiro estágio e
a porta do segundo estágio, deriva 0,118pF em paralelo com a carga. É por
isso que se deve manter os fios de ligação o mais curto possível nos
amplificadores de alta freqüência.
Aplicando o Teorema de Miller ao amplificador da Figura 2.24
Note que Cgd aparece no circuito amplificador da Figura 2.24 como uma
capacitância de realimentação. Pelo teorema de Miller, essa capacitância
pode ser substituída por duas outras. Uma delas na entrada, situada entre o
terminal da porta e o da fonte (ou terra), a qual é dada por
E outra capacitância na saída, situada entre o terminal do dreno e o da fonte
(ou terra), a qual é aproximadamente
Portanto, substituindo a capacitância Cgd pelas duas capacitâncias referidas
acima, o circuito da Fig. 2.24 é equivalente ao circuito esquematizado na
Figura 2.25 abaixo.
Fig. 2.25
)1()1( ,, DmgdMigdMi rgCCACC
C Co M gd,
IDEAL
rG
th
Cgs Cgd(1+gmrD)
rD
Cgd Cds Cin
Sabe-se que a capacitância equivalente de uma associação de capacitâncias
em paralelo é igual à soma das capacitâncias componentes dessa associação
O circuito equivalente da Figura 2.25 tem duas redes de atraso: uma do lado
da porta e outro do lado do dreno.
Rede de atraso da porta
A capacitância total do circuito da porta é
E a freqüência de corte da rede de atraso da porta é
onde
fG: é freqüência de corte da rede de atraso da porta
rG: é resistência vista pela porta
CG: é capacitância total da rede de atraso da porta
Rede de Atraso do Dreno
O dreno se comporta como uma fonte de corrente que alimenta a resistência
rD em paralelo com as capacitâncias Cgd, Cds e Cin. A capacitância total do
circuito do dreno é
C C C g rG gs gd m D ( )1
)18.2(2
1
GG
GCr
f
C C C CD gd ds in
E a freqüência de corte da rede de atraso do dreno é
onde
fD: é a freqüência de corte da rede de atraso do dreno
rD: é a resistência AC vista pelo dreno
CD: é a capacitância total da rede de atraso do dreno
Capacitância fornecida pelo fabricante
Na Figura 2.26(a) mostram-se as três capacitâncias do FET, que são: Cgs, Cds
e Cgd
Fig. 2.26
fr CD
D D
1
2
Cgd IDEAL Cgd
Cds
Cgs Cgs
Ciss
(a) (b) (c)
Cgd
Cds
Coss
Por conveniência, o fabricante mede as capacitâncias do FET sob condições
de curto-circuito. Por exemplo, Ciss é a capacitância de entrada com um curto
AC através da saída, como mostrado na Figura 2.26 (b). Como Cgd fica em
paralelo com Cgs, então
As folhas de dados também fornecem Coss, a capacitância vista na saída do
FET, com um curto AC através dos terminais da entrada, conforme Figura
2.26 (c). Como, neste caso, Cds fica em paralelo com Cgd, então
Uma outra capacitância que aparece nas folhas de dados (ou manual do
fabricante) é Crss, a capacitância de realimentação
Combinando entre si, as Equações 2.19 a 2.21, obtém-se:
)19.2(gdgsiss CCC
)20.2(gddsoss CCC
)21.2(gdrss CC
)22.2(
rssossds
rssissgs
rssgd
CCC
CCC
CC
Com estas expressões pode-se calcular as capacitâncias necessárias para
analisar as redes de atraso de um amplificador a FET.
Exemplo 2.6 - A Figura 2.27 é de um amplificador contendo o FET MPF 102,
cujas capacitâncias internas são: Ciss7pF, Coss4pF e Crss3pF.
A capacitância produzida pela fiação no circuito do dreno é de 4pF. Se
gm4000 S, quais as freqüências de corte das redes de atraso da porta e do
dreno ?
Fig. 2.27
+25V
5K
50 MPF 102
1M
1M 330
Solução
Das Equações 2.22, calculam-se
A Figura 2.28 é do circuito equivalente AC em altas freqüências, onde os
capacitores de acoplamento e de derivação se comportam como curtos AC.
A capacitância produzida pela fiação fica em paralelo com a resistência do
dreno
Fig. 2.28
pFCpFpFC
pFCpFpFC
pFC
dsds
gsgs
gd
134
437
3
3pF
50
IDEAL 5K 1pF 4pF
4pF
O ganho de tensão na banda média é
A capacitância de realimentação, de 3pF, pode ser desmembrada em duas
outras, conforme segue:
1a) a capacitância Miller da entrada, que é
2a ) e a capacitância Miller de saída, que é
O circuito equivalente AC considerando as capacitâncias Miller, está esquema
tizado na Figura 2.29
Fig. 2.29
20)5()4000( AKSrgA Dm
pFCpFACC MigdMi 63)21(3)1( ,,
C pFo M, , 315
50
5K 3pF 1pF 4pF
4pF 63pF
IDEAL
A rede de atraso da porta tem os valores:
Portanto a rede de atraso da porta tem uma freqüência de corte de
A rede de atraso do dreno tem os valores
E portanto a freqüência de corte da rede de atraso do dreno é
Em alta freqüência, a menor das freqüências de corte é dominante. Portanto,
a freqüência de corte da rede de atraso do dreno é dominante pois seu valor,
3,98MHz é o menor.
pFCpFpFCer GGG 6763450
MHzfpFCr
f G
GG
G 5,47)67()50(2
1
2
1
pFCpFpFpFCekr DDD 84135
MHzfpFKCr
f D
DD
D 98,3)8()5(2
1
2
1
Exemplo 2.7 - A Figura 2.30 é de um amplificador cascode, cujo ganho de
tensão é –gmRD. Qual a capacitância de entrada se o primeiro estágio tem
Cgs4pF e Cgd3pF ?
Fig. 2.30
I T1
RG RS
Vo
T2 RD VDD
R2 R1
Solução
O primeiro estágio (fonte-comum) alimenta o segundo estágio (porta-comum).
A impedância de entrada de um amplificador com porta-comum é
aproximadamente 1/gm.
Portanto, a resistência AC vista pelo dreno do primeiro estágio é
O ganho de tensão do primeiro estágio é
O primeiro estágio tem uma capacitância de realimentação de 3pF e um
ganho Av1-1; portanto a capacitância Miller da entrada é
A capacitância total de entrada do primeiro estágio é a soma de Cgs com a
capacitância Miller de entrada, ou seja
rgD
m
1
11
)( 11
v
m
mDmv Ag
grgA
pFCpFACC MivgdMi 623)1( ,1,
pFCpFpFCCC iMigsi 1064 1,,1,
A vantagem de um amplificador cascode está na sua baixa capacitância Miller
de entrada. Em geral, a capacitância de entrada de qualquer amplificador
cascode a FET é
2.6 Análise de Amplificador a BJT em Médias e Altas Freqüências
O diagrama da Figura 2.31 é de um amplificador a BJT com EC acionado por
um gerador de sinal de tensão VG com uma resistência RG
Fig. 2.31
C C Ci gs gd 2
G
RG
Cin
R1
R2
RC Co
RE CE
RL
+ VCC
Na banda média De acordo com o que já foi estudado neste curso, para a banda media tem-se
o circuito equivalente AC esquematizado na Figura 2.32
Fig. 2.32
A tensão Vth,G é a tensão Thevenin AC vista pelo terminal da base do
transistor, a qual é expressa por
A resistência rG é a resistência Thevenin AC vista pelo terminal da base do
Transistor, a qual é determinada por
rG
rC
th,G
th G
G
G
R R
R R R,
1 2
1 2
r R R RG G 1 2
E rC é a resistência AC vista pelo coletor, a qual é obtida por
Acima da Banda Média
O diagrama da Figura 2.33 é do circuito equivalente AC para freqüências
acima da banda média do amplificador
Fig. 2.33
Onde
Ce’: é a capacitância associada ao diodo emissor
CC’: é a capacitância associada ao diodo coletor
Ci: é a capacitância de entrada do estágio seguinte
rb’: é a resistência de espalhamento da base
r R RC C L
rG rb’
Ce’
Cc’
rC Ci
IDEAL
A resistência rb’ está incluída nesta análise de alta freqüência porque faz Parte da rede de atraso da base
Redes de Atraso da Base e do Coletor
Para se determinar as freqüências de corte de um amplificador a BJT, é
necessário identificar as redes de atraso do lado da base e do lado do coletor.
O primeiro passo consiste em se determinar a capacitância Miller de entrada,
que é
onde AV é o ganho de tensão na banda média entre a base e o coletor,
sendo portanto expresso por
Substituindo a Equação (2.24) na Equação (2.23), obtém-se
)23.2()1('
, vcMi ACC
)24.2(e
Cv
r
rA
)25.2(1'
,
e
CcMi
r
rCC
A capacitância Miller de saída é aproximadamente CC’ porque o ganho de tensão, AV, é normalmente alto num amplificador com EC. Portanto,
Considerando as capacitâncias Miller para o circuito da Figura 2.33, este torna
se equivalente ao circuito esquematizado na Figura 2.34
Fig. 2.34
As capacitâncias equivalentes dos circuitos da base e do coletor são,
respectivamente
)26.2('
, cMo CC
rG+rb’
Ce’ Cc’(1+rC/re)
rC Cc’ Ci
IDEAL
)27.2(1 `''
iCC
e
CceB CCCe
r
rCCC
O diagrama esquemático da Figura 2.35 é de um modelo equivalente ao da
Figura 2.34. Neste modelo as capacitâncias equivalentes determinadas em
(2.27) são consideradas.
Fig. 2.35
Aplicando Thevenin ao circuito que alimenta a capacitância CB, obtém-se o
circuito equivalente esquematizado na Figura 2.36
Fig. 2.36
rG+rb’
CB re rC CC
(rG+rb’ )re
CB rC CC
Note que a resistência Thevenin vista pela capacitância da base, CB , é
Portanto, a rede de atraso da base tem uma freqüência de corte de
onde
fB : é a freqüência de corte da rede de atraso da base
rB: é a resistência Thevenin vista pela capacitância total da base
CB: é a capacitância total da rede de atraso da base
O circuito do coletor forma outra rede de atraso, cuja freqüência de corte é
onde
fC: é a freqüência de corte da rede de atraso do coletor
rC: é a resistência AC vista pelo coletor
CC: é a capacitância total da rede de atraso do coletor
r r r rB G b e ( ' )
fr CB
B B
1
2
fr CC
C C
1
2
Capacitância Especificada pelo Fabricante
Não há uma denominação padrão para a capacitância CC’ do BJT. Nas folhas
de dados (ou manuais) usa-se qualquer um dos seguintes símbolos
equivalentes: CC, CCb, Cob e Cobo. Por exemplo, a folha de dados do
transistor 2N2330 dá um Cob de 10pF. Este é o valor de CC’ a ser usado em
análise de alta freqüência.
A capacitância Ce’ não é dada normalmente nas folhas de dados porque é
muito difícil de ser medida diretamente.
Em vez disso, o fabricante fornece um valor de freqüência fT, para a qual o
ganho de corrente de um transistor cai para unidade. A capacitância Ce’ pode
ser calculada como segue
Exemplo 2.8 - Na folha de dados de um 2N3904 é fornecida uma fT300MHz.
Calcular o valor de Ce’ dada a corrente IE10mA
Solução
Como Ce’ depende de re , conforme Equação (2.28), calcula-se antes , re
)28.2(2
1'
eT
erf
C
5,210
2525 e
E
e rmA
mV
I
mVr
Aplica-se a seguir a Equação (2.28)
Exemplo 2.9 - Suponha que o transistor 2N3904 do exemplo anterior seja
utilizado num amplificador EC com os seguintes dados: rG1K , rb’100 ,
re250, rC1K , re2,5 , Ce’212pF , CC’4pF e Ci5pF. Calcular as
freqüências de corte do amplificador.
Solução
A resistência Thevenin vista pela capacitância CB é
O ganho de tensão é
E a capacitância Miller de entrada é
pFCMHzrf
C e
eT
e 212)5,2()300(2
1
2
1 ''
204250)1001000()'( BebGB rrrrr
4005,2
1000 v
e
Cv A
r
rA
pFCpFACC MivcMi 1816)4001(4)1( ,
'
,
Logo, a freqüência de corte da rede de atraso da base é
No circuito do coletor, a capacitância total é
Portanto, a freqüência de corte da rede de atraso do coletor é
Conforme já mencionado, a freqüência de corte dominante na faixa de alta
freqüência é a menor dentre aquelas pertinentes a essa faixa. Para este
exemplo é a menor das duas freqüências calculadas acima, ou seja 430 kHz.
Se for pretensão melhorar a resposta na parte de alta freqüência deste
amplificador, deve-se começar com o circuito da base porque ele possui a
freqüência de corte mais baixa.
kHzfpFCr
f B
BB
B 430)1816()204(2
1
2
1
pFCpFpFCCC CicC 954'
MHzfpFK
f CC 7,17)9()1(2
1
3. CIRCUITOS REGULADORES
3.1 Regulação
A tensão ou corrente fornecida por uma fonte a uma dada carga está muito
vulnerável a variações. A regulação é um recurso usado preventivamente
para evitar que tais variações ocorram. Uma grande quantidade de
configurações de circuito são capazes de efetuar regulação de tensão ou
corrente. Alguns circuitos aplicados mais comumente são considerados nesta
unidade do curso.
Importância da regulação
Para ilustrar a importância da regulação de tensão, considere o diagrama
geral da Figura 3.1
Fig. 3.1
FONTE VNL RL=∞ VS,nom.
FONTE VFL RL= RL,mín
VS,nom.
FONTE VL RL
VS,nom.
onde VNL é a tensão nos terminais de saída sem carga (em circuito aberto,
INL0), VFL é a tensão nos terminais de saída à plena carga (carga máxima)
e VL é a tensão nos terminais de saída para qualquer carga RL entre RL,mín
e ∞ ( ou seja RL,mín.< RL < ∞ )
A tensão fornecida pela fonte, VS, pode variar também devido a problemas
técnicos em sua produção. Por exemplo, variação na tensão da rede de
distribuição de energia.
O ideal é VLVFLVNL para RL,mín ≤ RL ≤ ∞. Portanto, o ideal é que a
tensão nos terminais de saída seja a mesma para qualquer valor de RL na
faixa que abrange desde a condição sem carga (RL=∞ ) até a condição
com carga máxima ( RL= RL,mín ), independentemente de variações na
tensão da fonte, VS. Ou seja, o ideal é que VL não seja afetada por
variações em RL ou em VS .
Não existe nenhuma fonte atualmente de semicondutor ou eletromecânica
(gerador), que possa fornecer uma tensão completamente independente
do valor da resistência da carga colocada.
Efeito da variação de R L ou de VS sobre a tensão de carga
Para ilustrar o efeito da variação da resistência de carga na sua tensão,
considere o circuito simples da Figura 3.2, cuja fonte é não regulada.
Fig. 3.2
Supondo que: VS = 10 V (valor nominal), RS= 50Ω e RL = 1KΩ. Então, a
tensão na carga é
Supondo agora que RL = 500Ω enquanto RS e VS não são alteradas, então
VS VL RL
RS.
VR
R RV VL
L
L S
S
1000
1000 5010
V VL 9 5,
V VL
500
500 5010
V VL 9 1,
Supondo por último que VS sofreu alteração indesejavelmente para 8V,
enquanto RS não alterou, e RL1K.
Assim,
Com este exemplo ilustra-se que, sem algum recurso preventivo, a tensão na
carga, VL, fica vulnerável a variações. É neste contexto que se insere a téc-
nica de regulação.
VR
R RV VL
L
L S
S
1000
1000 508
V VL 7 6,
Configurações básicas gerais Há, fundamentalmente, duas configurações básicas para se estabelecer
regulação de tensão ou corrente, que são: série e paralelo, como ilustrado na
Figura 3.3
Fig. 3.3
Nesta figura, a tensão VL é chamada de ‘saída regulada’ .
Os reguladores mais sofisticados fazem uso da regulação-série e paralela
em um mesmo sistema.
FONTE VS VL RL
VS,nom.
IL
FONTE VS VL RL
VS,nom.
IL
3.2 Reguladores de Tensão Discretos Nesta seção são apresentados vários circuitos reguladores usando componen
tes discretos, ao mesmo tempo em que uma descrição sobre o princípio de
funcionamento e, em alguns casos, uma análise dos respectivos circuitos são
realizadas.
3.2.1 O regulador zener básico
Na Figura 3.4 é mostrado o circuito regulador zener básico
Fig. 3.4
Este é um regulador paralelo. O diodo zener é usado para regular a tensão
sobre a resistência de carga, funcionando na sua região de ruptura e
mantendo a tensão da carga praticamente constante. A tensão de Thevenin
aplicada ao diodo Zener é importante para determinar a sua região de opera-
ção.
RS
VS
+
-
VZ
RL VL
IS
IL
IZ
Para calcular a tensão de Thevenin, substitui-se o diodo zener por um circuito
aberto, como mostrado na Figura 3.5
Fig. 3.5
De acordo com o circuito da Figura 3.5, tem-se que a tensão de Thevenin,
VTH, é
(3.1)
Para que o diodo zener funcione em sua região de ruptura, é necessário que
VTH > VZ . Esta é a primeira relação que deve ser satisfeita para qualquer
regulador zener.
VS
RS
VTH RL VL
VR
R RVTH
L
S L
S
Correntes do circuito da Figura 3.4
a) a corrente através da resistência RS é
(3.2)
b) desprezando a resistência zener, RZ, de modo que VLVZ, a corrente
através da carga é
(3.3)
c) aplicando a lei das correntes de Kirchhoff, obtém-se
(3.4)
Regulador Zener quase ideal
Um regulador zener é quase ideal quando satisfaz as duas condições :
a) RZ 0,01 RS
b) RZ 0,01RL
IV V
RS
S Z
S
IV
RL
L
L
I I IS Z L
I I IZ S L
• Ao satisfazer a primeira condição, o regulador reduz os efeitos da variação
da tensão da fonte, incluindo a ondulação, de um fator de pelo menos 100.
• Ao satisfazer a segunda condição, o regulador zener apresenta-se para
carga como se fosse uma fonte de tensão quase ideal.
Exemplo 3.1 - Considere o regulador zener esquematizado na Figura 3.6
Fig. 3.6
Em primeiro lugar pergunta-se: o circuito satisfaz a condição VTH VZ ?
Para responder esta questão, calcula-se VTH para VS = 40 V (menor valor de
VS dado ).
40V a 50V
+
10V 2K
-
820
VVVK
KV THTH 4,2840
8202
2
Observa-se portanto que a condição VTH VZ , para o menor valor de VS
mostrado no circuito, está satisfeita, estando automaticamente satisfeita para
os demais valores da faixa.
Calculando as correntes mínima e máxima através da resistência RS, segue
Sabe-se que VL VZ 10V, portanto a corrente de carga é
As correntes zener: mínima e máxima para os valores dados de VS, são
mAIVV
R
VVI S
S
ZS
S 6,36820
1040min,
min,
.min,
mAIVV
R
VVI S
S
ZS
S 8,48820
1050max,
.max,
.max,
mAIK
V
R
VI L
L
LL 5
2
10
mAImAmAIII ZLSZ 6,3156,36 min,.min,.min,
mAImAmAIII ZLSZ 8,4358,48 max,.max,.max,
Qual o menor valor da tensão da fonte do circuito da Figura 3.6, abaixo do
qual não seria possível a regulação de tensão na carga ?
Neste limite ocorre a igualdade VTH VZ. Assim, para obter o menor valor de
VS que permite regulação de tensão na carga do circuito em análise, usa-se
esta igualdade, como segue
Portanto 14,1V é o menor valor de VS abaixo do qual não é possível a
regulação de tensão na carga do circuito da Figura 3.6
ZS
LS
L VVRR
R.min,
VVS 102000820
2000.min,
V VS min, . , 14 1
Exemplo 3.2 - Considere outra situação da mesma configuração do regulador
zener básico, o qual está mostrado na Figura 3.7
Fig. 3.7
Neste caso considera-se a hipótese de que RL varia enquanto VS permanece
constante e igual a 30V, como ilustrado na figura acima.
Qual o mínimo valor de RL que garante a regulação de tensão na carga ?
O valor mínimo de RL, RL,min, é tal que a tensão de Thevenin aplicada
ao diodo zener é igual à tensão zener deste último, ou seja
VS=30V
100
IZ +
-
10V RL (0 a 1K)
IL
IS
ZS
SL
L
ZTH VVRR
RVV
.min,
.min,
501030100
min,
.min,
.min,
L
L
LRVV
R
R
Para a resistência de carga igual ao seu valor mínimo, isto é RL= R L,min=50Ω ,
a corrente de carga atinge o seu valor máximo, dado por:
Por outro lado, para a resistência de carga igual ao seu valor máximo, RL=1K
que é o limite superior do intervalo fornecido na Figura 3.7, a corrente de car-
ga atinge seu valor mínimo, dado por:
Portanto, para qualquer valor de RL entre 50 e 1K, o diodo zener opera
em sua região de ruptura, simulando uma fonte de tensão de 10V .
A corrente através da resistência RS para 50 RL 1K é
mAV
R
VI
L
ZL 200
50
10
min,
.max,
mAK
V
R
VI
L
ZL 10
1
10
max,
.min,
mAIVV
I SS 200100
1030
As correntes: máxima e mínima através do diodo zener são
Para ilustrar a regulação de tensão na carga, mostra-se na Figura 3.8 o
gráfico de VL versus IL .
Fig. 3.8
Para RL menor que 50 o diodo zener se comporta como um circuito aberto
pois VTH VZ
10mA 200mA IL
VL
10V
mAImAmAIII ZLSZ 19010200 max,.min,.max,
0200200 min,.max,.min, ZLSZ ImAmAIII
Influência da Resistência Zener
O efeito da resistência zener, RZ, sobre a regulação pode ser determinado
facilmente encontrando-se o equivalente de Thevenin para carga, consideran-
do o menor valor desta carga para regulação, que neste caso é RL50.
Assim, pegando o caso particular de regulador zener dado na Figura 3.7 e
substituindo o diodo zener pelo seu modelo composto por uma fonte de ten-
são em série com a resistência RZ, obtem-se o circuito mostrado na Figura 3.9
Fig. 3.9
30V
100
RZ 2
VZ 10V
RL=50
THEVENIN.
Para calcular a tensão de Thevenin, retira-se a carga e procede como a se-
guir:
Fig. 2.10
Para calcular a resistência de Thevenin, substituem-se as fontes por curto:
Fig. 3.11
30V
100
2
10V
VTH
I2
V
VVVIVTH 10
2100
10302102 2
V VTH 10 4,
100
2
RTH
RTH 100 2 2
O equivalente de Thevenin juntamente com a carga está mostrado na Figura
3.12
Fig. 3.12
A resistência RZ tem portanto um efeito desprezível para RL,min ( e I L,max)
de modo geral, RZ tem efeito desprezível sobre RL, conforme demonstrado a
seguir:
a) para R L RL,min 50, a tensão de carga é:
b) Para RL = 1KΩ , a tensão de carga é
10,4
2
50
VVVV LL 104,10502
50
VVVV LL 4,104,1021000
1000
O erro percentual associado a esses dois valores de VL , calculados nos
extremos do intervalo de RL, é o seguinte:
3.2.2 O regulador seguidor de emissor
O seguidor de emissor pode melhorar o desempenho de um regulador zener.
A Figura 3.13 é da configuração do referido regulador, que é do tipo série
Fig. 3.13
Aplicando a LTK à malha de saída resulta
(3.5)
%4%10010
104,10
VV
VS (fonte não
regulada)
R
IR
+
VZ
-
IC
IB
RL VL
- VBE
+
IZ
Regulador série
IE
V V VL Z BE
A tensão VZ é constante. Logo, de acordo com (3.5), a tensão da carga, VL, é
aproximadamente constante, mesmo que a tensão da fonte varie.
Aplicando a LCK ao circuito da Figura 3.13, temos
A corrente de base, por sua vez, é
Como IB IL, pode ser usado um diodo zener de menor potência. Enquanto
Isso, para um regulador zener comum, se é necessário fornecer a uma carga
uma corrente na ordem de ampères, o diodo zener deve suportar uma corren-
te também na ordem de ampères.
Equivalente Thevenin visto pela carga
Para calcular a tensão de Thevenin vista pela carga do circuito da Figura 3.13,
remove-se a carga e calcula-se a tensão nos terminais em que a mesma
estava. Este procedimento é mostrado a seguir
I I IR Z B
II
B
L
O circuito da Figura 3.13, sem a carga, está mostrado na figura abaixo
Para obter a impedância Thevenin vista pela carga, substituem-se: a fonte VS
por um curto, o transistor pelo seu modelo com re, e o diodo zener por sua
resistência Interna, obtendo-se o seguinte:
R
RZ
re
TRANSISTOR
ZTH
VS
R
+
VZ
-
- VBE
+
VTH BEZTH VVV
ZeoTH
ZeoTH
RrZZ
RRrZZ
)//(
Assim, obtém-se o circuito equivalente de Thevenin, com a carga reposta aos
terminais, resultando no circuito mostrado na Figura 3.14.
Fig. 3.14
A idéia principal é que o seguidor de emissor aumenta a capacidade de
manipulação de corrente de um regulador zener; ele aumenta a corrente de
carga de um fator
Potência de dissipação no transistor
Para projetar um circuito como esse, deve-se levar em conta a dissipação de
potência do transistor, que é dada por:
(VZ-VBE)
re+(RZ/)
RL
P V ID CE C
Tensão coletor-emissor, V CE
Aplicando a LTK à malha mais externa do circuito da Figura 3.13, tem-se
Corrente de coletor
A corrente de coletor é aproximadamente igual à corrente de emissor, ou seja
Como os terminais do coletor-emissor estão em série com a carga, a corrente
de carga deve passar através do transistor. É por isso que ele é chamado
transistor de passagem.
A desvantagem principal de um regulador série é a potência dissipada pelo
transistor de passagem. Se a corrente de carga não é muito grande, o
transistor de passagem não se aquece muito. Mas se a corrente de carga é
alta, o transistor de passagem dissipa uma boa quantidade de potência,
aumentando a temperatura interna do equipamento. Em alguns casos pode
ser necessário um ventilador para diminuir o calor.
V V VCE S L
I IC E
Efeito da Temperatura
É importante mencionar o efeito que a temperatura tem sobre VBE. Quando a
temperatura do emissor aumenta, VBE diminui. As folhas de dados geralmen-
te informam quanto VBE varia com a temperatura. A variação em VBE
depende, dentre outros fatores, da corrente de coletor do transistor dado.
Uma aproximação útil para a variação é a seguinte: VBE diminui 2mV para
cada grau Celsius de aumento de temperatura. Por exemplo, suponha-se que
VBE 0,7V para uma temperatura do emissor de 25oC. Se a temperatura do
emissor aumenta para 75oC (um aumento de 50oC) então VBE diminui de
50 x 2mV100mV0,1V.
Ou seja, VBE passa de 0,7V para 0,6V. Este efeito deve ser considerado por-
que, sendo a tensão de carga dada por
uma variação em VBE é refletida em VL.
V V VL Z BE
Embora essa variação seja relativamente pequena deve-se ter cuidado com
esses efeitos quando do projeto do circuito.
Para maiores informações sobre a dependência de VBE com a temperatura,
deve-se consultar as folhas de dados do transistor específico que se pretende
usar.
Exemplo 3.3- Na Figura 3.15 o transistor de passagem tem um de 80.
Calcular a corrente que passa através do diodo zener.
Fig. 3.15
Aplicando a LCK ao nó logo acima do diodo zener, tem-se:
(3.6)
20V
680
IR
IZ
+
10V
-
IC
IB
- VBE
+
IE
15Ω V L
I I IZ R B
Cálculo da corrente IR
Cálculo da corrente IE
Cálculo da corrente IB
Substituindo, na Equação (3.6), os valores encontrados acima, segue que:
Observe que o valor da corrente IZ é bem menor que a corrente de carga
mAIVV
R
VVI R
ZSR 7,14
680
1020
AIVV
R
VV
R
VI E
L
BEZ
L
LE 62,0
15
7,010
mAIAI
I BE
B 75,780
62,0
mAImAmAIII ZBRZ 95,675,77,14
mAAII EL 62062,0
Exemplo 3.4 - Qual a dissipação de potência do transistor da Figura 3.15 ?
Se RZ7 e 100, qual a impedância de saída que o resistor de carga vê?
A potência dissipada pelo transistor de passagem é:
Para uma corrente de carga consideravelmente maior, a potência dissipada
pelo transistor de passagem pode se tornar muito alta.
Como mostrado anteriormente, a impedância de saída, que é a impedância
Thevenin vista pela carga é
A resistência CA do diodo emissor é
Fazendo as substituições, segue que
WPAVVIVP DCCED 63,662,0)3,920(
Z
eo
RrZ
04,062,0
2525 e
E
e rA
mV
I
mVr
11,0100
704,0 o
Zeo Z
RrZ
Isto implica que a fonte está estabilizada para todas as resistências de carga
maiores do que 11.
De quanto varia a tensão de carga do circuito da Figura 3.15 se a resistência
de carga varia, por exemplo, de 15 para 14 ?
1o) a corrente de carga, IL, aumentou de IL1(9,3V/15,11)0,615 A para
IL2 (9,3V/14,11)0,659 A .
Logo
IL0,659A-0,615 A
IL0,044A
2o) a tensão na impedância de saída, VZo, aumentou de:
VZo1 (0,11) (0,615 A )0,06765V para
VZo2(0,11) (0,659 A )0,07249V .
Logo
∆VZo=0,07249 V -0,06765 V
∆VZo=0,00484 V
3o) por fim, como VZo aumentou, então a tensão de carga, VL, diminuiu de
uma quantidade igual. Ou seja VL -0,00484V
3.2.3. Regulador de tensão paralelo a transistor bipolar
Na Figura 3.16 é mostrado um regulador de tensão empregando um transistor
na configuração paralela
Fig. 3.16
Qualquer tendência de aumento ou de diminuição em VL terá efeito
correspondente em VBE pois
(3.7)
VS (fonte não
regulada)
RS
IRs + IC
VZ -
+
VBE
-
VL RL
IB
V V VBE L Z
Fixo
Suponha por exemplo que V L tende a diminuir, então ocorre o seguinte:
VBE diminui, o que pode ser concluido através da Equação (3.7),
IB e IC diminuem devido decréscimo em VBE
IRS diminui uma vez que o nível de condução do transistor diminuiu
VRS diminui devido ao decréscimo em I RS
VL aumenta, compensando sua tendência inicial de diminuir
Uma discussão semelhante pode ser aplicada para uma tendência de
aumento em V L.
3.2.4. Regulador de tensão série usando dois transistores A Figura 3.17 é o esquema de um regulador de tensão série empregando um
segundo transistor para fins de controle.
Função dos elementos que compõem o circuito regulador da Figura 3.17
1o) O diodo zener é um elemento que fornece uma tensão de referência
2o) O transistor T1 é usado como elemento de controle; ele controla a tensão
de saída a partir de uma tensão de correção enviada a ele através de um
circuito comparador
3 o ) O transistor T2 é um comparador DC; ele compara duas tensões, sendo
uma delas a de referência, a outra enviada da carga a ele para que possa
proceder a devida comparação.
-
Fig. 3.17
Não havendo alteração da diferença, na comparação, o comparador não
muda a polarização do circuito de controle. Havendo alguma variação na
diferença, aparece na carga do comparador uma tensão de correção, que é
enviada ao circuito de controle que, por sua vez, procede a uma correção na
tensão de carga.
VS (fonte não
regulada)
VR1 R1
R2
B
IB2
R3
RL VL
VCE1
T1
IC2 IR1 T2
+
IZ - VBE2
+
VZ
IB1
IL
Princípio de funcionamento do circuito regulador da Figura 3.17
a) Suponha inicialmente a variação: um aumento na tensão de entrada, VS
b) Assim, a tensão da carga, VL, tende a aumentar porque
c) Um aumento de VL provoca um aumento da tensão de R3 pois
d) Um aumento de VR3 provoca um aumento de VBE2 porque
e) Devido ao aumento de VBE2, as correntes IB2 e IC2 aumentam
f) Com o aumento de IC2 a tensão VCE2 diminui
g) Uma diminuição de VCE2 provoca um aumento na tensão VR1 porque
h) Com o aumento de VR1 a tensão VCE1 aumenta porque
i) Por último, VL diminui, compensando sua tendência de aumento inicial pois
LR VRR
RV
23
3
3
1CESL VVV
ZRBE VVV 32
ZCESR VVVV 21
V V VCE R BE1 11
V V VL S CE 1
Com esta descrição, conclui-se que o regulador produz uma estabilização da
tensão na carga.
De modo análogo pode-se demonstrar que a tensão da carga mantém-se
estabilizada para o caso de uma diminuição da tensão de entrada.
Análise do circuito da Figura 3.17 para fins de projeto
Aplicando a LTK à malha mais externa do referido circuito, resulta
(3.8)
Da teoria sobre transistores BJT, pode-se afirmar que as tensões nos
terminais do transistor T1 satisfazem a seguinte equação:
(3.9)
Combinado entre si, as equações (3.8) e (3.9), encontra-se:
(3.10)
De acordo com o circuito, pode-se deduzir que
(3.11)
De (3.10) e (3.11), considerando IC2 ≈ IE2=IZ, obtém-se
(3.12)
1CELS VVV
11 CBBELS VVVV
V V V R I IS L BE Z B 1 1 1( )
111 CBBECE VVV
)( 1211111 1 BCCBRRCB IIRVIRVV
Para o caso em que a tensão de entrada é máxima, a Equação (3.12)
assume a seguinte forma particular:
Como IZ,máx IB1,mín, então a equação acima pode ser simplificada para
Da qual obtém-se a seguinte expressão para a corrente IZ,máx:
(3.13)
Para o caso em que a tensão de entrada é mínima, a Equação (3.12) assu-
me a seguinte forma particular:
Desta equação resulta
(3.14)
V V V R I IS max L BE min Z max B min, . , , . , .( ) 1 1 1
.max,1.min,1.max, ZBELS IRVVV
IV V V
RZ max
S max L BE min
, .
, . , .
1
1
)( .max,1.min,1.max,1.min, BZBELS IIRVVV
I IV V V
RZ min B max
S min L BE max
, . , .
, . , .
1
1
1
Como
então, a Equação (2.14) é equivalente a
(3.15)
Dividindo-se, membro a membro, a Equação 3.13 pela Equação 3.15,
encontra-se
Isolando a corrente IZ,máx na equação acima e, chamando esta corrente de
corrente zener máxima para teste do diodo’, IZ,máx,T, segue
II
B max
L max
min
1
1
, .
, .
, .
II V V V
RZ min
L max
min
S min L BE max
, .
, .
, .
, . , .
1
1
1
I
II
V V V
V V V
Z max
Z min
L max
min
S max L BE min
S min L BE max
, .
, .
, .
, .
, . , .
, . , .
1
1
1
IV V V
V V VI
IZ max T
S max L BE min
S min L BE max
Z min
L max
min
, ,
, . , .
, . , .
,
, .
, .
1
1 1
onde IZ,mín é a corrente zener mínima do diodo em teste
Escolha do Transistor T1
O transistor T1 deve ser tal que
VCEO (VS,máx – VL)
IC,max IL,máx
PC,máx (VS,máx – VL)I L,máx
Escolha do Diodo Zener
Escolhe-se uma tensão de referência e, em função dela, é feito um teste pe-
la expressão de IZ,máx,T, para saber se o mesmo pode ou não ser utilizado.
As correntes zener máxima e mínima específicas do diodo escolhido são
simbolizadas por IZ,máx,D e IZ,mín,D, respectivamente
Escolha do Transistor T2
O transistor T2 deve ser tal que
VCEO [(VL VBE1,mín ) – VZ]
IC,máx IZ,máx,D
PC,máx [(VL VBE1,mín ) – VZ ] I Z,máx
Escolha de R1
Da Equação (3.13), tira-se a expressão para R1
Entretanto, para proteção do zener, R1 escolhido deve ser maior que o valor
expresso no membro direito da igualdade acima, ou seja
Por outro lado, da Expressão (3.15), tira-se
RV V V
I
S max L BE min
Z max
1
1
, . , .
, .
RV V V
I
S max L BE min
Z max D
1
1
, . , .
, ,
RV V V
II
S min L BE max
Z min
L max
min
1
1
1
, . , .
, .
, .
.
O R1 escolhido deve ser menor que o valor expresso no lado direito desta
última igualdade para se garantir IZ,min,D. Isto é
Portanto o valor de R1 a ser escolhido deve estar no seguinte intervalo
Potência dissipada por R 1,escolhido
De modo geral, a potência dissipada em R 1,escolhido é
RV V V
II
S min L BE max
Z min D
L max
min
1
1
1
, . , .
, ,
, .
.
V V V
IR
V V V
II
S max L BE min
Z max D
S min L BE max
Z min D
L max
min
, . , .
, ,
, . , .
, ,
, .
, .
1
1
1
1
PV
RD R
R
escolhido
,
,1
1
2
1
No pior caso, tem-se que
Escolha de R2
A corrente de R2 deve ser dez por cento da corrente de coletor de T2. Ou
seja
IR210% de IC2 IR2 0,1 IC2
Pelo circuito, sabe-se que IC2 IZ. Para garantir o limite inferior IC2 IZ,mín,
deve-se ter
V V V VR S max L BE min1 1 , . , .( )
PV V V
RD max R
S max L BE min
escolhido
, ,
, . , .
,
[ ( )]
1
1
2
1
min,
.max,2
2
.max,2
21,0
2 Z
BEZL
R
BEZL
I
VVVR
I
VVVR
No limite superior, tem-se IC2 IZ,máx. Por uma questão de proteção, deve-se
ter
Portanto R2 deve ser escolhido no intervalo
onde:
RV V V
I
L Z BE min
Z max
2
2
0 1
, .
, .,
V V V
IR
V V V
I
L Z BE min
Z max
L Z BE max
Z min
2
2
2
0 1 0 1
, .
, .
, .
, ., ,
IV V V
RZ max
S max L BE min
escolhido
, .
, . , .
,
1
1
IV V V
RIZ min
S min L BE max
escolhido
B max, .
, . , .
,
, .
1
1
1
Potência Dissipada em R2
De modo geral, a potência dissipada em R2 é dada por
A potência máxima de dissipação em R2 é
Cálculo de R3
Parte do circuito da Figura 3.17, contendo R3, está desenhado na Figura a
seguir
PV
Ronde V V V VD R
R
escolhido
R L Z BE,
,2
2
2
2
2
2
PV V V
RD max R
L Z BE min
escolhido
, .,
, .
,
( )2
2
2
2
T2
+
VZ
-
R2 VR2
R3 VR3
+
- VBE2
VL
Aplicando a LTK à malha que contém o zener, a junção base-emissor de T2 e
R3, encontra-se
(3.16)
Por outro lado, aplicando a regra do divisor de tensão, vem
(3.17)
Da Equação 3.17, com R2 = R2,escolhido, encontra-se a expressão para R3:
Substituindo VR3 pela quantidade expressa em 3.16, a equação acima é
Potência Dissipada em R3
De modo geral, a potência dissipada em R3 é dada por
23 BEZR VVV
VR
R RVR L3
3
2 3
RV
V VR
R
L R
escolhido3 2
3
3
,
RV V
V V VR
Z BE
L Z BE
escolhido3
2
2
2
,
PV
Ronde V V VD R
R
R Z BE, 3
3
3
2
3
2
A potência máxima dissipada em R3 é
Exemplo 3.5 - Projeto de um regulador de tensão série com dois transistores,
tendo a mesma configuração mostrada na Figura 3.17 e, com as seguintes
especificações: VS20V10% , IL,máx 1A , VL10V , Vref = 5,1 V
Procedimento do projeto
1o) Escolha do transistor T1. O transistor T1 deve satisfazer as condições:
V CEO (V S,máx – V L ) VCEO (22-10)V12V
IC,máx IL,máx IC,máx 1A
P C,máx (VS,máx – VL) IL,máx PC,máx 12 W
O transistor BD233, por exemplo, satisfaz estas exigências pois tem as
seguintes características:
IC,máx 2 A, VCEO 45V,
PC,máx 25W, mín 20
PV V
RD max R
Z BE max
, ,
, .( )
3
2
2
3
2o) Escolha do diodo Zener
Considerando o valor dado de 5,1V para a tensão de referência, procede-se
com testes para escolha do zener:
a) Inicialmente vamos investigar o diodo BZX79 cujas características são
IZ,mín10mA, PZ,máx 400mW, VZ = 5,1V , IZ,máx78,43mA
Para saber se o diodo identificado acima pode ser usado, calcula-se a
máxima corrente que pode passar pelo zener:
Como o IZ,máx,T=93,7mA , é maior do que o IZ,máx suportável pelo diodo BZX79,
que é 78,43mA, então este diodo não pode ser usado na implementação do
projeto especificado.
IV V V
V V VI
IZ max T
S max L BE min
S min L BE max
Z min
L max
min
, ,
, . , .
, . , .
, .
, .
, .
1
1 1
IV V V
V V VAZ max T, ,
,
,
22 10 0 6
18 10 0 710
1000
2010 3
I mAZ max T, , , 93 7
b) Vamos testar um outro diodo, o BZX87, cujas características são:
IZ,mín 50 mA , PZ,máx 1,3W , VZ 5,1V , IZ,máx 255mA , vem
Para este diodo, encontra-se
Como a corrente zener máxima de teste, IZ,máx,T , é menor do que a corrente
zener máxima suportável pelo diodo, IZ,máx, então este pode ser usado e,
portanto IZ,máx,D 255mA
3o) Escolha do Transistor T2 . O transistor T2 deve satisfazer as condições:
a) VCEO [(VLVBE1,mín) – VZ ] VCEO [(10 0,6V)-5,1V] VCEO 5,5V
b) IC,máx IZ,máx,D (do zener) IC,máx 255mA
c) PC,máx [(VL VBE1,mín ) - VZ] IZ,máx PC,máx [(10V0,6V)-,1V]255 x10-3
PC,máx 1,4W
mAIAVVV
VVVI TZTZ 15610
20
100050
7,01018
6,01022max,,
3
max,,
Um transistor que satisfaz estas exigências é por exemplo o BD135, cujas
características são:
VCEO 45V , IC,máx 1 A , PC,máx 8W
4o) Escolha do resistor R1
Como visto anteriormente, o valor de R1 deve ser escolhido no intervalo
ou seja,
O valor que vamos escolher dentro deste intervalo, é
V V V
IR
V V V
II
S max L BE min
Z max D
S min L BE max
Z min D
L max
min
, . , .
, ,
, . , .
, ,
, .
.
1
1
1
22 10 0 6
255 10
18 10 0 7
1000
2010
3 13
V V V
AR
V V V
A
, ,
(50 )
44 7 731, R
R escolhido1 56,
Potência máxima dissipada por R1
5o) Escolha de R2
O valor de R2 , como visto anteriormente, deve ser escolhido no intervalo
onde:
56
]6,010(22[)]([ 2
,1
2
.min,1.max,
max,, 1
VVV
R
VVVP
escolhido
BELS
RD
P WD max R, , ,1
2 3
V V V
IR
V V V
I
L Z BE min
Z max
L Z BE max
Z min
2
2
2
0 1 0 1
, .
, .
, .
, ., ,
mAIVVV
R
VVVI Z
escolhido
BELS
Z 20456
6,01022.max,
,1
.min,1.max,
.max,
mAIAVVV
IR
VVVI ZB
escolhido
BELS
Z 3,8020
1
56
7,01018.min,.max,1
,1
.max,1.min,
.min,
Portanto, o intervalo em que R2 deve ser escolhido é
ou seja,
Dentro deste intervalo, vamos escolher o valor
Cálculo da potência máxima dissipada por R2
6o) Escolha de R3
10 51 0 6
0 1 204 10
10 51 0 7
0 1 80 3 103 2 3
V V V
AR
V V V
, ,
,
, ,
, ,
211 5222 R
R escolhido2 330,
mWPVVV
R
VVVP RD
escolhido
BEZL
RD 56330
)6,01,510()(22 max,,
2
,2
2
.min,2
max,,
4703306,01,510
6,01,53,2
2
23
R
VVV
VVR
VVV
VVR escolhido
BEZL
BEZ
Cálculo da potência máxima dissipada por R3
3.2.5 Regulador de tensão série usando a configuração Darlington
Na Figura 3.18 os transistores T1 e T1 ’ compõem a configuração Darlington
Fig. 3.18
mWPVV
R
VVP RD
escolhido
BEZ
RD 72470
)7,01,5()(33 max,,
2
,3
2
.max,2
max,,
VS
R1
T1
T1’
T2
R2
R3
RL
Conforme demonstrado anteriormente, a configuração Darlington proporciona
um elevado ganho de corrente, ficando evidente seu emprego no regulador
estudado na seção anterior.
Esta configuração, como se sabe, pode ser encontrada encapsulada num
único invólucro como um único transistor.
Para avaliar as vantagens de seu emprego, considere o projeto anterior
empregando esta configuração
Especificações do projeto
VL10V
IL,máx1 A
VS20V10%
1o) Escolha do Transistor T1 O transistor T1 deve satisfazer as seguintes exigências:
VCEO (22V-10V) VCEO 12V
IC,máx IL,máx IC,máx 1A
PC,máx (22V-10V) x 1 A PC,máx 12W
O transistor escolhido é o BD263, cujas características são
IC,máx 4 A , VCEO 60V , PC,máx 36W , 500
2o) Escolha do Zener
Escolhendo a mesma tensão de referência da solução anterior, ou seja 5,1V
procede-se com teste
Diodo BZX79, cujas características são:
IZ,mín 10mA , PZ,máx 400mW , VZ 5,1V , IZ,máx 78,43mA
A corrente zener máxima para teste é
.min,1
.max,
.min,
.max,1.min,
.min,1.max,
max,,
L
Z
BELS
BELS
TZ
II
VVV
VVVI
IV V V
V V VZ max T, ,
,
,
22 10 1 2
18 10 1 410
1000
50010 3
I mAZ max T, , , 19 64
Como pode ser visto o diodo BZX79 pode ser usado pois sua corrente zener
máxima, 78,43mA ; é maior que a corrente zener máxima de teste, 19,64mA.
É oportuno comentar que, devido ao ganho elevado proporcionado pela
configuração Darlington, tem-se uma corrente de reduzido valor circulando por
R1, em comparação com o caso anterior.
3o) Escolha do Transistor T2
O transistor T2 deve satisfazer as seguintes condições:
a) VCEO [(VLVBE1,mín ) – VZ ] VCEO [(10 1,2V)-5,1V] VCEO 6,1V
b) IC,máx IZ,máx,D IC,máx 78,43mA
c) PC,máx [(VL VBE1,mín ) - VZ] x IZ,máx
PC,máx [(10V1,2V) - 5,1V] x 78,43 x10-3
PC,máx 478mW
O transistor escolhido é o BC337, cujas características são:
VCEO 45V, IC,máx 500mA , PC,máx 625mW
No caso anterior a potência exigida para T2 é PC,máx 1,4W enquanto neste
caso, a potência máxima exigida para T2 deve ser PC,máx 0,478W
4o) Escolha de R1
O valor do resistor R1 deve estar dentro do intervalo
Ou seja,
Um valor dentro deste intervalo é por exemplo
V V V
IR
V V V
II
S max L BE min
Z max D
S min L BE max
Z min D
L max
min
, . , .
, ,
, . , .
, ,
, .
.
1
1
1
22 10 1 2
78 43 10
18 10 1 4
101000
50010
3 1
3
V V V
AR
V V V
A
,
,
,
138 5501 R
R escolhido1 330,
Cálculo da potência máxima dissipada por R1
5o) Escolha de R2
O valor de R2 deve estar dentro do intervalo
onde:
330
)]2,110(22[)]([ 2
,1
2
.min,1.max,
max,, 1
VVV
R
VVVP
escolhido
BELS
RD
P mWD max R, , 1353
V V V
IR
V V V
I
L Z BE min
Z max
L Z BE max
Z min
2
2
2
0 1 0 1
, .
, .
, .
, ., ,
mAIVVV
R
VVVI Z
escolhido
BELS
Z 33330
2,11022.max,
,1
.min,1.max,
.max,
mAImAVVV
IR
VVVI ZB
escolhido
BELS
Z 182330
4,11018.min,.max,1
,1
.max,1.min,
.min,
Substituindo os valores no intervalo onde R2 deve ser escolhido, segue
Ou seja,
Um valor dentro deste intervalo é por exemplo
Cálculo da potência máxima dissipada por R2
6o) Cálculo de R3
A
VVVR
A
VVV323 10181,0
7,01,510
10331,0
6,01,510
13 2 32, ,K R K
R Kescolhido2 15, ,
mWPK
VVV
R
VVVP RD
escolhido
BEZL
RD 3,125,1
)6,01,510()(22 max,,
2
,2
2
.min,2
max,,
KRVVV
VVR
VVV
VVR escolhido
BEZL
BEZ 2105,16,01,510
6,01,53
3
,2
2
23
Cálculo da potência máxima dissipada por R3
3.3 Regulação de Corrente Para introduzir o conceito de regulação de corrente considere os diagramas
mostrados na Figura 3.19
Fig. 3.19
onde INL e IFL são as correntes: sem carga e com carga máxima (a plena
carga). A corrente IL é a corrente na carga para 0 < R L < RL,máx . Idealmente
tem-se que INL=IL=IFL. A regulação de corrente é definida por:
mWPK
VV
R
VVP RD
escolhido
BEZ
RD 8,162
)7,01,5()(33 max,,
2
,3
2
.max,2
max,,
FONTE
IL
RL
FONTE
IFL
RL,max
FONTE
INL
RL=0
regulaçao de correnteI I
I
NL FL
FL
100%
3.3.1 Regulador de corrente
Uma configuração de regulador de corrente está mostrada na Figura 3.20
Fig. 3.20
A corrente IL, através de RL, deve ser constante, independentemente das
variações que possam ocorrer na fonte e/ou na carga. Sendo IE ICIL, então
VRe R EIL (3.18)
Por outro lado, aplicando a LTK à malha que envolve RE e o diodo zener,
VRe VZ – VBE (3.19)
Das Equações (3.18) e (3.19), temos
RE IL VZ – VBE (3.20)
RL
RE
+
VZ
-
RB
IRb
IL
IZ IB
+
VBE -
VL
VRe
VCE
VS
IS
Da Equação 3.20, obtém-se a seguinte expressão para IL:
Por esta última equação nota-se que IL é praticamente constante.
Procedimento para o projeto do circuito
1o) Escolha do transistor
O transistor deve ser tal que
VCEO VS,máx , IC,máx IL, PC,máx VCE,máx IL
onde
VCE,máx VS,máx VBE – VZ – VL,mín , VL,mín 0
Uma vez escolhido o transistor tem-se o valor de mín
2o) Cálculo de VZ
Para o circuito da Figura 3.20, vale a seguinte equação:
(3.21)
IV V
RL
Z BE
E
V V V V VS L CE Z BE ( )
Particularmente para VL=VL,máx, a Equação 3.21 é escrita da seguinte maneira:
(3.22)
Da Equação (3.22) acima, obtém-se a seguinte expressão para VZ:
(3.23)
3o) Cálculo de IZ,máx
Aplicando a LTK à malha de entrada do circuito da Figura 3.20 obtém-se:
Um caso particular da equação acima, para VS=VS,máx, é:
(3.24)
Outro caso particular da mesma equação, para VS=VS,mín, é
(3.25)
V V V V VS min L max CE min Z BE, , , ( )
V V V V VZ S min BE L max CE min , . , ,
V R I I VS B Z B Z ( )
V R I I VS max B Z max B Z, ,( )
V R I I VS min B Z min B Z, ,( )
Passando VZ para o lado esquerdo da igualdade, nas Equações 3.24 e 3.25,
e, em seguida, dividindo a Equação 3.24 pela Equação 3.25, obtém-se
Da equação acima obtém-se a seguinte expressão para IZ,máx
onde IB é a corrente de base do transistor, que é dada por
4o) Escolha de RB
Para se garantir IZ,mín, bem como a proteção do zener, RB deve ser escolhido
no seguinte intervalo
V V
V V
R I I
R I I
S max Z
S min Z
B Z max B
B Z min B
,
,
,
,
( )
( )
I I IV V
V VIZ max Z min B
S max Z
S min Z
B, ,
,
,
( )
II
B
L
min
V V
I IR
V V
I I
S max Z
Z max B
B
S min Z
Z min B
,
,
,
,
Cálculo da potência máxima dissipada em RB
De modo geral a potência dissipada por RB é
onde
A potência máxima dissipada por RB é
5o) Cálculo de RE e da potência dissipada em RE
Para mín 100, tem-se
PV
RD R
R
B escolhidoB
B
,
,
2
V V VR S ZB
PV V
RD max R
S max Z
escolhidoB, ,
,
,
( )
2
1
RV V
Ie P R IE
Z BE
L
D R E LE
,
2
Exemplo 3.6 - Uma fonte de corrente com a configuração da Figura 3.20 cujas especificações são:
IL20mA , VS 20V10% , VL 0 a 10V , RL0 a 0,5K
Procedimento do projeto
1o) Escolha do diodo zener
Para teste, considere o zener BZX79 cujas características são
IZ,mín 10mA , VZ8,3V , PZ,máx400mW , IZ,máx 49mA
A seguir calcula-se a corrente zener máxima de teste
Como IZ,máx,T é menor que a IZ,máx do zener em observação, este pode
ser usado
VVVVVVVVVVV ZCELBESZ 3,83,0106,018min,max,.min,
33
min,
max,
min,max,, 10100
20
3,818
3,82210)
100
2010()(
VV
VVI
VV
VVIII B
ZS
ZS
BZTZ
mAI TZ 21,14max,,
2o) Escolha do transistor
O transistor deve ser tal que
VCEO VS,máx VCEO 22V, IC,máx IL IC,máx 20mA
PC,máx VCE,máx IL PC,máx286mW
onde
VCE,máx VS,máxVBE –VZ –VL,mín22V0,6V-8,3V-0V VCE,máx 14,3V
Transistor escolhido - BC337, cujas características são:
V CEO45V, IC,máx500mA, PC,máx625mW, VCE,mín 0,3V
3o) Escolha de RB
O valor da resistência RB deve ser escolhido dentro do intervalo
Ou seja
Vamos escolher o valor
V V
I IR
V V
I I
S max Z
Z max B
B
S min Z
Z min B
,
,
,
,
22 8 3
49 0 2 10
18 8 3
10 0 2 103 3
V VR
V VB
,
( , )
,
( , )278 951 RB
RB escolhido, 560
Cálculo da máxima potência dissipada em RB
4o) Cálculo de RE
Para se obter um melhor resultado sugere-se colocar em lugar de RE 385,
um resistor fixo de 330 e um resistor variável de 100.
Potência dissipada em RE
mWPVV
R
VVP
BB RD
escolhido
ZS
RD 335560
)3,822()(max,,
2
,1
2
max,
max,,
3851020
6,03,83
E
L
BEZE R
A
VV
I
VVR
mWPIRPEE RDLERD 154)1020(385 ,
232
,
3.4 Regulador com Amplificador Diferencial
Como visto anteriormente, os amplificadores diferenciais amplificam uma
diferença infinitesimal de tensão entre os dois terminais de entrada.
Na Figura 3.21 está representada a configuração básica de um amplificador
diferencial.
Fig.3.21
VCC
A B
VB1
VB2
IC1
RC1
IC2
RC2
VO1
T1
VO2
T2
VO
IE1 IE2
Io
VE
Quando a base de T2 torna-se positiva em relação à de T1, a corrente IE2
aumenta e, como
IoIE1IE2
a corrente IE1 diminui pois Io é constante. A recíproca é verdadeira, ou seja,
quando VB1 VB2, ocorre um aumento em IE1 e uma diminuição em IE2
Fig. 3.22
RP
IC1
RC1
IC2
RC2
Vo
VB1
VB2
T1
IE1
T2
IE2
Io
T3
RE
RB
VZ
VCC
Características de Transferência
Para o amplificador diferencial em estudo, considere que
IC1IE1 e IC2IE2
Para a junção base-emissor, de modo geral, vale a seguinte expressão:
(3.26)
onde:
IS: corrente de saturação; corrente inversa de fuga da junção base-emissor
K : constante de Boltzmann,
K1,38x10-23 J / oK
q : carga do elétron, q1,6x10-19 C
T : temperatura absoluta em graus kelvin; na temperatura ambiente normal
(T300K), a relação (KT/q)0,026V26mV
Como VBE 26mV, o termo -1 da Equação 3.26 é desprezível. Consequente-
mente, a referida equação é aproximadamente equivalente a:
(3.27)
I I eE S
qV
KT
BE
( )1
KT
Vq
SE
BE
eII
Com base em (3.27), as correntes de emissor dos dois transistores são
expressas, respectivamente, por:
Como IoIE1IE2, então
Colocando em evidência a 1a parcela do lado direito da Equação acima, tem-
se
ou, equivalentemente
(3.28)
KT
Vq
SEKT
Vq
SE
BEBE
eIIeeII21
21
KT
Vq
SKT
Vq
So
BEBE
eIeII21
KT
Vq
KT
Vq
KT
Vq
So
BEBEBE
eeII121
1
I I eo E
q
KTV VBE BE
1 12 1
Lembrando que IE1 I C1 e, pelo circuito, VBE2VB2 – VE e VBE1VB1–VE, tem-se
(3.29)
Com procedimento análogo ao procedimento acima, encontra-se
(3.30)
Das Equações 3.29 e 3.30, levantam-se as curvas de (IC1/ Io) e (IC2/Io) em
função de (VB1–VB2) q / KT, como ilustrado na Figura 3.23
Fig. 3.23
I
I
e
C
o
q
KTV VB B
1
12 1
I
I
e
C
o
q
KTV VB B
2
11 2
IC/Io
(VB1-VB2)q/KT
IC2/Io IC1/Io
-10 -8 -6 -4 -2 0 2 4 6 8 10
1,0
0,8
0,6
0,4
0,2
0
Região linear
Como pode ser visto através da Figura 3.23, as características de
transferência são lineares apenas numa pequena região em torno de um
ponto central.
O amplificador diferencial é um ótimo limitador pois quando VB1-VB2 exceder
a aproximadamente 4KT/q ( 100mV), muito pouco incremento de saída é
possível.
3.4.1 Regulador de tensão com um Darlington e um amplificador diferencial
Fig. 3.24
VS
I1 I2
R2
R1 IB
IC3 IC4
T3 T4
Io
R3
VZ
R4
R5
R6
RL VL
T1
T2
VCE
Princípio de funcionamento do regulador
Ao variar o cursor de R5 , varia-se o potencial na base de T4, enquanto o
potencial na base de T3 é fixo e igual a VZ.
Esta variação provoca um aumento ou diminuição de corrente no coletor de
T3 pois, conforme visto na parte de amplificadores diferenciais, Io é constante
e igual a IoIC3IC4
Ou seja, um acréscimo de corrente em IC4 provoca um decréscimo de corrente
em IC3 e vice-versa.
A variação de IC3 provoca uma variação em IB e, consequentemente, em VCE
Como VLVS –VCE , o valor de VL diminui ou aumenta compensando sua
tendência inicial de variar.
Quanto à correção da tensão de saída, VL, em função da variação da tensão
de entrada, VS, o princípio é o mesmo já descrito, onde o controle é exercido
por T1 e T2 .
O amplificador diferencial aumenta a sensibilidade do circuito a variações em
VL.
3.5 Circuitos Integrados Reguladores de Tensão
As diversas unidades de um regulador de tensão são também encontradas
integradas numa única pastilha, chamada CI.
Portanto uma fonte de tensão pode ser composta dos seguintes blocos
funcionais:
1o) um transformador conectado à rede elétrica para baixar a tensão a um
nível desejado,
2o) um circuito retificador de meia onda ou de onda completa,
3o) um filtro capacitivo simples para diminuir a ondulação,
4o) e finalmente um CI regulador de tensão
Uma categoria básica de reguladores de tensão inclui
a) aqueles usados apenas com tensões positivas
b) aqueles usados apenas com tensões negativas
c) e aqueles cuja tensão de saída é ajustável ou fixada
Tipos de reguladores de tensão em CI’s
Os reguladores de tensão que produzem uma tensão regulada fixada positiva
para uma faixa de corrente de carga estão representados no diagrama da
Figura 3.25
Fig. 3. 25
Na Figura 3.25 a tensão de entrada VS, é uma tensão DC não regulada e a
tensão de saída VL, é uma tensão DC regulada.
+
VS
IN OU
CI Regulador
GND
+
CARGA
VL
Tensão diferencial
saída-entrada
IL
As especificações do dispositivo dão:
a) a faixa de tensão sobre a qual a tensão de entrada pode variar, VS sem
prejuízo da regulação
b) a faixa de variação da tensão de saída, VL, resultante de variações da
corrente de carga (regulação de carga) e também de variações na tensão
de entrada (regulação de linha)
Para operar o CI, deve-se manter uma diferença de tensão saída-entrada
Um grupo de reguladores de tensão positiva fixada é a série 78, que produz
tensões fixadas entre 5V e 24V. Na Figura 3.26(a) mostra-se como muitos
desses reguladores são conectados e, na Figura 3.26(b), mostram-se os da
série 79.
Os capacitores C1 e C2 conectados da entrada e saída, respectivamente,
para a terra ajudam a manter a tensão DC.
Na série 79 são disponíveis CI’s reguladores de tensão negativa, que
constituem uma série de CI’s semelhante à série 78 porém, que opera com
tensões negativas, produzindo tensões de saída negativas reguladas.
(a)
(b)
Fig. 3.26
VS C1
IN OU
78XX
GND
C2
+
+ 1 2
3
VS C1
IN OU
79XX
GND
C2
3 2
1
Nas Tabelas 3.1 são mostrados alguns dados típicos das séries 78XX e 79XX
Tabelas 3.1
Número do CI Tensão positiva regulada VS mín
7805 +5V 7,3V
7806 +6V 8,35V
7808 +8V 10,5V
7810 +10V 12,5V
7812 +12V 14,6V
7815 +15V 17,7V
7818 +18V 21V
7824 +24V 27,1V
Número do CI Tensão de saída regulada VS mín
7905 -5V -7,3V
7906 -6V -8,4V
7908 -8V -10,5V
7909 -9V -11,5V
7912 -12V -14,6V
7915 -15V -17,7V
7918 -18V -20,8V
7924 -24V -27,1V
Note que após o prefixo 78 são colocados dois dígitos que indicam a tensão
de saída do regulador. São também disponíveis reguladores de tensão em configurações que
permitem ao usuário estabelecer a tensão de saída num valor regulado
desejado. O LM317, por exemplo, pode operar com tensão de saída regulada
em qualquer valor na faixa de 1,2V a 37V.
Na Figura 3.27 mostra-se uma conexão típica usando o CI LM317
Fig. 3.27
A escolha dos resistores R1 e R2 permite a fixação da tensão de saída Vo em
qualquer tensão desejada na faixa de ajuste (1,2V a 37V).
(3.31)
VREF
+
IR1
R1
Vo
+
VS
IN OU
LM317
IAJUSTÁVEL
R2
VR
RV R Io REF AJUSTAVEL
1
2
1
2
São valores típicos: VREF 1,25V e IAJUSTAVEL 100A
Exemplo 3.7- Determine a tensão de saída regulada usando um LM317,
como na Figura 3.27, dados R1240 e R22,4K.
Aplicando a Equação (3.31), determina-se a tensão pedida neste exemplo.
3.6. Componentes de uma fonte regulada típica e mais conceitos sobre fonte
O diagrama da Figura 3.28 é de uma fonte de tensão típica
VK
V K Ao
1
2 4
2401 25 2 4 100
,, ,
V V V Vo 13 75 0 24 13 99, , ,
Rede
Elétrica
110 Vrms
ou
220 Vrms
Transfor Retifica-
mador cador
Filtro capaci- Vo,f
tivo
CI
regula- Carga
dor
Fig. 3.28
Na Figura 3.29 mostra-se um gráfico ampliado da tensão de saída do filtro, Vo,f • Note que a forma de onda da tensão de saída do filtro possui uma
componente DC (que é o valor médio da tensão) e uma componente AC
(ondulação).
• Quanto menor a variação AC em relação ao valor DC, melhor a operação
de filtragem.
• Suponha que um voltímetro é utilizado para medir o valor médio ( chave seletora na posição DC) e o valor eficaz ou rms (chave seletora na
posição AC).
• Na posição AC, o voltímetro lê somente o valor rms pois nesta posição um
capacitor interno bloqueia o nível DC.
Vo,f
Vmed =VDC
VP
Vmin Vond
0 t
Fig. 3.29
Definições I. Ondulação
A ondulação ou ripple é definida por:
A tensão eficaz ou rms da ondulação, Vrms,ond , é dada por:
A tensão pico a pico da ondulação, Vond , é dada por:
onde:
VP é a tensão de pico da onda retificada ou da ‘ondulação pós-filtragem’
Vmin é a tensão mínima da ‘ondulação pós-filtragem’
IDC é a corrente DC de carga
f é a freqüência da ondulação
%100%100)( ,
DC
ONDrms
DC
rms
V
V
V
ondulaçãodaVr
32,
ONDONDrms
VV
fC
IVVV DC
pOND min
II. Regulação de tensão
• Outro fator importante em uma fonte de tensão é ‘de quanto a tensão DC
varia para o valor da resistência de carga variando de um extremo ao
outro’.
• O valor percentual desta razão, definido por regulação de tensão, é
calculado por:
onde:
VR% é a regulação de tensão
VNL é tensão de saída da fonte, sem carga
VFL é tensão de saída da fonte com carga plena
III. Fator de ondulação do sinal retificado A tensão retificada, antes de ser filtrada, também contem uma componente
DC e uma componente de ondulação. O sinal retificado de onda completa tem
uma componente DC maior e uma ondulação menor do que o sinal retificado
de meia onda.
%100%
FL
FLNL
V
VVVR
a) Meia onda (MO)
• Para um sinal retificado de meia onda,
a tensão DC de saída é: VDC,MO = 0,318 VP
e o valor rms da componente AC é: Vrms,MO = 0,385 VP
• A ondulação percentual de um sinal retificado de meia onda é portanto:
b) Onda completa (OC)
• Para um sinal retificado de onda completa, o valor DC é: VDC,OC= 0,636 VP
e o valor rms da componente AC é: Vrms,OC = 0,308 VP .
Portanto, a ondulação percentual de um sinal retificado de onda completa é:
%121318,0
385,0%100
,
,
P
P
MODC
MOrms
MOV
V
V
Vr
%48636,0
308,0%100
,
,
P
P
OCDC
OCrms
OCV
V
V
Vr
Como o sinal retificado de onda completa tem menos ondulação do que um
sinal retificado de meia onda, o de onda completa é mais vantajoso para a
etapa seguinte de filtragem.
IV. Filtro a capacitor
Um circuito de filtro muito comum é o que utiliza um simples capacitor, como
ilustrado na Figura 3.30.
A tensão rms da ondulação na carga, com a filtragem indicada acima é:
Rede
Elétrica
110 Vrms
ou
220 Vrms
Transfor- Retifica-
mador cador
(OC)
Filtro a capacitor
Fig. 3.30
C
Carga
(RL)
VP VP VP
34,
fC
IV DC
OCrms
Para f=120 Hz (freqüência da tensão retificada em onda completa) temos
onde:
IDC é considerada em mA, C em µF , RL em kΩ
e a tensão DC na carga é
V. Filtro RC
É possível diminuir, ainda mais, a ondulação da tensão de saída do filtro,
Fig 3.30. Isto pode ser feito utilizando uma seção RC2 adicional ao filtro, como
ilustrado na figura 3.31.
CR
V
C
IV
L
DCDCOCrms
2,12,1,
fC
IVV DC
POCDC4
,
CR
IVV
L
DCPOCDC
01,2,
• Análise DC para o filtro RC em conexão com a carga RL Como ambos os capacitores se comportam com circuitos abertos para
componente DC, a tensão DC resultante na carga é:
• Análise AC
Devido ao divisor de tensão entre a impedância AC do capacitor e o
resistor de carga, o valor rms da componente AC na carga é:
12 ,,, CDC
L
LCDCRDC V
RR
RVV
L
1
2
2
,,)//(
)//(Crms
LC
LC
Rrms VRXR
RXV
L
Filtro RC
Fig. 3.31
Rede
Elétrica
110 Vrms
ou
220 Vrms
Transfor- Retifica-
mador cador
(OC)
R
C1 C2
Carga
(RL)
VP VP VP