análise de falhas em placas de circuito impresso (failures analysis)

22
ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS) 1 1 de julho de 2014 Figure 1 Macrovoids - IPC-JSTD-001 / IPC-7095 Figure 2 Planar Microvoids - IPC-JSTD-001 / IPC-7095 Type of the Voids in the Ball Tipos de Espaços Vazios nas esferas (Bolhas de Ar) http://www.ipcoutlook.org/pdf/inclusion_voiding_gull_wing_joints_ipc.pdf 1: Inclusion / Macrovoids – Voids containing products that results from fluxing reactions inherent to the solder reflow/melting process. Also known as process voids, these voids generally do not affect interconnect reliability unless they are present at interfacial regions of the solder joints where cracks can form or they accumulate at other regions of local stress concentration. (Inclusão / Macrovoids - Vazios contendo produtos que resultam de reações inerentes ao processo de reflow / fusão de solda. Também conhecida como vazios de processo, esses vazios geralmente não afetam a confiabilidade de interconexão, a menos que estejam presentes em regiões interfaciais das juntas de solda onde podem formar rachaduras ou se acumulam em outras regiões de concentração de tensões locais.) 2: Planar Microvoids Small voids residing substantially in a common plane at the interface between the printed circuit board (PCB) lands and the solder. These voids are uncommon on PCBs using OSP finishes but can occasionally be found on PCBs with fusible metal surface finishes such as immersion silver [2]. Such metal surface finishes can entrap hollow caverns within the finish deposit as an artifact of the deposition process. These caverns would in turn locally outgas during soldering to produce fine arrays of interfacial voids. Planar Microvoids are generally not detectable in time zero functionality test but can seriously degrade solder joint reliability. (Planar Microvoids - Pequenos vazios que residem substancialmente em um plano comum na interface entre o pad da placa de circuito impresso (PCB) e a solda. Estas cavidades são incomuns em PCBs usando acabamentos OSP, mas ocasionalmente pode ser encontrado em PCB com acabamento superficial de metais fusíveis, como a prata de imersão [2]. Esse acabamento de superfície de metal pode ocasionar cavernas ocas no acabamento como um artefato do processo de deposição. Essas cavernas, por sua vez liberam gases localmente durante a soldagem para produzir finas camadas de vazios interfaciais. Geralmente não são detectáveis durante testes de funcionalidade, mas podem degradar seriamente a confiabilidade da junta de solda.) 3: Shrinkage Voids – Voids caused by the volume

Upload: marcelo-chirai

Post on 06-Jun-2015

231 views

Category:

Technology


2 download

DESCRIPTION

Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

TRANSCRIPT

Page 1: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

1 1 de julho de 2014

Figure 1 Macrovoids - IPC-JSTD-001 / IPC-7095

Figure 2 Planar Microvoids - IPC-JSTD-001 / IPC-7095

Type of the Voids in the Ball Tipos de Espaços Vazios nas esferas (Bolhas de Ar)

http://www.ipcoutlook.org/pdf/inclusion_voiding_gull_wing_joints_ipc.pdf

1: Inclusion / Macrovoids – Voids containing

products that results from fluxing reactions inherent to the

solder reflow/melting process. Also known as process voids,

these voids generally do not affect interconnect reliability

unless they are present at interfacial regions of the solder

joints where cracks can form or they accumulate at other

regions of local stress concentration.

(Inclusão / Macrovoids - Vazios contendo produtos que

resultam de reações inerentes ao processo de reflow / fusão

de solda. Também conhecida como vazios de processo, esses

vazios geralmente não afetam a confiabilidade de

interconexão, a menos que estejam presentes em regiões

interfaciais das juntas de solda onde podem formar

rachaduras ou se acumulam em outras regiões de

concentração de tensões locais.)

2: Planar Microvoids – Small voids residing

substantially in a common plane at the interface between the

printed circuit board (PCB) lands and the solder. These voids

are uncommon on PCBs using OSP finishes but can

occasionally be found on PCBs with fusible metal surface

finishes such as immersion silver [2]. Such metal surface

finishes can entrap hollow caverns within the finish deposit

as an artifact of the deposition process. These caverns would

in turn locally outgas during soldering to produce fine arrays

of interfacial voids. Planar Microvoids are generally not

detectable in time zero functionality test but can seriously

degrade solder joint reliability.

(Planar Microvoids - Pequenos vazios que residem

substancialmente em um plano comum na interface entre o

pad da placa de circuito impresso (PCB) e a solda. Estas

cavidades são incomuns em PCBs usando acabamentos OSP,

mas ocasionalmente pode ser encontrado em PCB com

acabamento superficial de metais fusíveis, como a prata de

imersão [2]. Esse acabamento de superfície de metal pode

ocasionar cavernas ocas no acabamento como um artefato

do processo de deposição. Essas cavernas, por sua vez

liberam gases localmente durante a soldagem para produzir

finas camadas de vazios interfaciais. Geralmente não são

detectáveis durante testes de funcionalidade, mas podem

degradar seriamente a confiabilidade da junta de solda.)

3: Shrinkage Voids – Voids caused by the volume

Page 2: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

2 1 de julho de 2014

Figure 3 Shrinkage Voids - IPC-JSTD-001 / IPC-7095

Figure 4 Micro-Vias Voids - IPC-JSTD-001 / IPC-7095

shrinkage of the solder alloy on the phase change from liquid

to solid. There is a low incidence of shrinkage voids in SnPb

eutectic soldering. They are seen more frequently with

SnAgCu solder alloys. These voids necessarily form in the

regions of the joint that are last to solidify, most frequently in

the middle regions of the solder joint furthest removed from

the interfacial intermetallic regions formed between the

solder and base metals of the components leads or PCB

lands. There are no documented instances showing that

shrinkage voids affect solder joint reliability.

(Vazios por Encolhimento - Vazios causadas pelo

encolhimento do volume da liga de solda sobre a mudança

de fase de líquido para sólido. Há uma baixa incidência de

vazios em solda eutética de SnPb. Vistos com mais freqüência

com ligas de solda SnAgCu. Estes espaços vazios se formam

necessariamente nas regiões de articulação, que são as

últimas a solidificar. Mais frequentemente nas regiões

centrais da solda, mais distante das regiões interfaciais

intermetálicas formados entre a solda e metais de base dos

componentes condutores ou pads da PCB. Não há casos

documentados que mostram que os vazios de contração

afeta a confiabilidade da junta de solda.)

4: Micro-via Voids – Voids that are formed from the

out gassing of micro-vias in a PCB land, either capped or

open. Voids are usually a consequence of solder reflow and

the characteristics of the micro-via. Large micro-via voids

located in stress concentration points within solder joints and

high stress areas of a package can possibly affect reliability of

the interconnect.

(Vazios em Micro-via - Vazios são formados a partir da

gaseificação de micro-vias nos pads da PCB, seja tampado ou

aberto. Os vazios são geralmente em consequência de fusão

de solda. Muitos micro-vazios localizados em pontos de

concentração de tensão dentro de juntas de solda e áreas de

alta tensão de um pacote podem, eventualmente, afetar a

confiabilidade da interconexão.)

5: Intermetallic Microvoids / Kirkendall

Voids – Voids that form within the intermetallic compound

Page 3: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

3 1 de julho de 2014

Figure 5 Kirkendall Voids - IPC-JSTD-001 / IPC-7095

Figure 6 Pinhole Microvoids - IPC-JSTD-001 / IPC-7095

(IMC) between the base metal of the component lead or PCB

land and the solder. These voids do not form immediately

during the soldering process, but grow after extended

thermal aging. IMC Microvoids can substantially degrade the

interconnect reliability through embrittlement of the

interfaces.

(Intermetálicos Microvazios / Kirkendall Voids - Vazios que se

formam dentro do composto intermetálico (IMC) entre o

metal base do chumbo ou o pad do PCB e a solda. Estes

espaços vazios não formam imediatamente durante o

processo de soldadura, mas crescem após envelhecimento

térmico prolongado. IMC microvazios podem degradar

substancialmente a confiabilidade de interconexão através

de fragilização das interfaces.)

6: Pinhole Microvoids – Voids caused by entrapped

PCB fabrication chemicals within pinholes of the Cu lands or

PTH walls that react during the reflow soldering process. The

pinholes occur due to out gassing within the copper plating

process at the PCB fabricator.

(Microvazios em forma de pino - Vazios causados por

produtos químicos de fabricação de PCB aprisionados dentro

de pequenos orifícios dos pads de cobre ou paredes de PTH

que reagem durante o processo de refusão de solda. Os

pinholes ocorrem devido a saída de gás durante o processo

de revestimento de cobre pelo fabricante do PCB.)

Page 4: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

4 1 de julho de 2014

Figure 7 Ball size and shape - IPC-7095

Head in Pillow

IPC-7095B - 4.8 BGA Package Acceptance Criteria and Shipping Format

It is caused by warpage of components or boards at reflow

process, and is aggravated by oxidation.

(Cabeça sobre o Travesseiro / Falha da Solda na esfera - É

causada pelo encurvamento dos componentes ou placas no

processo de refusão, e é agravada pela oxidação.)

Figure 8 Black Pad - IPC-4552

Black Pad

IPC-4552 - 4-14 “Plating Processes Subcommittee”

Plating Thickness: Minimum requirements are established in IPC-6010 series.

It is an acute corrosion of the nickel plating layer, causing it

to appear in black colour. This abnormality has several known

causes. Is characterized by noting the following on the

affected product:

1. PCB is affected uniformly;

2. Thinner nickel deposition measured by XRF/cross-section

analysis;

3. No intermetallic layer formed during final soldering

process;

4. Higher phosphorus levels detected during the final

soldering process; and,

5. Improper balance of nickel bath stabilizers.

(Pad Preto: É uma corrosão aguda da camada de

revestimento de níquel, fazendo-a aparecer em na cor preta.

Esta anormalidade tem várias causas conhecidas. É

caracterizado por referir o seguinte sobre o produto afetado:

1. PCB é afetada de maneira uniforme;

2. Fina deposição de níquel medido pela análise transversal

/cross section;

3. Não forma camada intermetálica durante o processo de

solda final;

4. Níveis de fósforo mais altos detectados durante o processo

de soldagem final; e,

5. Equilíbrio inadequado de estabilizadores de banho de

níquel.)

Page 5: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

5 1 de julho de 2014

Figure 9 75% Barrel Solder Filling – IPC-610E

Figure 10 50% Barrel Solder Filling – IPC-610E

Barrel Solder Filling Preenchimento de solda no barril

IPC-610E – 7.5.5 Supported Holes

Acceptable Class 2 and 3 - A minimum of 75% solder fill, or a

total maximum of 25% depression including both component

(primary) and solder (secondary) sides is permitted.

(Classe 2 e 3 Aceitável - Um mínimo de 75% de

preenchimento de solda, ou um total máximo de 25% de

depressão, incluindo tanto componente (primário) e solda

laterais (secundários) é permitido.)

Acceptable Class 2 / Defect Class 3 - As an exception to fill

requirements on internal layer thermal heat sink planes

associated with plated through holes, a 50% vertical fill of

solder is permitted, but with solder extending 360° around

the lead with 100% wetting to barrel walls and to the lead on

the solder (secondary) side. Component lead must also be

visible on solder side of connection.

(Classe 2 Aceitável / Classe 3 Defeito - Como exceção para

requisitos de preenchimento de camada interna em planos

dissipadores de calor associados a PTHs, é permitido um

preenchimento vertical de 50% da solda, mas com a solda

estendendo-se 360 ° em torno do terminal com 100% de

molhamento para paredes do barril e do terminal no lado da

solda (secundário). O terminal do componente também deve

ser visível no lado da conexão da solda.)

Page 6: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

6 1 de julho de 2014

Figure 11 Resin Smear – IPC A600G

Figure 12

Figure 13

Resin Smear is the effect of resin adhering to the

inner copper layer in the hole wall. IPC A600G – 3.1.5 Etchback

http://www.uniontool.co.jp/english/tech_02-05.html

http://www.matrixusa.us/pdfs/solutions/Understanding%20the%20Drilling%20Process

es.pdf

http://www.pcbco.com.au/pcb_etchback.html

(Esfregaço de resina é o efeito de resina aderente à camada de cobre

no interior da parede do furo.)

Acceptable − Class 1, 2, 3 • Etchback between 0.005 mm [0.00020 in] and 0.08 mm [0.0031 in]. • Shadowing is permitted on one side of each land.

Aceitável − Classes 1, 2, 3 • Remoção entre 0.005 mm [0.00020 in] and 0.08 mm [0.0031 in]. • O sombreamento é permitido em um dos lados de cada placa.

Nonconforming - Class 1, 2, 3 • Defects either do not meet or exceed

Não conforme - Classes 1, 2, 3 • São defeitos quando não atendem ou excedem.

Page 7: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

7 1 de julho de 2014

Figure 14 Wicking – IPC A600G

Wicking - Plating that migrates along the

glass fibber insulation layer IPC A600G – 3.3.12 Wicking

Acceptable − Class 3 • Wicking does not exceed 80 μm [3,150 μin]. Acceptable − Class 2 • Wicking does not exceed 100 μm [3,937 μin]. Acceptable − Class 1 • Wicking does not exceed 125 μm [4,291 μin]. Nonconforming – Class 1, 2, 3 • Defects exceed above criteria.

Wicking - Galvanização que migra ao longo da camada de

isolamento de fibra de vidro

Aceitável − Classe 3 • Não deve exceder 80 μm [3,150 μin]. Aceitável − Classe 2 • Não deve exceder 100 μm [3,937 μin]. Aceitável − Classe 1 • Não deve exceder 125 μm [4,291 μin]. Não conforme – Classe 1, 2, 3 • Quando exceder os critérios acima.

Page 8: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

8 1 de julho de 2014

Figure 15

Figure 16 Roughness or nodules – IPC A600G

Hole wall roughness - irregularities generated

on the hole wall by the drilling process

IPC A600G

Rugosidade da parede do furo - As irregularidades geradas na

parede do furo pelo processo de perfuração

Target Condition − Class 1, 2, 3 • Plating is smooth and uniform throughout the hole. No evidence of roughness or nodules. Condição Ideal − Classes 1, 2, 3 • Camada lisa e uniforme ao longo do furo. Sem evidência de rugosidade ou nódulos.

Acceptable − Class 1, 2, 3 • Roughness or nodules do not reduce plating thickness below absolute minimum requirements or hole diameter below minimum requirements. Aceitável − Classes 1, 2, 3 • Rugosidades ou nódulos não devem reduzir a espessura da camada ou o diâmetro do furo abaixo dos requerimentos mínimos. Nonconforming - Class 1, 2, 3 • Defects either do not meet or exceed above criteria.

Não conforme - Classes 1, 2, 3 • Defeitos quando não atendem ou excedem os critérios acima.

Page 9: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

9 1 de julho de 2014

Figure 17 Laminate Voids – IPC 600G

PCB Void IPC A600G – 3.1.1 Laminate Voids (Outside Thermal Zone)

Tipos de Espaços Vazios na placa (Bolhas de Ar)

Acceptable − Class 2, 3 • Void less than or equal to 0.08 mm [0.0031 in] and does not violate minimum dielectric spacing. • Laminate anomalies or imperfections, such as voids or resin recession, in Zone A areas that have been exposed to thermal stress and rework simulation. • Multiple voids between two adjacent plated-through holes in the same plane shall not have combined length which exceeds these limits. Acceptable − Class 1 • Void less than or equal to 0.15 mm [0.00591 in] and does not violate minimum dielectric spacing. • Laminate anomalies or imperfections, such as voids or resin recession, in Zone A areas that have been exposed to thermal stress and rework simulation. • Multiple voids between two adjacent plated-through holes in the same plane shall not have combined length which exceeds these limits. Nonconforming - Class 1, 2, 3 • Defects either do not meet or exceed above criteria.

Aceitável − Classes 2, 3 • Vazios menores ou iguais a 0.08 mm [0.0031 in] e que não violam o espaçamento dielétricos mínimo. • Anomalias no laminado ou imperfeições, como vazios ou reentrâncias da resina, nas áreas da Zona A que são expostas a stress térmico e simulação de retrabalho. • Múltiplos vazios entre dois furos passantes adjacentes no mesmo plano não devem ter uma combinação de comprimento que exceda estes limites. Aceitável − Classe 1 • Vazios menores ou iguais a 0.15 mm [0.00591 in] e que não violam o espaçamento dielétricos mínimo. • Anomalias no laminado ou imperfeições, como vazios ou reentrâncias da resina, nas áreas da Zona A que são expostas a stress térmico e simulação de retrabalho. • Múltiplos vazios entre dois furos passantes adjacentes no mesmo plano não devem ter uma combinação de comprimento que exceda estes limites. Não conforme - Classes 1, 2, 3 • Defeitos quando não atendem ou excedem os critérios acima.

Page 10: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

10 1 de julho de 2014

Crack (Rachadura)

IPC A600G – 3.3 PLATED-THROUGH HOLES − GENERAL

Figure 18 Crack

3.3.1 Annular Ring − Internal Layers Anel Anular – Camadas Internas

Target Condition – Class 1, 2, 3 • All holes accurately registered in center of a land. Condição Ideal – Classes 1, 2, 3 • Furo centralizado com a região de aterramento. Acceptable – Class 3 • Annular ring measures 0.025 mm [0.000984 in] or more. Acceptable – Class 1, 2 • Hole breakout is allowed provided the land/conductor junction is not reduced below the allowable width reduction in 2.10.1.1 and minimum lateral spacing is maintained. Aceitável – Classe 3 • Anel anular medindo 0.025 mm [0.000984 in] ou mais. Aceitável – Classes 1, 2 • Rompimento é permitido desde que a junção do terra / condutor não se encontre abaixo da redução da largura permitida na norma 2.10.1.1 e o espaçamento mínimo lateral seja mantido. Nonconforming - Class 1, 2, 3 • Defects either do not meet or exceed above criteria.

Não conforme - Classes 1, 2, 3 • Defeitos quando não atendem ou excedem os critérios acima.

Page 11: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

11 1 de julho de 2014

Figure 19 Solder in Lead Bend

SOLDER IN STRESS RELIEF BEND

Solda em Excesso sobre a curvatura de alívio

IPC A610 – 7.5.5.6 Supported Holes – Solder Conditions – Solder in Lead Bend

NASA-STD-8739.3 [13.6.2.b.6]

Solder extends into the stress relief bend and contacts the part body end seal. The topside of the lead is not discernible.

A solda se estende para a dobra e contatos do selo final. A parte

superior do terminal não é perceptível.

Figure 20 Maximun Heel Fillet Height (E)

Maximun Heel Fillet Height (E)

Altura máxima do filete do calcanhar

IPC A610 – 8.3.5.5 Flat Gull Wing Leads

IPC A610C - 12.2.5.5 Terminal Tipo Fita Plana (‘‘Flat Ribbon’’), Tipo

L e Asa de Gaivota(‘‘Gull Wing’’), Máxima Altura do Filete do

Calcanhar (‘‘Heel Fillet Height’’) (E)

Acceptable - Class 1

Defect - Class 2,3 • Solder touches the body of a plastic component, except for SOICs and SOTs. • Solder touches the body of a ceramic or metal component.

Aceitável - Classe 1 Defeito - Classes 2,3 • A solda toca no corpo do componente plástico, exceto para SOICs e SOTs. • A solda toca no corpo do component cerâmico ou metálico.

Page 12: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

12 1 de julho de 2014

Figure 21 Minimum Side Joint Length (D)

Minimum Side Joint Length (D)

Comprimento Mínimo da Junção Lateral

IPC A610 – 8.3.5.4 Flat Gull Wing Leads

Defect - Class 1 • Minimum side joint length (D) is less than the lead width (W) or 0.5 mm [0.02 in], whichever is less. Defect - Class 2,3 • When foot length (L) is greater than 3 (W), minimum side joint length (D) is less than 3 lead widths (W) or 75% (L), whichever is longer. • When foot length (L) is less than 3 (W), (D) is less than 100% (L).

Defeito - Classe 1 • Mínimo comprimento da junta lateral (D) é menor do que a espessura do terminal (W) ou 0,5 mm [0,02 pol.], o que for menor. Defeito - Classes 2,3 • O comprimento da junta lateral (D) é menor do que a espessura do terminal (W) ou 75% do comprimento do terminal (L), o que for menor.

Page 13: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

13 1 de julho de 2014

Figure 22 Bridging

Bridging

Excesso de Solda – Curto Circuito

NASA-STD-8739.3 [13.6.2.c.4]

IPC A-610D - 5.2.6.2 Soldering Anomalies – Excess Solder – Bridging

Defect - Class 1,2,3 • A solder connection across conductors that should not be joined. • Solder has bridged to adjacent no common conductor or component.

Defeito - Classes 1,2,3 • Conexão de solda entre condutores que não devem ser unidos. • Solda se ligou a um condutor adjacente não comum ou component.

Page 14: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

14 1 de julho de 2014

Figure 23 Solder Ball

Solder Ball

Excesso de Solda – Bolas de Solda

IPC A-610D - 5.2.6.1 Soldering Anomalies – Excess Solder – Solder Ball/Solder Fines

Defect - Class 1,2,3 • Solder balls violate minimum electrical clearance. • Solder balls are not entrapped in no-clean residue or encapsulated with conformal coating, or not attached (soldered) to a metal surface. Defeito - Classes 1,2,3 • As bolas de solda violam a distância mínima entre pontos. • Bolas de solda não são aprisionadas nos resíduos no-clean ou encapsuladas com revestimento isolante, ou não ligado (soldado) a uma superfície metálica.

Page 15: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

15 1 de julho de 2014

Figure 24 Solder Webbing / Splashes

Solder Webbing / Splashes

Teias de Solda / Solda Salpicada

IPC A-610D - 5.2.6.3 Soldering Anomalies – Excess Solder – Solder

Webbing/Splashes

Defect - Class 1,2,3 • Solder webbing / splashes Defeito - Classes 1,2,3 • Teias de solda / Solda salpicada

Page 16: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

16 1 de julho de 2014

Figure 25 Solder Projections

Solder Projections

Projeções de Solda

IPC A-610D - 5.2.6.9 Soldering Anomalies – Solder Projections

Defect - Class 1,2,3 • Solder projection violates assembly maximum height requirements or lead protrusion requirements. • Projection violates minimum electrical clearance. Defeito - Classes 1,2,3 • A projeção de solda viola os requisitos de altura máxima ou requisitos de protrusão de terminal para montagem, o que for maior. • A projeção viola o espaçamento mínimo entre condutores.

Page 17: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

17 1 de julho de 2014

Figure 26 Damage

Damage Danos

IPC A-610D – 9 Component Damage

NASA-STD-8739.3 [13.6.2.a.7]

Defect - Class 1,2,3

• Chip out or crack: • Enters into the seal. • Exposes the lead in an area not normally exposed, • Exposes an internal functional element or compromise integrity of component, • There are cracks leading from the chip out on a ceramic body component, • Chips or cracks in glass body, • Cracked or damaged glass bead. • Required identification is missing due to component damage. • The insulating cover is damaged to the extent that the internal functional element is exposed or the component shape is deformed. • Damaged area shows evidence of increasing. • Damage permits potential shorting to adjacent components or circuitry.

Defeito - Classe 1,2,3

• Qualquer lasca que exponha os eletrodos. • Rachaduras, lascas ou qualquer tipo de dano nos componentes de corpo de vidro. • Qualquer lasca nos elementos resistivos. • Qualquer rachadura ou fratura de esforço.

Page 18: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

18 1 de julho de 2014

Figure 27 Dirt

Dirt Partículas

IPC A-610D – 10.4.2 Particulate Matter

Defect - Class 1,2,3

• Dirt and particulate matter on assembly, e.g., dirt, lint, dross, metallic particles, etc., see 5.2.6.1 for exceptions. Defeito - Classe 1,2,3

• Sujeira e partículas na montagem, ex., poeira, fiapos, escória, partículas metálicas, etc.

Page 19: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

19 1 de julho de 2014

Figure 28 Flux Residue

FLUX RESIDUE Resíduo de Fluxo

IPC A-610D – 10.4.1 Flux Residues

Defect - Class 1,2,3

• Discernible residue from cleanable fluxes, or any activated flux residues on electrical contact surfaces. Note 1. Class 1 may be acceptable after qualification testing. Check also for flux entrapment in and under components. Note 2. Flux residue activity is defined in J-STD-001 and J-STD-004. Note 3. Processes designated ‘‘no-clean’’ need to comply with end-product cleanliness requirements. Defeito - Classe 1,2,3

• Resíduo discernível de fluxo limpável ou qualquer resíduo de fluxo ativado nas superfícies de contato elétrico. Nota 1. Classe 1 pode ser aceitável após o teste de qualificação.

Verifique também quanto ao armadilhamento de fluxo dentro e embaixo dos componentes. Nota 2. A atividade de resíduo de fluxo está definida no IPC/EIA J-

STD-001 e ANSI/J-STD-004. Nota 3. Processos designados como ‘‘não requerendo limpeza

(‘‘no-clean’’)’’ necessitam observar os requisitos de limpeza do produto final.

Figure 29 White Residue

WHITE RESIDUE Resíduo Branco

IPC A-610D – 10.4.3 Chlorides, Carbonates and White Residues

Defect - Class 1,2,3

• White residue on PWB surface. • White residues on or around the soldered termination. • Metallic areas exhibit crystalline white deposit. Note: White residues resulting from no-clean or other processes

are acceptable provided the residues from chemistries used have been qualified and documented as benign. See 10.4.4.

Defeito - Classe 1,2,3

• Resíduo branco na superfície PWB. • Resíduos brancos sobre ou em volta das terminações soldadas. • Áreas metálicas exibindo depósito branco cristalino. Nota: Os resíduos brancos resultantes de processos que não

requeiram limpeza (‘‘no-clean’’) ou outros processos são aceitáveis, contanto que os resíduos dos produtos químicos usados tenham sido qualificados e documentados como inofensivos.

Page 20: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

20 1 de julho de 2014

Representative images of some of the solder related defect found on printed circuit assemblies.

Top row—left to right: head in pillow, graping, misregistration short and over heated flux.

Second row—left to right: tombstoning, Insufficient solder with open, popcorning.

Third row—left to right: dewetting, blowhole, shorting between adjacent leads.

Fourth row—left to right: cracked solder joints, voids, excessive solder.

Bottom row—left to right: cracked component, tin whisker, open (lifted lead). By: http://digital.trafalgarmedia.com/i/237405

Page 21: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

21 1 de julho de 2014

Cross-sectional micrographs of printed circuit defects caused by soldering are provided above. Clockwise from the upper left-hand corner they are: corner crack, barrel crack , pad lifting, post separation, pad cratering ,hole wall pull away, resin recession and delamination. By: http://digital.trafalgarmedia.com/i/237405

Page 22: Análise de Falhas em Placas de Circuito Impresso (Failures Analysis)

ANÁLISE DE FALHAS EM PLACAS DE CIRCUITO IMPRESSO (PCBA FAILURE ANALYSIS)

22 1 de julho de 2014

http://www.struers.com/resources/elements/12/45662/e-Structure%2010-E.pdf