Altera Excalibur

Galileu Batista

O que é …

Um dispositivo configurável com Um processador ARM 922T 200 MHz

RISC 32-bitMMU e Cache (8KB Inst + 8KB Dados)

Um PLD APEX 20KE Barramento AMBA (AHB) Suporte a memória

Interna: SRAM 128KB/256KB (dual/single)Barramento de Expansão: até 128MB

Arquitetura Geral

Propriedades do Dispositivo

Arquitetura do Processador

Processador x PLD

Processador Boot de Dispositivoexterno Execução de código próprio Comunicar-se com mundo exterior Configurar/reconfigurar o PLD

PLD Implementar periféricos (Ethernet MAC, PCI) Periféricos com acesso direto às memórias Periféricos controlados pelo processador Outros IPs ….

Arquitetura PLD (MegaLABs)

Arquitetura do MegaLAB

1 MegaLAB = 16-24 LAB + 1 ESB*

*Embedded System Block

Arquitetura de um LE

Cascade em todo o MegaLAB

LE – Modo Normal

LE Modo Normal - Exemplo

LE – Modo Aritmético

LE – Modo Aritmético - Exemplo

LE – Modo Contador

Embedded System Block

Um bloco de macro células 32 entradas

Modos de operação Produto de Termos

16 macro células Memória

CAM FIFO ROM e RAM

Malha de Interconexão

Interconexão - Detalhes

Ferramentas de Desenvolvimento

SOPC Builder Geração de Periféricos

Kernel de Sistema Operacional Mapas de Memória Rotinas para acesso aos periféricos Drivers para o Sistema Operacional

Configuração

Quartus II Configuração para HDL do usuário

GnuPRO Código para o processador

SOC Builder

“Programando” Excalibur

O código objeto para o ARM Obtido pela programação C/C++

A configuração do PLD Obtida a partir do VHDL ou Verilog

Parametrização do Processador Booting device / Endianess Clock / Memória….

Fluxo de Desenvolvimento

Exemplo de Sistema