xtensa lx processador configurável tensilica

jun. 2006 Xtensa LX 1

Emilena Specht

2006/1

Xtensa LXProcessador Configurável Tensilica

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL

INSTITUTO DE INFORMÁTICA

CMP237 – Arquitetura e Organização de Processadores


Introdução

• Sistemas embarcados:– potência – energia – área – desempenho


Introdução

• Sistemas embarcados:– aplicações conhecidas– propósitos diferentes– time-to-market

• Solução: ASIPs (Application Specific

Instruction Processors)


Introdução

• ASIPs


Introdução

• Xtensa LX• ASIP da Tensilica Inc.• Lançado em 2004• Sintetizável• Extensível• Configurável


Introdução

• Xtensa LX• ASIP da Tensilica Inc.• Lançado em 2004• Sintetizável• Extensível• Configurável =/= Reconfigurável


Introdução

• Xtensa LX• Aplicações DSP• Data-intensive • Controle• Low-power


Sumário

• Overview

• Funções Básicas

• Funções Configuráveis

• Funções Opcionais

• Funções Estendidas

• Ambientes


Overview


Funções Básicas

• RISC 32-bits

• ULA 32-bits

• Pipeline de 5 ou 7 estágios

• Conjunto básico de 80 instruções– Instruções convencionais RISC– Compare-and-branch– Tamanho da instrução: 16-bits e 24-bits


Funções Básicas

• Impacto do tamanho da instrução– 16-bits: tamanho do código reduzido– 24-bits: performance na execução


Funções Básicas

• Formato das instruções


Funções Configuráveis

• Banco de registradores– Máx 64 para propósito geral– Máx 6 para propósitos especiais

• Unidade de load/store – Ciclos para acesso à memória


Funções Configuráveis


Funções Opcionais

• Multiplicador 32-bits

• Unidade de ponto-flutuante

• Instruções opcionais– MAC 16-bits– Vectra LX DSP Engine


Funções Opcionais

• Opcionais e configuráveis– Interface de acesso a barramento externo PIF

• 32, 64 ou 128-bits, com opção de DMA

– Xtensa Local Memory Interface (XLMI)• caches de dados e instruções

– até 32KB, 4-way-set associative

– política de coerência (write-back ou write-through)

• Little Endian/Big Endian


Funções Opcionais


Funções Estendidas

• Tensilica Instruction Extension (TIE)– Linguagem para descrição de instruções– Novas instruções são de 32-bits– Coexistência com o ISA base do Xtensa LX– Restrições:

• Semântica equivalente à lógica combinacional

• Execução da instrução em 1 ciclo de relógio

• Codificação da instrução



• Tensilica Instruction Extension (TIE)



• Tensilica Instruction Extension (TIE)

Base: Xtensa que não implementa

TIE

Speed-up



• Flexible Length Instruction Xtensions (FLIX)– Cada instrução definida: múltiplas e

independentes operações– 32-bits ou 64-bits



• Flexible Length Instruction Xtensions (FLIX)– paralelismo– 2 a 15 pipelines – Filas e portas de I/O para comunicação

externa– Custo no controle: 2 mil gates


Em números


Ambiente Tensilica

XCC

Instruction Set Simulator


Ambiente Tensilica

XPRES


Ambiente Tensilica

• Custo:– Licenciamento para um único projeto:

US$550.000 (2004)– Inclui as ferramentas padrão de

desenvolvimento– Compilador C/C++, Simulador do

conjunto de instruções, compilador TIE e XPRES são cobrados separadamente


Referências

• Tensilica Inc. Xtensa LX Product Brief. 2004.Disponível em http://www.tensilica.com (2006).

• Tensilica Inc. FLIX: Flast Relief for Performance-Hungry Embedded Applications. Tensilica White Paper. Fev, 2005.

• Berkeley Design Technology, Inc. An Independent Analysis of the Tensilica Xtensa LX Processor with Vectra LX. 2005

• Gonzalez, Ricardo E. Xtensa: a Configurable and Extensible Processor. IEEE Micro, Mar-Abr 2000, p. 60-70.

• Eclipse home page. http://www.eclipse.org/


Emilena Specht

2006/1

Xtensa LXProcessador Configurável Tensilica

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL

INSTITUTO DE INFORMÁTICA

CMP237 – Arquitetura e Organização de Processadores

[email protected]

xtensa lx processador configurável tensilica

Documents