Micro e NanoelectrónicaLCEE

Micro e NanoelectrónicaLCEE

Corpo docente:

– Marcelino Santos (marcelino.santos@ist.utl.pt)

2007/08

From http://www.amd.com

Da Electrónica às Nanotecnologias

Lei de Moore

Durante os últimos 40 anos:

– 25% redução / ano do custo por função– 15% (média) crescimento / ano do mercado de

semicondutores

Possível devido a:Decrescimento exponencial da mínima dimensão

padronizável na fabricação de CIs, o que levou a duplicar o número de transístores cada 1.5 anos

300 mm wafers,.13 um technology,40 M transistor uP,2 GHz - 50 W chips,Few hundred pins

Complexidade

Time-to-V

olume

Objectivo

Análise e Projecto deSistemas ElectrónicosIntegrados

ênfase em:- VLSI (CMOS)- ambiente, metodologias e ferramentas de CAD- compromissos técnico-económicos do projecto

Ambiente deDesenvolvimento

de um Produto

CI (Chip)

Porta Lógica

Eléctrico

VoutVin VoutVin

Módulo (RTL)+

Físico

n+S D

n+

G

Níveis de Abstracção no Projecto de um CI

Sistema

Placa

FPGAASIC

System-on-a-ChipDSP

µµµµP

Amplificadores

Filtros

ConversoresAD/DA

Cores

Memórias

Portaslógicas

Pardiferencial

Fontes decorrente

Díodos

R, L, C

SCRs, IGBTs

Componentes

complexos

Blocos e

componente

s simples

Estruturas

básicas

Dispositi

vos

DIGITAL ANALÓGICONívelhierárquico

Placa desom de PC

pré-amplif.audio

Amp. depotência

motherboardde PC

PC

Sintonizadorde rádio

TVMáquina decalcular

medidor dedistância

Rádiodespertador

seguidor Andaresde saída

emissor/fontecomum cascode

Transístores

InterruptoresMOS

Osciladores

Articulação entre as disciplinas de: E I E II MicroE SID SIA

Projecto de Microelectrónica

Contexto nacional– Chipidea-MIPS,– Integration,– Coreworks,– Acacia / Silicon & Software Systems (S3),– Tecmic

Contexto internacional– AMI Semiconductor,– INTEL,– ...

1. Projecto Físico de Sistemas Integrados Monolíticos

• Contexto: no Universo da Lei de Moore, desenvolvimento de novos produtos• Roteiro ITRS. ASICs e FPGAs• Fluxo de Projecto. EDA (Electronic Design Automation)• Tecnologias de Fabricação (CMOS, Bipolar e BiCMOS)• Fabricação, Isolamento e Interligação de Componentes• Regras de Desenho Geométrico, DRC (Design Rule Checking)• LVS (Layout Versus Schematics): Implantação e Secção Transversal• Modelação e Simulação de Circuitos em Tecnologias MOS• Requisitos de projecto: complexidade, desempenho, potência, qualidade• Parâmetros de Optimização do Projecto Físico• Processos de Fabricação: Litografia, Implantação Iónica, etc

Programa

Programa (cont.)

2. Projecto de Circuitos Integrados

• Projecto de circuitos analógicos: andares simples, pares diferenciais, espelhos de corrente

• Projecto de circuitos digitais CMOS: inversor, interruptor bidireccional, NAND, NOR, multiplexers, inversor com saída tri-trate, AOI, full adder, latch, flip-flop D, distribuição de sinais de relógio, DLLs e PLLs.

Programa (cont.)

3. Teste de Sistemas Digitais

• Necessidade do Teste• Fases: Planeamento, Preparação e Aplicação• Objectivos e TRP (Test Resource Partitioning)• Defeitos e Faltas. Modelação e Simulação de Faltas (FS)• Técnicas de Geração de Vectores: Algébricas e Algorítmicas• Técnicas de Detecção em Corrente e em Atraso• Projecto para Testabilidade: scan, boundary-scan, BIST

Programa (cont.)

4. Compromissos Técnico-Económicos

• Qualidade: do Processo, do Teste e do Produto. Métricas de Qualidade• Rendimento de Produção: Modelos• Teste ao Nível do Cristal (Waferprobe) e Teste Final• Custos de produção. Encapsulamento• Custos Fixos (NRE, Non-Recurring Engineering) e Variáveis• Estilos de Layout. Escolha de Tecnologia (GA, SOG, PLD, FPGA)

1. R. Jacob Baker, CMOS: Circuit Design, Layout, and Simulation, ISBN 047170055X, Wiley-IEEE, 2nd Edition, 2005

2. R.L. Geiger, P.E. Allen, N.R. Strader, VLSI Design Techniques for Analog and Digital Circuits, McGrawHill, 1990.

3. Jan M. Rabaey, Digital Integrated Circuits: a Design Perspective, Prentice Hall, 1996 (2nd. Edition, 2002)http://bwrc.eecs.berkeley.edu/IcBook/

4. Michael L. Bushnell, Vishwani D. Agrawal, Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI Circuits, Kluwer Academic Publishers, 2000.

http://www.ece.wisc.edu/~va/COURSE/lectures.html5. M.B. Santos, F.M. Gonçalves, J.P. Teixeira, ME:

– Colectânea de Transparências, – Colectânea de Problemas, IST, 2002.

6. David Johns and Ken Martin, Analog Integrated Circuit Design, ISBN-0-471-14448-7, Wiley, 1996.

Bibliografia

Também é usado em

SIA

Avaliação contínua e Exame final:

1- Contínua:1.1- Laboratório: obrigatório 4 labs; avaliado 1 lab1.2- Entrega intermédia do projecto (até 9/5): 10%1.3- Relatório do projecto de um módulo de um circuito

integrado - forma de artigo + datasheet

A entrega intermédia deve incluir: 1 – Introdução, 2 – Esquema eléctrico e 3 – Simulações do esquema eléctrico (do artigo a entrgar no fim)

2. Exame final: 50 % (maior ou igual a 8.0)

Avaliação

Calendário

Cap 5 – EMC; SEUs19-Jun17-Jun17ProjectoProb 9Cap 5 – EMC; SEUs12-Jun10-Jun16ProjectoProb 8Cap 4 – Economia05-Jun03-Jun15ProjectoProb 7Cap 3 – Teste29-Mai27-Mai14

Cap 3 – Teste22-Mai20-Mai13ProjectoProb 6Cap 2 Proj. Digital15-Mai13-Mai12ProjectoProb 5Cap 2 Proj. Digital08-Mai06-Mai11

Cap 2 Proj. Digital01-Mai29-Abr10ProjectoProb 4Cap 2 Proj. Analógico24-Abr22-Abr9ProjectoProb 3Cap 2 Proj. Analógico17-Abr15-Abr8tutorial 2Prob 2Cap 2 Proj. Analógico10-Abr08-Abr7tutorial 2Prob 1Cap 1 – Tecnologias03-Abr01-Abr6

27-Mar25-Mar5Cap 1 – Tecnologias20-Mar18-Mar4

tutorial 1Cap 1 – Tecnologias13-Mar11-Mar3tutorial 1Cap 1 – Tecnologias06-Mar04-Mar2InscriçõesCap 1 – Tecnologias28-Fev26-Fev1LaboratórioPráticasTeóricasDatasSemana

Inscrições no laboratório

No fenix, na página da disciplina:

29/02, entre as 11 e as 18h

3 alunos por grupo, inscrições individuais