vivado design suite - xilinx...プログラムおよびデバッグ japan.xilinx.com 2 ug908...

Vivado Design Suite ユーザーガイド

プログラムおよびデバッグ

UG908 (v2013.1) 2013 年 3 月 20 日

プログラムおよびデバッグ japan.xilinx.com 2UG908 (v2013.1) 2013 年 3 月 20 日

Notice of DisclaimerThe information disclosed to you hereunder (the “Materials”) is provided solely for the selection and use of Xilinx products.To the maximum extent permitted by applicable law:(1) Materials are made available "AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (including your use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same.Xilinx assumes no obligation to correct any errors contained in the Materials or to notify you of updates to the Materials or to product specifications.You may not reproduce, modify, distribute, or publicly display the Materials without prior written consent.Certain products are subject to the terms and conditions of the Limited Warranties which can be viewed at http://www.xilinx.com/warranty.htm; IP cores may be subject to warranty and support terms contained in a license issued to you by Xilinx.Xilinx products are not designed or intended to be fail-safe or for use in any application requiring fail-safe performance; you assume sole risk and liability for use of Xilinx products in Critical Applications:http://www.xilinx.com/warranty.htm#critapps.© Copyright 2012 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx in the United States and other countries.All other trademarks are the property of their respective owners.

本資料は英語版 (v2013.1) を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、新情報につきましては、必ず新英語版をご参照ください。

この資料に関するフィードバックおよびリンクなどの問題につきましては、[email protected] までお知らせください。いただきましたご意見を参考に早急に対応させていただきます。なお、このメールアドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。

改訂履歴次の表に、この文書の改訂履歴を示します。

日付バージョン改訂内容

2012 年 7 月 25 日 2012.2 初版

2012 年 10 月 16 日 2012.3 ビットストリーム設定をアップデート

2012 年 12 月 18 日 2012.4 波形コンフィギュレーションのセクションを追加、波形ビューアーの制限事項を削除

2013 年 3 月 20 日 2013.1 • 2013.1 リリース用にアップデート

• インシステムシリアル I/O デバッグに関する新しいセクションを追加。hw_tcl コマンドを説明する新しいセクションを追加。

• HDL インスタンシエーションフローで使用する Vivado IP の新しいデバッグコアの表を追加

http://www.xilinx.com/warranty.htm

http://www.xilinx.com/warranty.htm#critapps

http://japan.xilinx.com

mailto:[email protected]

目次

改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

第 1 章 : 概要はじめに . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

第 2 章 : デバイスのプログラム概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

ビットストリームの生成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

ビットストリームファイルのフォーマット設定の変更 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

デバイスコンフィギュレーションビットストリーム設定の変更 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

FPGA デバイスのプログラム . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Vivado ハードウェアセッションを使用した FPGA デバイスのプログラム . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

iMPACT の起動. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

第 3 章 : デザインのデバッグ概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

RTL レベルデザインシミュレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

インプリメンテーション後のデザインシミュレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

インシステムロジックデザインのデバッグ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

インシステムシリアル I/O デザインのデバッグ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

第 4 章 : インシステムロジックデザインデバッグフロー概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

インシステムデバッグ用のデザインのプローブ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

ネットリスト挿入デバッグプローブフロー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

HDL インスタンシエーションプローブフローの概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

HDL インスタンシエーションデバッグプローブフロー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

デバッグコアを含むデザインのインプリメンテーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

第 5 章 : ハードウェアでのロジックデザインのデバッグ概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

ChipScope Pro Analyzer を使用したデザインのデバッグ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Vivado ロジック解析を使用したデザインのデバッグ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

ハードウェアターゲットに接続して FPGA デバイスをプログラム . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

計測のための ILA コアの設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

ILA コアのトリガー条件の設定. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

ILA コアのトリガー位置の設定. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

ILA プローブ情報の記述. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

ILA プローブ情報の読み出し . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

ILA プローブの表示. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

ILA プローブのトリガー比較値の設定. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37



ILA プローブの比較値の設定. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

ILA コアのトリガーの供給. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

ILA コアのトリガーの停止. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

ILA コアのステータスの表示. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

ILA コアからのデータを波形ビューアーで表示. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

ILA コアでキャプチャされたデータの保存および復元. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

計測のための VIO コアの設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

VIO コアのステータスの表示 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

VIO コアの入力プローブ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

VIO コアの出力プローブ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

ラボ環境での Vivado ロジック解析の使用. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Vivado ロジック解析機能と ChipScope Pro Analyzer の同時使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

ハードウェアセッションの Tcl オブジェクトおよびコマンド . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

ハードウェアセッションの Tcl コマンドの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

第 6 章 : 波形ウィンドウを使用した ILA プローブデータの表示概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

波形コンフィギュレーションと波形ウィンドウ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

波形コンフィギュレーションの信号およびバス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

波形コンフィギュレーションの ILA プローブ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

波形コンフィギュレーションのカスタマイズ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

オブジェクト名の変更 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

基数およびアナログ波形 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

ズーム機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

第 7 章 : インシステムシリアル I/O デバッグフロー概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

Vivado IP カタログを使用した IBERT コアの生成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

IBERT サンプルデザインの生成とインプリメンテーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

第 8 章 : ハードウェアでのシリアル I/O デザインのデバッグ概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Vivado シリアル I/O 解析を使用したデザインのデバッグ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

付録 A : デバイスコンフィギュレーションビットストリーム設定

付録 B : その他のリソースザイリンクスリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

ソリューションセンター . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

参考資料 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86




第 1 章

概要

はじめにデザインをインプリメントしたら、 FPGA デバイスをプログラムし、デザインをインシステムでデバッグしながらハードウェアでデザインを実行します。FPGA デバイスのプログラムおよびインシステムデバッグの実行に必要なコマンドはすべて、 Vivado® 統合設計環境 (IDE) の Flow Navigator の [Program and Debug] にあります (図 1-1 参照)。

X-Ref Target - Figure 1-1

図 1-1 : Flow Navigator の [Program and Debug]


第 2 章

デバイスのプログラム

概要ハードウェアのプログラムは、次の 2 つの段階に分けることができます。

1. インプリメント済みデザインからビットストリームデータプログラムファイルを生成

2. ハードウェアに接続し、プログラムファイルをターゲット FPGA デバイスにダウンロード

ビットストリームの生成ビットストリームデータファイルを生成する前に、ビットストリーム設定が正しいかどうかを確認することが重要です。

Vivado® IDE では、次の 2 つのビットストリーム設定があります。

1. ビットストリームファイルのフォーマット設定

2. デバイスコンフィギュレーション設定

Flow Navigator の [Bitstream Settings] をクリックするか、 [Flow] → [Bitstream Settings] をクリックすると、 [ProjectSettings] ダイアログボックスの [Bitstream] ページが開きます (図 2-1)。ビットストリーム設定が正しいことを確認したら、 write_bistream Tcl コマンドまたは Flow Navigator の [Generate Bitstream] を使用してビットストリームデータファイルを生成できます。



ビットストリームファイルのフォーマット設定の変更

ビットストリームファイルのフォーマット設定の変更デフォルトでは、 write_bistream Tcl コマンドでバイナリビットストリームファイル (.bit) が生成されます。生成されるファイルのフォーマットを変更するには、次のオプションを使用します。

• -raw_bitfile (オプション) : ロービットファイル (.rbt) を生成します。ロービットファイルには、バイナリビットストリームファイルと同じ情報が ASCII 形式で含まれます。出力ファイル名は filename.rbt となります。

• -mask_file (オプション) : マスクファイル (.msk) を生成します。マスクファイルには、ビットストリームファイルのコンフィギュレーションデータが含まれる場所を示すマスクデータが含まれます。このファイルは、検証時にビットストリームのどのビットをリードバックデータと比較するべきかを判断するために使用します。マスクビットが 0 の場合はそのビットはビットストリームデータに対して検証され、マスクビットが 1 の場合はそのビットは検証されません。出力ファイル名は file.msk となります。

• -no_binary_bitfile (オプション) : バイナリビットストリームファイル (.bit) を生成しません。このオプションは、バイナリビットストリームファイルを生成せずに、 ASCII 形式のビットストリームファイルまたはマスクファイルを生成したり、ビットストリームレポートを生成したりする場合に使用します。


図 2-1 : [Project Settings] ダイアログボックスの [Bitstream] ページ



デバイスコンフィギュレーションビットストリーム設定の変更

• -logic_location_file (オプション) : ラッチ、フリップフロップ、 LUT、ブロック RAM、 I/O ブロック入力および出力のビットストリーム位置を示す ASCII 形式のロジックロケーションファイル (.ll) を生成します。このロケーションファイルではビットがフレームおよびビット番号で示され、FPGA レジスタの内容を調べるのに役立ちます。

• -bin_file (オプション) : デバイスプログラムデータのみを含むバイナリファイル (.bin) を生成します。通常のビットストリームファイル (.bit) に含まれるヘッダー情報は含まれません。

• -reference_bitfile <arg> (オプション) : 参照ビットストリームファイルを読み込み、指定した参照ファイルからの変更部分のみを含むインクリメンタルビットストリームファイルを生成します。このパーシャルビットストリームは、既存のデバイスをアップデートされたデザインでインクリメンタルにプログラムする場合に使用できます。

デバイスコンフィギュレーションビットストリーム設定の変更コンフィギュレーション設定でも頻繁に変更されるのは、デバイスコンフィギュレーション設定です。これらの設定はデバイスモデルのプロパティであり、合成済みデザインネットリストの [Properties] ビューで変更します。[Properties] ビューでさまざまなビットストリームプロパティを変更するには、次の手順に従います。

1. 合成済みデザインの [Netlist] ビューで上位デザインを選択します。

2. [Netlist Properties] ビューの [Properties] タブで緑色のプラス記号 (+) をクリックし、 [Add Properties] ダイアログボックスを開きます。

3. [Add Properties] ダイアログボックスの [Search] フィールドに「BITSTREAM」と入力します。検索されたプロパティから必要なビットストリームプロパティを選択し、 [OK] をクリックします (図 2-2)。


図 2-2 : ビットストリームプロパティの追加



FPGA デバイスのプログラム

4. [Properties] タブで、ビットストリームプロパティに適切な値を設定します (図 2-3)。

ビットストリームプロパティは、XDC ファイルで set_property コマンドを使用して設定することも可能です。次の例では、スタートアップ DONE サイクルプロパティを変更しています。

set_property BITSTREAM.STARTUP.DONE_CYCLE 4 [current_design]

その他の例は、 Vivado テンプレートに含まれています。付録 A 「デバイスコンフィギュレーションビットストリーム設定」に、すべてのデバイスコンフィギュレーション設定が説明されています。

FPGA デバイスのプログラムビットストリームデータプログラムファイルを生成したら、ターゲット FPGA デバイスにダウンロードします。これには、 2 つの方法があります。

• ハードウェアセッションを開き、Vivado IDE に含まれているネイティブインシステムデバイスプログラミング機能を使用します。

• Flow Navigator で [Launch iMPACT] をクリックするか、 [Flow] → [Launch iMPACT] をクリックして、 iMPACT デバイスプログラムツールを起動します。


図 2-3 : ネットリストの BITSTREAM プロパティ



Vivado ハードウェアセッションを使用した FPGA デバイスのプログラム

Vivado ハードウェアセッションを使用した FPGA デバイスのプログラムVivado IDE ツールには、 1 つ以上の FPGA デバイスを含むハードウェアに接続し、それらの FPGA デバイスをプログラムし、それらの FPGA デバイスにアクセスする機能が含まれています。ハードウェアへの接続は、 Vivado IDE GUIまたは Tcl コマンドで実行できます。どちらの場合も、ハードウェアに接続し、ターゲット FPGA デバイスをプログラムする手順は同じです。

1. ハードウェアセッションを開きます。

2. ホストコンピューター上で稼働中のハードウェアサーバーで制御されているハードウェアターゲットを開きます。

3. ビットストリームデータプログラムファイルを適切な FPGA デバイスに関連付けます。

4. プログラムファイルをハードウェアデバイスにプログラム (ダウンロード ) します。

ハードウェアセッションを開く

デザインをハードウェアにプログラムしたりデバッグするには、まずハードウェアセッションを開きます。ハードウェアセッションを開くには、次のいずれかを実行します。

• プロジェクトを開いている場合は、 Flow Navigator で [Program and Debug] → [Open Hardware Session] をクリックします。

• [File] → [Open Hardware Session] をクリックします。

• [Tcl Console] ビューで open_hw コマンドを実行します。

ハードウェアターゲット接続を開く

次に、ハードウェアターゲット (1 つ以上の FPGA デバイスで構成される JTAG チェーンを含むハードウェアボードなど) を開き、ハードウェアターゲットへの接続を制御するハードウェアサーバー (Vivado CSE サーバーまたはvcse_server アプリケーションとも呼ばれる ) に接続します。これには、次のいずれかを実行します。

• [Hardware] ビューの [Open New Hardware Target] リンクをクリックし、ウィザードを使用してハードウェアターゲットへの新しい接続を開きます。

• [Hardware] ビューの [Open Recent Hardware Target] リンクをクリックし、近接続したハードウェアターゲットへの接続を開きます。

• Tcl コマンドを使用して、ハードウェアターゲットへの接続を開きます。

hw_server TCF エージェントを使用したハードウェアターゲットへの接続

Vivado では、ハードウェアターゲットに接続するのに 2 つの方法がサポートされます。

• ネイティブ CSE プラグインを使用

• TCF (Target Communication Framework) エージェントプラグインを使用

ザイリンクス TCF エージェントは、ハードウェアサーバー (hw_server) と呼ばれます。現在のところ、 hw_server TCFエージェントを使用して接続可能なハードウェアターゲットは、Digilent 社高速 JTAG ケーブル (HS1 および HS2) とその表面実装型 (SMT1 および SMT2) のみです。




ザイリンクス TCF エージェントを使用して互換性のある Digilent 社 USB JTAG ケーブルまたはハードウェアに接続するには、 USB JTAG ケーブルが接続されたマシンで hw_server TCF エージェントアプリケーションを起動します。Windows プラットフォームでは、 cmd プロンプトで次のコマンドを実行します。

C:\Xilinx\Vivado\vivado_release.version\bin\hw_server.bat

重要 : Vivado では、CSE プラグインを使用する前に、hw_server を使用して互換性のある JTAG ターゲットへの接続が自動的に試行されます。標準 CSE プラグインを使用して Digilent 社 USB JTAG ケーブルに接続する場合は、hw_serverTCF エージェントが実行されていないことを確認してください。

hw_server TCF エージェントを起動したら、次のセクションの手順に従って、このエージェントを使用して新しいハードウェアターゲットへの接続を開きます。

新しいハードウェアターゲットを開く

Open New Hardware Target ウィザードでは、ウィザードの指示に従いながら、ハードウェアサーバーとターゲットを接続できます。次の手順に従います。

1. ターゲットボードが接続されているマシン上のハードウェアターゲットを制御する、ホスト名と Vivado CSEサーバー (vcse_server とも呼ばれる ) のポートを指定します (図 2-4)。

注記 : ホスト名として [localhost] または Vivado ツールを実行しているマシンのホスト名/IP アドレスを使用すると、マシンで vcse_server プロセスが自動的に開始し、ウィザードのこの後のページで使用されます。


図 2-4 : Vivado CSE サーバー名の指定




2. ハードウェアサーバーで制御されているターゲットのリストから、適切なハードウェアターゲットを選択します。ターゲットを選択すると、そのハードウェアターゲットで使用可能なハードウェアデバイスが表示されます (図 2-5)。

重要 : Vivado では、 CSE プラグインを使用する前に、 hw_server TCF エージェントアプリケーションを使用して互換性のある JTAG ターゲットへの接続が自動的に試行されます。標準 CSE プラグインを使用して Digilent 社 USB JTAGケーブルに接続する場合は、 hw_server TCF エージェントが実行されていないことを確認してください。

3. TCK クロックピンの周波数など、ハードウェアターゲットのプロパティを設定します。ハードウェアターゲットによって、設定可能なプロパティは異なります。プロパティの詳細は、各ハードウェアターゲットの資料を参照してください。

近開いたハードウェアターゲットを開く

Open New Hardware Target ウィザードは、 [Open Recent Hardware Target] リンクをクリックした場合に使用される近接続したハードウェアターゲットのリストもアップデートします。[Hardware] ビューの [Open Recent Hardware Target]リンクをクリックすると、ウィザードを使用してハードウェアターゲットに接続する代わりに、近接続したハードウェアターゲットへの接続を再開できます。


図 2-5 : ハードウェアターゲットの選択


http://japan.xilinx.com/tools/feature/plugin_support.pdf



Tcl コマンドを使用してハードウェアターゲットを開く

Tcl コマンドを使用して、ハードウェアサーバー /ターゲットに接続することも可能です。たとえば、 localhost:60001上の vcse_server で制御される digilent_plugin ターゲット (シリアル番号 210203339395) に接続するには、次の Tclコマンドを使用します。

connect_hw_server -host localhost -port 60001current_hw_target [get_hw_targets */digilent_plugin/SN:210203339395]open_hw_target

ハードウェアターゲットへの接続を開くと、 [Hardware] ビューにハードウェアサーバー、ハードウェアターゲット、およびターゲットのハードウェアデバイスが表示されます (図 2-6)。

プログラムファイルをハードウェアデバイスに関連付け

ハードウェアターゲットに接続したら、 FPGA デバイスをプログラムする前に、ビットストリームデータプログラムファイルをデバイスに関連付ける必要があります。 [Hardware] ビューでハードウェアデバイスを選択し、[Properties] ビューで [Programming File] プロパティが適切なビットストリームデータファイル (.bit) に設定されていることを確認します。

注記 : Vivado IDE では、開いているハードウェアターゲットの初のデバイスの [Programming File] プロパティ値として、現在のインプリメント済みデザインの .bit ファイルが自動的に使用されます。

また、 set_property Tcl コマンドを使用して、ハードウェアデバイスの PROGRAM.FILE プロパティを設定できます。

set_property PROGRAM.FILE {C:/design.bit} [lindex [get_hw_devices] 0]

ハードウェアデバイスのプログラム

プログラムファイルをハードウェアデバイスに関連付けたら、 [Hardware] ビューでデバイスを右クリックし、[Program Device] をクリックして、ハードウェアデバイスをプログラムします。 program_hw_device Tcl コマンドでも同じ操作を実行できます。たとえば、 JTAG チェーンの初のデバイスをプログラムするには、次の Tcl コマンドを使用します。

program_hw_devices [lindex [get_hw_devices] 0]

進捗状況インジケーターでプログラムが 100% 完了したことが示されたら、プログラムが正常に完了したかを[Hardware Device Properties] ビューの DONE のステータスで確認できます (図 2-7)。


図 2-6 : ハードウェアターゲットへの接続を開いた後の [Hardware] ビュー




DONE のステータスは、 get_property Tcl コマンドでも確認できます。たとえば、 JTAG チェーンの初のデバイスである Kintex™-7 デバイスの DONE ステータスを確認するには、次の Tcl コマンドを使用します。

get_property REGISTER.IR.BIT5_DONE [lindex [get_hw_devices] 0]

フラッシュデバイスを使用したり、 iMPACT ツールなどの外部デバイスプログラムツールを使用するなど、別の方法でハードウェアデバイスをプログラムした場合は、ハードウェアデバイスを右クリックして [Refresh Device] をクリックするか、 refresh_hw_device Tcl コマンドを実行すると、ハードウェアデバイスのステータスを更新できます。これにより、 DONE ステータスだけでなく、デバイスのさまざまなプロパティが更新されます。

ハードウェアターゲットを閉じる

ハードウェアターゲットを閉じるには、 [Hardware] ビューでハードウェアターゲットを右クリックし、 [Close Target] をクリックします。 Tcl コマンドでも同じ操作を実行できます。たとえば、 localhost サーバー上の xilinx_platformusb/USB21ターゲットを閉じるには、次の Tcl コマンドを使用します。

close_hw_target {localhost/xilinx_platformusb/USB21}

ハードウェアサーバーへの接続を閉じる

ハードウェアサーバーへの接続を閉じるには、 [Hardware] ビューでハードウェアサーバーを右クリックし、 [CloseServer] をクリックします。 Tcl コマンドでも同じ操作を実行できます。たとえば、 localhost サーバーへの接続を閉じるには、次の Tcl コマンドを使用します。

disconnect_hw_server localhost


図 2-7 : FPGA デバイスの DONE ステータスを確認



iMPACT の起動

iMPACT の起動iMPACT ツールでは、デバイスコンフィギュレーションとファイルの生成を実行できます。

• デバイスコンフィギュレーションでは、 JTAG ダウンロードケーブル (ザイリンクスパラレルケーブル IV、ザイリンクスプラットフォームケーブル USB、ザイリンクスプラットフォームケーブル USB II、または DigilentJTAG ケーブル) を使用して、ザイリンクス FPGA および PROM を直接コンフィギュレーションできます。

• バウンダリスキャンモードで実行すると、ザイリンクス FPGA、 CPLD、 PROM をコンフィギュレーションまたはプログラムできます。

• ファイル生成では、 System ACE™ CF、 PROM、 SVF、 STAPL、および XSVF などのプログラムファイルを作成できます。

iMPACT では、次も実行できます。

• デザインのコンフィギュレーションデータのリードバックおよび検証

• コンフィギュレーションエラーのデバッグ

• SVF および XSVF ファイルの実行

iMPACT は、 [Generate Bitstream] コマンドが実行されているどのインプリメント済みデザインでも、 Vivado IDE から直接起動できます。 iMPACT を起動するには、 Flow Navigator で [Launch iMPACT] をクリックします。

Vivado ツールから iMPACT を起動した場合、BIT ビットストリームファイルが自動的に iMPACT に読み込まれます。iMPACT の詳細は、 iMPACT ヘルプを参照してください。



第 3 章

デザインのデバッグ

概要FPGA デザインのデバッグは複数の段階を含む反復作業です。複雑な問題を処理する場合と同様に、 FPGA デザインのデバッグプロセスも、一度にデザイン全体を処理するのではなく、細分化してセクションごとに集中して作業するのがベストです。 1 回に 1 モジュールを追加しながらデザインフローを反復し、デザイン全体の中でそれを正しく機能させるようにするのが、実績のあるデザインおよびデバッグ手法の 1 つです。この手法は、デザインフローの次の段階で使用できます。

• RTL レベルデザインシミュレーション

• インプリメンテーション後のデザインシミュレーション

• インシステムデバッグ

RTL レベルデザインシミュレーションシミュレーション検証プロセス中にデザインの機能をデバッグできます。ザイリンクスの Vivado® IDE では、フルデザインシミュレーション機能が提供されています。デザインの RTL シミュレーションを実行するには、 Vivado デザインシミュレータを使用できます。 RTL レベルシミュレーション環境でデザインデバッグを実行すると、デザイン全体を完全に表示でき、デザイン/デバッグサイクルをすばやく反復実行できるなどの利点がありますが、大型デザインを妥当な時間内にシミュレーションしたり、実際のシステム環境を正確にシミュレーションするのが困難であるなどの制限があります。 Vivado シミュレータの使用については、『Vivado Design Suite ユーザーガイド : ロジックシミュレーション』 (UG937) [参照 1] を参照してください。

インプリメンテーション後のデザインシミュレーションVivado シミュレータは、インプリメンテーション後のデザインシミュレーションにも使用できます。 Vivado シミュレータを使用してインプリメンテーション後のデザインをデバッグすると、デザインのタイミング精度の高いモデルを使用できるなどの利点がありますが、前のセクションで述べたように、ランタイムが長いことや、システムモデルでの正確さなどの制限があります。



インシステムロジックデザインのデバッグ

インシステムロジックデザインのデバッグVivado IDE には、インプリメンテーション後の FPGA デザインをインシステムでデバッグできるロジック解析機能もあります。インシステムでのデザインのデバッグには、インプリメンテーション後のデザインを、実際のシステム環境で、システムスピードで、タイミング精度の高いデバッグを実行できるという利点がありますが、シミュレーションモデルを使用した場合に比べてデバッグ信号を確認しづらい、デザインのサイズや複雑さによってはデザイン/インプリメンテーション/デバッグの反復実行のランタイムが長くなる可能性があるなどの制限があります。

Vivado ツールでは複数のデバッグ方法が提供されているので、ニーズに応じた方法でデザインをデバッグできます。Vivado IDE のインシステムロジックデバッグ機能については、第 4 章「インシステムロジックデザインデバッグフロー」で説明します。

インシステムシリアル I/O デザインのデバッグインシステムシリアル I/O の検証およびデバッグを可能にするため、Vivado IDE にはシリアル I/O 解析機能が含まれています。この機能を使用すると、 FPGA ベースシステムの高速シリアル I/O リンクを計測および適化できます。Vivado シリアル I/O 解析機能は、単純なクロックや接続の問題から複雑なマージン解析およびチャネル適化の問題まで、さまざまなインシステムデバッグおよび検証の問題を解決するために使用できます。Vivado シリアル I/O 解析機能を使用すると、ほかの外部装置を使用するのと比較して、受信信号にレシーバーイコライゼーションが適用された後の信号の質が計測されるという利点があります。これにより、 TX から RX へのチャネルの適なポイント、つまり実際の正しいデータが計測されます。

Vivado ツールでは、ギガビットトランシーバーエンドポイントを実行するために使用されるデザインおよびランタイムソフトウェアを生成でき、高速シリアル I/O チャネルを計測し、適化するのに利用できます。 IBERT デザインを生成する方法は、第 7 章「インシステムシリアル I/O デバッグフロー」を参照してください。ランタイム Vivadoシリアル I/O 解析機能の使用方法は、第 8 章「ハードウェアでのシリアル I/O デザインのデバッグ」を参照してください。



第 4 章

インシステムロジックデザインデバッグフロー

概要Vivado® ツールには、実際のハードエアデバイス上でデザインのインシステムデバッグを実行する機能が多数含まれています。インシステムデバッグフローには、次の 3 つの段階があります。

1. プローブ : デザインでプローブする信号を特定し、プローブ方法を指定します。

2. インプリメンテーション : プローブするネットに追加されたデバッグ IP を含むデザインをインプリメントします。

3. 解析 : デザインに含まれるデバッグ IP にアクセスし、機能的な問題をデバッグおよび検証します。

このインシステムデバッグフローは、前のセクションで説明した反復デザイン/デバッグフローを使用することを意図しています。インシステムデバッグフローを使用する場合は、デザインサイクルのできるだけ早い段階で、デザインの一部がハードウェアで機能するようにすることをお勧めします。この章では、インシステムデバッグフローの 3 つの段階を説明し、 Vivado ロジックデバッグ機能を使用してデザインがハードウェア上で機能するようにする方法を示します。

インシステムデバッグ用のデザインのプローブインシステムデバッグフローのプローブ段階には、次の 2 つの段階があります。

1. プローブする信号またはネットを特定します。

2. デザインにデバッグコアを追加する方法を決めます。

多くの場合、プローブする信号およびそのプローブ方法は、ほかの信号のプローブに影響します。まず、デザインソースコードにデバッグ IP コンポーネントインスタンスを手動で追加するか (HDL インスタンシエーションプローブフロー )、合成済みネットリストに Vivado ツールで自動的にデバッグコアが追加されるようにするか (ネットリスト挿入プローブフロー ) を決定すると有益です。表 4-1 に、異なるデバッグ方法の利点と欠点を示します。



ネットリスト挿入デバッグプローブフロー

ネットリスト挿入デバッグプローブフローVivado ツールでデバッグコアを挿入する方法は、さまざまなニーズに対応できるよう複数あります。

• シンプルなウィザードを使用し、デバッグするネットに基づいて、 ILA (Integrated Logic Analyzer) v2.1 コアを自動的に生成および設定します。これが一番簡単な方法です。

• [Debug] ビューを使用して、個々のコア、ポート、およびパラメーターを設定します。 [Debug] ビューを開くには、レイアウトセレクターで [Debug] を選択、 [Layout] → [Debug] をクリック、または [Windows] → [Debug] をクリックします。

• Tcl デバッグコマンドを手動で入力するか、スクリプトを作成します。

これらの方法を組み合わせて利用し、デバッグコアを挿入およびカスタマイズすることもできます。

デバッグする HDL 信号のマーク

合成の前に HDL ソースレベルでデバッグする信号を特定するには、 mark_debug 制約を使用します。 HDL でデバッグ用にマークされた信号に対応するネットが、 [Debug] ビューの [Debug Nets] および [Debug Cores] タブの両方で[Unassigned Debug Nets] の下に表示されます。

注記 : [Debug] ビューの [Debug Nets] タブはデバッグに選択したネットのネット中心の表示で、 [Debug Cores] タブはコアプロパティを表示および設定可能なコア中心の表示です。

デバッグ用にネットをマークする方法は、プロジェクトが RTL ソースベースであるか合成済みネットリストベースであるかによって異なります。 RTL ネットリストベースのプロジェクトの場合は、次の方法を使用します。

• Vivado 合成を使用する場合、 VHDL および Verilog ソースファイルで mark_debug 制約を使用してデバッグ用のネットをマークできます。 mark_debug 制約に有効な値は、 TRUE または FALSE です。 Vivado 合成では、この制約の値を SOFT に設定することはできません。

• XST (Xilinx Synthesis Technology) を使用する場合、 VHDL および Verilog ソースファイルで mark_debug 制約を使用してデバッグ用のネットをマークできます。有効な値は TRUE または FALSE だけでなく、SOFT に設定して指定ネットを適化できます。

表 4-1 : デバッグストラテジ

デバッグ目標推奨デバッグプログラムフロー

HDL ソースコードでデバッグ信号を特定し、フローの後の方でデバッグをイネーブル/ディスエーブルにできるようにする

• mark_debug プロパティを使用して、 HDL でデバッグ用の信号にタグを付ける

• Set up Debug ウィザードを使用して、ネットリスト挿入プローブフローを実行する

HDL ソースコードを変更せずに、合成済みデザインネットリストでデバッグネットを特定する

• 合成済みデザインネットリストでネットを右クリックして [Mark Debug]をクリックし、デバッグするネットを選択する

• Set up Debug ウィザードを使用して、ネットリスト挿入プローブフローを実行する

Tcl コマンドを使用してデバッグプローブフローを自動化する

• set_property Tcl コマンドを使用し、デバッグするネットに mark_debug プロパティを設定する

• ネットリスト挿入プローブフロー用の Tcl コマンドを使用し、デバッグコアを作成してデバッグネットに接続する

HDL ソースで ILA デバッグコアインスタンスに信号を接続する

• デバッグする HDL 信号を特定する

• HDL インスタンシエーションプローブフローを使用し、ILA (IntegratedLogic Analyzer) コアを生成してインスタンシエートし、デザインのデバッグ信号に接続する




合成済みネットリストベースのプロジェクトの場合は、次の方法を使用します。

• Synopsis® 社の Synplify® 合成ツールを使用する場合、 VHDL または Verilog で mark_debug および syn_keep 制約を使用するか、 SDC (Synopsys Design Constraints) ファイルで mark_debug 制約を使用して、デバッグ用にネットをマークできます。 Synplify では SOFT 値はサポートされません。これは、この動作が syn_keep 制約で制御されるためです。

• Mentor Graphics® 社の Precision® 合成ツールを使用する場合、 VHDL または Verilog で mark_debug 制約を使用してデバッグ用にネットをマークできます。

次のセクションに、 Vivado 合成、 XST、 Synplify、および Precision ソースファイルの構文例を示します。

Vivado 合成での mark_debug の構文例

次に、 Vivado 合成を使用する場合の VHDL および Verilog の構文例を示します。

• VHDL の構文例

attribute mark_debug : string;attribute mark_debug of char_fifo_dout: signal is "true";

• Verilog の構文例

(* mark_debug = "true" *) wire [7:0] char_fifo_dout;

XST での mark_debug の構文例

次に、 XST を使用する場合の VHDL および Verilog の構文例を示します。





Synplify での mark_debug の構文例

次に、 Synplify を使用する場合の VHDL、 Verilog、 SDC の構文例を示します。


attribute syn_keep : boolean;attribute mark_debug : string;attribute syn_keep of char_fifo_dout: signal is true;attribute mark_debug of char_fifo_dout: signal is "true";


(* syn_keep = "true", mark_debug = "true" *) wire [7:0] char_fifo_dout;

• SDC の構文例

define_attribute {n:char_fifo_din[*]} {mark_debug} {"true"}

重要 : SDC ソースのネット名には、接頭辞として n: を付ける必要があります。

注記 : SDC (Synopsys Design Constraints) は、特にタイミング解析において設計の要件をツールに渡すための業界標準です。 SDC 仕様のリファレンスコピーは、次の Synopsys 社のサイトから登録をすると入手できます。

http://www.synopsys.com/Community/Interoperability/Pages/TapinSDC.aspx


http://www.synopsys.com/Community/Interoperability/Pages/TapinSDC.aspx



Precision での mark_debug の構文例

次に、 Precision を使用する場合の VHDL、 Verilog、 XCF の構文例を示します。





デザインの合成

次に、 Vivado IDE で [Run Synthesis] をクリックするか、次の Tcl コマンドを使用して、デバッグコアを含むデザインを合成します。

launch_runs synth_1wait_on_run synth_1

synth_design Tcl コマンドを使用してデザインを合成することもできます。デザインのさまざまな合成方法は、『VivadoDesign Suite ユーザーガイド : 合成』 (UG901) [参照 2] を参照してください。

合成済みデザインでデバッグ用のネットをマーク

Flow Navigator で [Open Synthesized Design] をクリックして合成済みデザインを開き、 [Debug] レイアウトを選択して[Debug] ビューを表示します。デバッグ用にマークした HDL 信号に対応するネットが、 [Debug] ビューの [UnassignedDebug Nets] フォルダーの下に表示されます (図 4-1)。

• [Netlist]、 [Schematic] などの任意のビューでネットを右クリックし、 [Mark Debug] をクリックします。

• 任意のビューでネットを選択し、 [Debug] ビューの [Unassigned Debug Nets] フォルダーにドラッグアンドドロップします。

• Set up Debug ウィザードでネットを選択します。詳細は、「Set Up Debug ウィザードを使用したデバッグコアの挿入」を参照してください。


図 4-1 : [Debug] ビューの [Unassigned Debug Nets] フォルダー




Set Up Debug ウィザードを使用したデバッグコアの挿入

デバッグ用にネットをマークしたら、それらのネットをデバッグコアに割り当てます。 Vivado IDE の Set up Debugウィザードを使用すると、デバッグコアを自動作成し、デバッグネットをコアの入力に割り当てることができます。

Set Up Debug ウィザードを使用してデバッグコアを挿入するには、次の手順に従います。

1. [Debug] ビューの [Unassigned Debug Nets] フォルダーを使用するか、ネットを直接クリックして、デバッグするネットを選択します (オプション)。

2. Vivado IDE メインメニューから [Tools] → [Set up Debug] をクリックします。

3. [Next] をクリックします。 [Specify Nets to Debug] ページが開きます (図 4-2)。

4. [Add/Remove Nets] をクリックし、ネットを追加するか、既存のネットを削除します。

5. デバッグネットを右クリックして [Select Clock Domain] をクリックし、ネットの値をサンプリングするクロックドメインを変更します。

注記 : Set up Debug ウィザードでは、同期エレメントのパスを検索することにより、デバッグネットに適切なクロックドメインが自動的に選択されます。自動的に選択されたクロックドメインを変更する必要がある場合に、 [SelectClock Domain] ダイアログボックスを使用します。ただし、表に示される各クロックドメインに対して個別の ILAv2.1 コアインスタンスが作成されるので、注意が必要です。

6. デバッグネットの選択が完了したら、 [Next] をクリックします。

注記 : Set up Debug ウィザードは、クロックドメインにつき 1 つの ILA コアを挿入します。デバッグ用に選択されたネットは、挿入された ILA v2.1 コアのプローブポートに自動的に割り当てられます。ウィザードの終ページはコア生成のサマリページで、検出されたクロック数、生成および削除される ILA コアの数が示されます。

7. 内容を確認したら [Finish] をクリックし、合成済みデザインネットリストに ILA v2.1 コアを挿入および接続します。


図 4-2 : Set up Debug ウィザード




8. これで、デバッグネットが ILA v2.1 デバッグコアに割り当てられました (図 4-3)。

[Debug] ビューを使用したデバッグコアの追加とカスタマイズ

[Debug] ビューの [Debug Cores] タブでは、 Set up Debug ウィザードにない ILA v2.1 コアおよびデバッグコアハブの挿入に関する詳細な設定を実行できます。コアの生成および削除、デバッグネットの接続、コアパラメーターの設定などを実行できます。

[Debug] ビューの [Debug Cores] タブには、次のものが表示されます。

• debug_core_hub コアに接続されているデバッグコアのリスト

• 割り当てられていないネットのリスト

デバッグコアおよびポートは、ポップアップメニューまたはビューの上部にあるツールバーから制御できます。

デバッグコアの生成および削除

[Debug] ビューでデバッグコアを生成するには、ツールバーの [Create Debug Core] をクリックします。 [Create DebugCore] ダイアログボックス (図 4-4) を使用すると、親インスタンスおよびデバッグコア名を変更したり、コアのパラメーターを設定できます。既存のデバッグコアを削除するには、 [Debug] ビューでコアを右クリックし、 [Delete] をクリックします。


図 4-3 : 割り当てられたデバッグネット


図 4-4 : [Create Debug Core] ダイアログボックス




デバッグコアポートの追加、削除、およびカスタマイズ

デバッグコアの追加および削除だけでなく、各デバッグコアのポートを追加、削除、およびカスタマイズできます。デバッグポートを追加するには、次の手順に従います。

1. [Debug] ビューでデバッグコアを選択します。

2. ツールバーの [Create Debug Port] をクリックします。 [Create Debug Port] ダイアログボックスが表示されます (図 4-5)。

3. ポート幅を指定します。

4. [OK] をクリックします。

5. デバッグポートを削除するには、 [Debug] ビューでポートを右クリックし、 [Delete] をクリックします。

デバッグコアへのネットの接続および接続解除

ネットおよびバス (バスネット ) を [Schematic] または [Netlist] ビューからデバッグコアのポートにドラッグアンドドロップできます。ネット選択内容に応じてポートが自動的に拡張されます。また、ネットまたはバスを右クリックし、 [Assign to Debug Port] をクリックしても、ネットまたはバスをデバッグポートに割り当てることができます。

デバッグコアのポートからネットの接続を解除するには、ポートに接続されているネットを右クリックし、[Disconnect Net] をクリックします。


図 4-5 : [Create Debug Port] ダイアログボックス




デバッグコアのプロパティの変更

各デバッグコアには、コアの動作をカスタマイズするパラメーターがあります。debug_core_hub デバッグコアのプロパティの変更については、 31 ページの「デバッグコアハブの BSCAN ユーザースキャンチェーンの変更」を参照してください。

ILA v2.1 デバッグコアのプロパティも変更できます。たとえば、 ILA v2.1 デバッグコアでキャプチャされるサンプルの数を変更するには、次の手順に従います (図 4-6)。

1. [Debug ] ビューで ILA コア (u_ila_0 など) を選択します。

2. [Instance Properties] ビューで [Debug Core Options] タブをクリックします。

3. [C_DATA_DEPTH] のドロップダウンリストから、キャプチャするサンプル数を選択します。 X-Ref Target - Figure 4-6

図 4-6 : ILA v2.1 コアのデータの深さを変更




Tcl コマンドを使用したデバッグコア挿入

Set up Debug ウィザードの使用に加え、 Tcl コマンドを使用してデバッグコアを作成、接続、および合成済みデザインネットリストに挿入できます。

1. ILA v2.1 コアのブラックボックスを作成します。

create_debug_core u_ila_0 labtools_ila_v2

2. ILA v2.1 コアのデータ深さプロパティを設定します。

set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]

3. ILA v2.1 コアの CLK ポートの幅を 1 に設定し、適切なクロックネットに接続します。

set_property port_width 1 [get_debug_ports u_ila_0/CLK]connect_debug_port u_ila_0/CLK [get_nets [list clk ]]

注記 : ILA v2.1 コアの CLK ポートは、 create_debug_core コマンドで自動的に作成されるので、改めて作成する必要はありません。

4. PROBE0 ポートの幅を、そのポートに接続するネットの数に設定します。

set_property port_width 1 [get_debug_ports u_ila_0/PROBE0]

注記 : ILA v2.1 コアの初のプローブポート (PROBE0) は、 create_debug_core コマンドで自動的に作成されるので、改めて作成する必要はありません。

5. PROBE0 ポートを、そのポートに接続するネットに接続します。

connect_debug_port u_ila_0/PROBE0 [get_nets [list A_or_B]]

6. (オプション) 必要なだけプローブポートを作成し、幅を設定して、デバッグするネットに接続します。

create_debug_port u_ila_0 PROBEset_property port_width 2 [get_debug_ports u_ila_0/PROBE1]connect_debug_port u_ila_0/PROBE1 [get_nets [list {A[0]} {A[1]}]]

7. (オプション) デバッグコアを合成し、合成済みデザインのほかの部分と共にフロアプランできるようにします。

implement_debug_core [get_debug_cores]

これらのコマンドおよびその他の関連コマンドの詳細は、 Tcl コンソールで「help -category ChipScope」と入力してください。

デザインのインプリメンテーション

デバッグコアを挿入、接続、カスタマイズしたら、デザインをインプリメントします。詳細は、「デバッグコアを含むデザインのインプリメンテーション」を参照してください。



HDL インスタンシエーションプローブフローの概要

HDL インスタンシエーションプローブフローの概要HDL インスタンシエーションプローブフローでは、 HDL デザインソースで直接デバッグコアコンポーネントをカスタマイズ、インスタンシエート、および接続します。表 4-2 に、このフローでサポートされる新しいデバッグコアを示します。表 4-3 に、このフローでサポートされるレガシデバッグコアを示します。

ICON、VIO、および ILA v1.x コアは、これらのコアを含むレガシデザインとの互換性のため、Vivado ツールでサポートされています。

ただし、これらのコアは Vivado IP カタログには含まれていません。 ISE CORE Generator を使用して生成したレガシデバッグコアネットリストファイル (.ngc)、合成テンプレートファイル (.v または .vhd)、および制約ファイル(.xdc) を Vivado プロジェクトのソースファイルとして含める必要があります。また、これらのファイルのプロパティを適切に設定して、 Vivado ツールフローで機能するようにする必要があります。次に、 Vivado プロジェクトにレガシ ICON、 ILA、および VIO ファイルを追加する例を示します。

• .ngc および .v ファイルを追加します。

add_files -norecurse {./icon_v1_06a.ngc} add_files -norecurse {./ila_v1_05a.ngc} add_files -norecurse {./vio_v1_05a.ngc} add_files -norecurse {./icon_v1_06a.v} add_files -norecurse {./ila_v1_05a.v} add_files -norecurse {./vio_v1_05a.v}

表 4-2 : HDL インスタンシエーションプローブフローで使用可能な Vivado IP カタログに含まれるデバッグコア

デバッグコアバージョン説明解析ツール

ILA (Integrated Logic Analyzer) v2.1 ハードウェアイベントをトリガーし、データをシステム速度でキャプチャするために使用するデバッグコア

Vovado ロジック解析

VIO (Virtual Input/Output) v2.0 デザインの信号を JTAG チェーンスキャンレートで監視または制御するために使用するデバッグコア


表 4-3 : HDL インスタンシエーションプローブフローで使用可能なレガシ ChipScope Pro デバッグコア

デバッグコアバージョン説明解析ツール

ICON (Integrated Controller) v1.06a ILA 1.05a および VIO 1.05a コアを JTAGチェーンに接続するためのデバッグコアハブ

ChipScope Pro Analyzer

VIO (Virtual Input/Output) v1.05a デザインの信号を JTAG チェーンスキャンレートで監視または制御するために使用するデバッグコア (ICON コアへの接続が必要)


ILA (Integrated Logic Analyzer) v1.05a ハードウェアイベントをトリガーし、データをシステム速度でキャプチャするために使用するデバッグコア (ICONコアへの接続が必要)


ILA (Integrated Logic Analyzer) v2.0 ハードウェアイベントをトリガーし、データをシステム速度でキャプチャするために使用するデバッグコア




HDL インスタンシエーションデバッグプローブフロー

• .xdc ファイルをインポートし、合成で使用されないように指定します。

import_files -fileset constrs_1 -force -norecurse {./icon_v1_06a.xdc} import_files -fileset constrs_1 -force -norecurse {./ila_v1_05a.xdc} import_files -fileset constrs_1 -force -norecurse {./vio_v1_05a.xdc} set_property used_in_synthesis false [get_files icon_v1_06a.xdc] set_property used_in_synthesis false [get_files vio_v1_05a.xdc] set_property used_in_synthesis false [get_files ila_v1_05a.xdc]

• レガシ ILA コアの .xdc ファイルのスコープを ILA コアモジュールのセル参照に設定します。

set_property SCOPED_TO_REF {ila_v1_05a} [get_files ila_v1_05a.xdc]

ILA v2.1 コアには、 ILA v1.x コアと比較して次のような利点があります。

• Vivado ロジック解析で機能します。詳細は、 33 ページの「ハードウェアでのロジックデザインのデバッグ」を参照してください。

• ICON コアの挿入および接続は必要ありません。

HDL インスタンシエーションデバッグプローブフローHDL インスタンシエーションフローの手順は、次のとおりです。

1. プローブする信号用に、適切な数のプローブポートを含む ILA v2.1 デバッグコアをカスタマイズして生成します。

2. デバッグコアを含むデザインを合成します。

3. (オプション) デバッグコアのプロパティを変更します。

4. デバッグコアを含むデザインをインプリメントします。

デバッグコアのカスタマイズおよび生成

Flow Navigator で [Project Manager] → [IP Catalog] をクリックし、必要なデバッグコアを選択してカスタマイズします。

デバッグコアは、 IP カタログの [Debug & Verification] → [Debug] カテゴリにあります (図 4-7)。デバッグコアをカス

タマイズするには、 IP コアをダブルクリックするか、右クリックして [Customize IP] をクリックします。

• ILA v2.1 コアのカスタマイズの詳細は、LogiCORE IP Integrated Logic Analyzer (ILA) v2.0 データシート (DS875) を参照してください。

• VIO v2.0 コアのカスタマイズの詳細は、LogiCORE IP Virtual Input/Output (VIO) v2.0 製品ガイド (PG159) を参照してください。

コアをカスタマイズしたら、 [Generate] ボタンをクリックします。カスタマイズされたデバッグコアが生成され、[Sources] ビューに追加されます。




デバッグコアのインスタンシエーション

デバッグコアを生成したら、 HDL ソースにインスタンシエートし、デバッグ用にプローブする信号に接続します。次に、 Verilog HDL ソースファイルの ILA v2.1 インスタンスの例を示します。

ila_v2_1_0 i_ila ( .CLK(clk), .PROBE0(counterA), .PROBE1(counterB), .PROBE2(counterC), .PROBE3(counterD), .PROBE4(A_or_B), .PROBE5(B_or_C), .PROBE6(C_or_D), .PROBE7(D_or_A));

注記 : ILA v2.1 コアインスタンスでは、レガシ VIO および ILA v1.x コアとは異なり、ICON コアインスタンスへの接続は必要ありません。その代わりに debug_core_hub デバッグコアが合成済みデザインネットリストに自動的に挿入され、 ILA v2.1 コアと JTAG スキャンチェーンの間が接続されます。

デバッグコアを含むデザインの合成

次に、 Vivado IDE で [Run Synthesis] をクリックするか、次の Tcl コマンドを使用して、デバッグコアを含むデザインを合成します。

launch_runs synth_1wait_on_run synth_1

synth_design Tcl コマンドを使用してデザインを合成することもできます。デザインのさまざまな合成方法は、『VivadoDesign Suite ユーザーガイド : 合成』 (UG901) [参照 2] を参照してください。


図 4-7 : IP カタログのデバッグコア




合成済みデザインでのデバッグコアの表示

デザインを合成したら、合成済みデザインを開いてデバッグコアを表示し、プロパティを変更できます。 FlowNavigator で [Open Synthesized Design] をクリックして合成済みデザインを開き、 [Debug] レイアウトを選択して[Debug] ビューを表示します。 debug_core_hub に接続されている ILA v2.1 コアが表示されます (図 4-8)。


図 4-8 : debug_core_hub と ILA v2.1 コアが表示された [Debug] ビュー




デバッグコアハブの BSCAN ユーザースキャンチェーンの変更

debug_core_hub の BSCAN ユーザースキャンチェーンインデックスを表示および変更するには、 [Debug] ビューでdebug_core_hub を選択し、[Instance Properties] ビューで [Debug Core Options] をクリックして、[C_USER_SCAN_CHAIN]の値を変更します (図 4-9)。

重要 : レガシ ICON、 ILA、または VIO v1.x コアと ILA v2.1 コアを両方使用する場合は、 debug_core_hub のC_USER_SCAN_CHAIN プロパティを ICON v1.x コアのバウンダリスキャンチェーン設定と競合しない値に設定する必要があります。そのようにしないと、インプリメンテーションフローの後の方でエラーが発生します。


図 4-9 : debug_core_hub のユーザースキャンチェーンプロパティの変更



デバッグコアを含むデザインのインプリメンテーション

デバッグコアを含むデザインのインプリメンテーションVivado ツールでは、 debug_core_hub デバッグコアは、初ブラックボックスとして作成されます。これらのコアは、配置配線を実行する前にインプリメントしておく必要があります。

デバッグコアのインプリメンテーション

デバッグコアのインプリメンテーションは、デザインをインプリメントすると自動的に実行されますが、フロアプランまたはタイミング解析用に手動でインプリメントすることもできます。コアを手動でインプリメントするには、次のいずれかを実行します。

• [Debug] ビューのツールバーの [Implement Debug Cores] をクリックします。

• [Debug] ビューでデバッグコアを右クリックし、 [Implement Debug Cores] をクリックします。

各ブラックボックスデバッグコアが生成され、合成されます。この処理には、多少時間がかかる場合があります。この間、進捗状況を示すダイアログボックスが表示されます。デバッグコアのインプリメンテーションが完了すると、デバッグコアのブラックボックスが処理され、生成されたインスタンスにアクセスできます。

デザインのインプリメンテーション

デバッグコアを含むデザインをインプリメントするには、 Vivado IDE で [Run Implementation] をクリックするか、次の Tcl コマンドを使用します。

launch_runs impl_1wait_on_run impl_1

インプリメンテーションコマンド opt_design、 place_design、および route_design を使用して、デザインをインプリメントすることも可能です。デザインのさまざまなインプリメンテーション方法は、『Vivado Design Suite ユーザーガイド : インプリメンテーション』 (UG904) [参照 3] を参照してください。



第 5 章

ハードウェアでのロジックデザインのデバッグ

概要デザインにデバッグコアを追加したら、ランタイムロジック解析機能を使用して、ハードウェア上でデザインをデバッグできます。デザインに含まれるデバッグコアによって、次の 2 つのツールを使用できます。

• ChipScope™ Pro Analyzer : ICON v1.x、 ILA v1.x、 VIO v1.x、および IBERT v2.x デバッグコアで使用

• Vivado® ロジック解析機能 : ILA v2.1、 VIO v2.0、および IBERT v3.x デバッグコアで使用

デザインに ICON/ILA/VIO v1.x と ILA/VIO v2.x デバッグコアの両方が含まれている場合は、 ChipScope Pro Analyzerツールと Vivado ロジック解析機能を同時に使用して、同じハードウェアターゲットボード上で動作している同じデザインをデバッグできます。詳細は、 34 ページの「Vivado ロジック解析を使用したデザインのデバッグ」を参照してください。

ChipScope Pro Analyzer を使用したデザインのデバッグChipScope Pro Analyzer ツールは、デザインに含まれる ICON v1.x、 ILA v1.x、 VIO v1.x デバッグコアにアクセスするために使用します。 ChipScope Pro Analyzer ツールがインストールされている場合は、 [Generate Bitstream] が実行されているインプリメント済みデザインに対して、 Vivado IDE から直接起動できます。

重要 : ChipScope Pro および iMPACT ツールは Vivado Design Suite インストールには含まれません。これらのツールはISE Design Suite ラボツールとして提供されており、http://japan.xilinx.com/downloads から無償でダウンロードできます。

ChipScope Pro Analyzer を起動するには、次のいずれかの操作を実行します。

• メインメニューから [Flow ] → [Launch ChipScope Analyzer] をクリックします。

• Tcl コンソールから launch_chipscope_analyzer Tcl コマンドを実行します。

ビットストリームファイル (BIT) と CDC ネット接続名ファイルが、自動的に ChipScope Pro Analyzer で読み込まれます。 ChipScope Pro Analyzer の詳細は、次のサイトから ChipScope Pro Analyzer の資料を参照してください。

http://japan.xilinx.com/support/index.html/content/xilinx/ja/supportNav/design_tools/chipscope_pro.html



http://japan.xilinx.com/support/index.html/content/xilinx/ja/supportNav/design_tools/chipscope_pro.html

http://japan.xilinx.com/cgi-bin/docs/ndoc?t=software+update

Vivado ロジック解析を使用したデザインのデバッグ

Vivado ロジック解析を使用したデザインのデバッグVivado ロジック解析機能は、デザインに含まれる ILA v2.1 デバッグコアにアクセスするために使用します。 Vivado ロジック解析機能を使用するには、 Flow Navigator で [Program and Debug] → [Open Hardware Session] をクリックします。

デザインのデバッグ手順は、次のとおりです。

1. ハードウェアターゲットに接続し、 FPGA デバイスを .bit ファイルでプログラムします。

2. ILA デバッグコアのトリガー条件とプローブ比較条件を設定します。

3. ILA デバッグコアをトリガー待機状態にします。

4. 波形ビューアーで ILA デバッグコアからのデータを表示します。

ハードウェアターゲットに接続して FPGA デバイスをプログラムデバッグの前に FPGA デバイスをプログラムする手順は、第 2 章の「Vivado ハードウェアセッションを使用したFPGA デバイスのプログラム」で説明されている手順と同じです。 ILA v2.1 および VIO v2.0 コアを含む .bit ファイルでデバイスをプログラムすると、 [Hardware] ビューにデバイスのスキャンで検出された ILA および VIO コアが表示されます (図 5-1)。

ILA コアの使用に関する詳細は、「計測のための ILA コアの設定」を参照してください。 VIO コアの使用に関する詳細は、「計測のための VIO コアの設定」を参照してください。


図 5-1 : ILA および VIO デバッグコアが表示された [Hardware] ビュー



計測のための ILA コアの設定

計測のための ILA コアの設定デザインに追加した ILA コアは、 [Hardware] ビューのターゲットデバイスの下に表示されます。 ILA コアが表示されない場合は、デバイスを右クリックして [Refresh Hardware] をクリックします。 FPGA デバイスが再度スキャンされ、[Hardware] ビューの表示が更新されます。

注記 : FPGA デバイスをプログラムまたは更新しても ILA コアが表示されない場合は、デバイスが正しい .bit ファイルでプログラムされているか、インプリメント済みデザインに ILA v2.1 コアが含まれているかを確認してください。

ILA コア (図 5-1 では hw_ila_1) を選択すると、 [ILA Core Properties] ビューにプロパティが表示されます。 [DebugProbes] ビューの [ILA Cores] タブでも、 ILA コアのいくつかの設定を変更できます。

• トリガー条件

• トリガー位置

• データの深さ

ILA コアのトリガー条件の設定[Debug Probes] ビューの [ILA Cores] タブにある [Trigger Cond] 列または [ILA Core Properties] ビューの [TriggerCondition] プロパティを使用して、トリガー条件を [AND] または [OR] に設定します。 [AND] に設定すると、すべての ILA プローブ比較が一致した場合にトリガーイベントが発生します。 [OR] に設定すると、 ILA プローブ比較のいずれかが一致した場合にトリガーイベントが発生します。set_property Tcl コマンドを使用しても ILA コアのトリガー条件を変更できます。

set_property CONTROL.TRIGGER_CONDITION AND [get_hw_ilas hw_ila_1]

ILA コアのトリガー位置の設定[Debug Probes] ビューの [ILA Cores] タブにある [Trigger Pos] 列または [ILA Core Properties] ビューの [Trigger Position]プロパティを使用して、キャプチャデータバッファーのトリガーマークの位置を設定します。トリガー位置は、キャプチャデータバッファーの任意のサンプル番号に設定できます。たとえば、サンプル数が 1024 のキャプチャデータバッファーの場合は次のようになります。

• サンプル番号 0 は、キャプチャデータバッファーの初 (一番左) のサンプルに対応します。

• サンプル番号 1023 は、キャプチャデータバッファーの後 (一番右) のサンプルに対応します。

• サンプル番号 511 および 512 は、キャプチャデータバッファーの中央のサンプルに対応します。

set_property Tcl コマンドを使用しても ILA コアのトリガー位置を変更できます。

set_property CONTROL.TRIGGER_POSITION 512 [get_hw_ilas hw_ila_1]



ILA プローブ情報の記述

ILA コアのデータ深さの設定

[Debug Probes] ビューの [ILA Cores] タブにある [Data Depth] 列または [ILA Core Properties] ビューの [Capture data depth]プロパティを使用して、 ILA コアのキャプチャデータバッファーのデータ深さを設定します。データ深さは、 1 から大データ深さの間の 2 のべき乗に設定できます。

注記 : ネットリスト挿入プローブフローでデザインに追加した ILA コアのキャプチャバッファーの大データ深さを設定する方法は、 25 ページの「デバッグコアのプロパティの変更」を参照してください。

set_property Tcl コマンドを使用しても ILA コアのデータ深さを変更できます。

set_property CONTROL.DATA_DEPTH 512 [get_hw_ilas hw_ila_1]

ILA プローブ情報の記述[Debug Probes] ビューの [ILA Cores] タブには、 ILA v2.1 コアを使用してプローブされるデザインのネットに関する情報が表示されます。この情報はデザインから抽出され、通常は .ltx という拡張子のデータファイルに保存されます。

ILA プローブファイルは、インプリメンテーションプロセス中に自動的に作成されますが、write_debug_probes Tcl コマンドを使用してデバッグプローブ情報をファイルに書き出すこともできます。

1. 合成済みデザインまたはネットリストデザインを開きます。

2. Tcl コマンド write_debug_probes filename.ltx を実行します。

ILA プローブ情報の読み出しILA プローブファイルの名前が debug_nets.ltx で、デバイスに関連付けられているビットストリームプログラムファイル (.bit) と同じディレクトリにある場合、自動的に FPGA ハードウェアデバイスに関連付けられます。

プローブファイルの場所を指定するには、次の手順に従います。

1. [Hardware] ビューで FPGA デバイスを選択します。

2. [Hardware Device Properties] ビューの [Probes file] でファイルの場所を設定します。

3. [Apply] をクリックして変更を適用します。

プローブファイルの場所は、次の set_property Tcl コマンドを使用しても設定できます。

set_property PROBES.FILE {C:/myprobes.ltx} [lindex [get_hw_devices] 0]



ILA プローブの表示

ILA プローブの表示[Debug Probes] ビューの [ILA Cores] タブには、各 ILA コアに関連付けられているプローブが表示されます。 FPGAハードウェアデバイスにプローブファイルを関連付けたら、ハードウェアデバイスを右クリックし、[Refresh Device]をクリックして、 [Debug Probes] ビューの [ILA Cores] タブを更新します (図 5-2)。

ILA プローブのトリガー比較値の設定ILA v2.1 コアのプローブ入力における等価条件または不等価条件の検出には、 ILA プローブトリガーコンパレータが使用されます。トリガー条件は、各 ILA プローブトリガーコンパレータの結果を AND または OR で統合した結果です。詳細は、 35 ページの「ILA コアのトリガー条件の設定」を参照してください。 ILA プローブの比較値を指定するには、 [Debug Probes] ビューの [ILA Cores] タブで [Compare Value] セルを選択し、 [Compare Value] ダイアログボックスを開きます (図 5-3)。


図 5-2 : [Debug Probes] ビューの [ILA Cores] タブ


図 5-3 : ILA プローブの [Compare Value] ダイアログボックス



ILA プローブの比較値の設定

ILA プローブの比較値の設定[Compare Value] ダイアログボックスでは、次の 3 つのフィールドを設定できます。

1. [Operator] : 比較演算子を指定します。有効な値は、次のとおりです。

° == (等価)

° != (不等価)

° < (小なり )

° <= (以下)

° > (大なり )

° >= (以上)

2. [Radix] : 値の基数を指定します。有効な値は、次のとおりです。

° [B] (2 進数)

° [H] (16 進数)

° [O] (8 進数)

° [A] ASCII

° [U] (符号なし 10 進数)

° [S] (符号付き 10 進数)

3. [Value] : ILA v2.1 デバッグコアのプローブ入力に接続されているデザインのネット上の実際の値と、[Operator] で指定した演算子を使用して比較する値を指定します。 [Radix] の設定によって、次の値を指定できます。

° 2 進数

- 0 : 論理 0

- 1 : 論理 1

- X : ドントケア

- R : 立ち上がり遷移

- F : 立ち下がり遷移

- B : 立ち上がり遷移または立ち下がり遷移のいずれか

- N : 遷移なし (現在のサンプル値は前の値と同じ )

° 16 進数


- 0 ～ 9 : 0 ～ 9 の値

- A ～ F : 10 ～ 15 の値

° 8 進数


- 0 ～ 7 : 0 ～ 7 の値

° ASCII

- ASCII 文字で構成される文字列

° 符号なし 10 進数

- 正の整数値

° 符号付き 10 進数

- 整数値



ILA コアのトリガーの供給

ILA コアのトリガーの供給ILA コアにトリガーを供給する方法には、次の 2 つのモードがあります。

• [Run Trigger] : [Hardware] ビューまたは [Debug Probes] ビューで ILA コアを選択し、ツールバーの [Run Trigger] をクリックすると、ILA コアでトリガー条件およびプローブ比較値で定義されたトリガーイベントを検出できる状態になります。

• [Run Trigger Immediate] : [Hardware] ビューまたは [Debug Probes] ビューで ILA コアを選択し、ツールバーの [RunTrigger Immediate] をクリックすると、 ILA コアトリガー条件およびプローブ比較値の設定にかかわらず、すぐにILA コアがトリガーされます。このコマンドは、 ILA コアのプローブ入力にある任意の値をキャプチャする場合に有益です。

ILA コアを右クリックし、 [Run Trigger] または [Run Trigger Immediate] をクリックしても、同じ操作を実行できます (図 5-4)。

ILA コアのトリガーの停止ILA コアのトリガーを停止するには、[Hardware] ビューまたは [Debug Probes] ビューで ILA コアを選択し、ツールバーの [Stop Trigger] をクリックします。 ILA コアを右クリックし、 [Stop Trigger] をクリックしても、同じ操作を実行できます (図 5-4)。


図 5-4 : ILA コアのトリガーコマンド



ILA コアのステータスの表示

ILA コアのステータスの表示[Hardware] ビューの [Status] 列には、各 ILA コアのステータスが示されます (表 5-1)。

ILA コアからのデータを波形ビューアーで表示ILA コアでキャプチャされたデータが Vivado IDE にアップロードされると、波形ビューアーに表示されます。 ILA コアでキャプチャされたデータの表示に波形ビューアーを使用する場合の詳細は、第 6 章「波形ウィンドウを使用したILA プローブデータの表示」を参照してください。

ILA コアでキャプチャされたデータの保存および復元ILA コアから直接アップロードされたキャプチャデータを表示するだけでなく、ファイルに保存して、ファイルからデータを読み込むこともできます。

ILA コアでキャプチャされたデータのファイルへの保存

ILA コアでキャプチャされたデータをアップロードしてファイルに保存するには、次の Tcl コマンドを使用します。

write_hw_ila_data my_hw_ila_data_file.zip [upload_hw_ila_data hw_ila_1]

この Tcl コマンドにより、 ILA コアでキャプチャされたデータがアップロードされ、 my_hw_ila_data_file.zipというアーカイブファイルに保存されます。このアーカイブファイルには、波形データベースファイル、波形コンフィギュレーションファイル、波形 CSV (Comma Separated Value) ファイル、およびデバッグプローブファイルが含まれます。

表 5-1 : ILA コアのステータス

ILA コアのステータス説明

IDLE ILA コアはアイドル状態であり、トリガー待機状態になっていません。

ARMED ILA コアはトリガー待機状態であり、トリガー条件が満たされるのを待機中です。トリガー位置 0 でトリガー待機状態にされたステートです。

CAPTURING ILA コアはデータをデータキャプチャバッファーに取り込み中です。トリガー位置が 0 より大きい値に設定されている場合、このステートはトリガー待機状態であることも表します。

FULL ILA コアキャプチャバッファーがフルであり、ホストに表示するようアップロード中です。



計測のための VIO コアの設定

ILA コアでキャプチャされたデータのファイルからの読み込み

ILA コアでキャプチャされたデータをファイルから読み込むには、次の Tcl コマンドを使用します。

display_hw_ila_data [read_hw_ila_data my_hw_ila_data_file.zip]

この Tcl コマンドにより、保存されている ILA コアキャプチャデータが読み込まれ、波形ウィンドウに表示されます。

注記 : ILA データ波形ウィンドウの波形コンフィギュレーション設定 (仕切り、マーカー、色、プローブの基数など)も、 ILA キャプチャデータアーカイブファイルに保存されます。保存されている ILA データを表示すると、保存されている波形コンフィギュレーション設定が使用されます。

計測のための VIO コアの設定デザインに追加した VIO コアは、 [Hardware] ビューのターゲットデバイスの下に表示されます。 VIO コアが表示されない場合は、デバイスを右クリックして [Refresh Hardware] をクリックします。 FPGA デバイスが再度スキャンされ、 [Hardware] ビューの表示が更新されます。

注記 : FPGA デバイスをプログラムまたは更新しても VIO コアが表示されない場合は、デバイスが正しい .bit ファイルでプログラムされているか、インプリメント済みデザインに VIO v2.0 コアが含まれているかを確認してください。

VIO コア (図 5-5 では hw_vio_1) を選択すると、 [VIO Core Properties] ビューにプロパティが表示されます。

VIO コアが Vivado IDE と同期しなくなることがあります。 VIO ステータスインジケーターの解釈方法については、40 ページの「ILA コアのステータスの表示」を参照してください。

VIO コアの値を読み出したり書き込んだりするには、オブジェクトプロパティを使用します。

• VIO 入力プローブの値を読み出すには、まず hw_vio オブジェクトを VIO コアの値で更新し、 hw_vio オブジェクトのプロパティ値を取得します。詳細は、 42 ページの「VIO コアの入力プローブ」を参照してください。

• VIO 出力プローブの値を書き込むには、まず hw_probe オブジェクトのプロパティ値を設定し、これらのプロパティ値をハードウェアの VIO コアに確定して、値をコアの出力プローブポートに書き込みます。詳細は、44 ページの「VIO コアの出力プローブ」を参照してください。


図 5-5 : [Hardware] ビューに表示される VIO コア



VIO コアのステータスの表示

VIO コアのステータスの表示VIO コアには、入力プローブが 0 個以上、出力プローブが 0 個以上あります (少なくとも入力プローブまたは出力プローブが 1 個以上必要)。 [Hardware] ビューの示される VIO コアのステータスは、 VIO コアの出力プローブの現在の状態を示します。表 5-2 に、 VIO コアのステータスと必要な操作を示します。

VIO コアの入力プローブVIO コアの入力プローブは、実際のハードウェアの FPGA で実行されているデザインからの値を読み出すために使用します。VIO 入力プローブは通常、テスト中のデザインのステータスインジケーターとして使用されます。図 5-6 に、VIO 入力プローブの表示例を示します。

表 5-2 : VIO コアのステータスと必要なユーザー操作

VIO のステータス説明必要なユーザー操作

OK – Outputs Reset VIO コアの出力は Vivado IDE と同期しており、出力は初期 ( リセット )状態です。

なし

OK VIO コアの出力は Vivado IDE と同期していますが、出力は初期 ( リセット ) 状態ではありません。

なし

Outputs out-of-sync VIO コアの出力が Vivado IDE と同期していません。

次の 2 つのいずれかの操作を実行する必要があります。

• [Hardware] ビューで VIO コアを右クリックして [Commit VIO Core Outputs] をクリックし、Vivado IDEからの値を VIO コアに書き込みます。

• [Hardware] ビューで VIO コアを右クリックして [Refresh Input and Output Values from VIO Core] をクリックし、Vivado IDE を VIO コア出力プローブポートの現在の値でアップデートします。


図 5-6 : [Debug Probes] ビューの VIO 入力



VIO コアの入力プローブ

[VIO Cores] タブを使用した VIO 入力の読み出し

VIO 入力プローブは、 [Debug Probes] ビューの [VIO Cores] タブに表示されます。各入力プローブが表で個別の行に表示されます。 VIO 入力プローブの値は、 [Value] 列に示されます (図 5-6)。 VIO コアの入力値は、 VIO コアの更新レートに基づいて、定期的にアップデートされます。更新レートを変更するには、 [VIO Properties] ビューで [Refresh Rate(ms)] の値を変更するか、次の Tcl コマンドを使用します。

set_property CORE_REFRESH_RATE_MS 1000 [get_hw_vios hw_vio_1]

注記 : 更新レートを 0 に設定すると、VIO コアからのすべての自動更新が停止します。また、小さい値を設定すると、Vivado IDE の動作が遅くなることがあります。更新レートは 500ms 以上に設定することをお勧めします。

VIO 入力プローブの値を手動で読み出すには、 Tcl コマンドを使用します。たとえば、 VIO コア hw_vio_1 のBUTTON_IBUF という入力プローブの値を更新して読み出すには、次の Tcl コマンドを使用します。

refresh_hw_vio [get_hw_vios {hw_vio_1}]get_property INPUT_VALUE [get_hw_probes BUTTON_IBUF]

VIO 入力の表示タイプと基数の設定

VIO 入力プローブの表示タイプは、[Debug Probes] ビューの [VIO Cores] タブで VIO 入力プローブを右クリックし、次のいずれかを選択します。

• [Text] : 入力をテキストフィールドとして表示します。これが、 VIO 入力プローブベクター (幅が 2 ビット以上)の唯一の表示タイプです。

• [LED] : 入力を LED グラフィックで表示します。この表示タイプは、 VIO 入力プローブスカラーおよび VIO 入力プローブベクターの個々のエレメントにのみ選択可能です。 High および Low の値を、次の 4 つの色のいずれかに設定できます。

° グレー (オフ)

° 赤

° 緑

° 青

VIO 入力プローブの表示タイプを [Text] に設定すると、基数を変更できます。これには、[Debug Probes] ビューの [VIOCores] タブで VIO 入力プローブを右クリックし、次のいずれかを選択します。

• [Radix] → [Binary] : 基数を 2 進数に設定します。

• [Radix] → [Octal] : 基数を 8 進数に設定します。

• [Radix] → [Hex] : 基数を 16 進数に設定します。

• [Radix] → [Unsigned] : 基数を符号なしの 10 進数に設定します。

• [Radix] → [Signed] : 基数を符号付きの 10 進数に設定します。

VIO 入力プローブの基数は、 Tcl コマンドでも設定できます。たとえば、 BUTTON_IBUF という VIO 入力プローブの基数を変更するには、次の Tcl コマンドを使用します。

set_property INPUT_VALUE_RADIX HEX [get_hw_probes BUTTON_IBUF]



VIO コアの出力プローブ

VIO 入力アクティビティの監視と制御

VIO 入力プローブから値を読み出すだけでなく、 VIO 入力プローブのアクティビティを監視することもできます。Vivado IDE の周期的なアップデートの間に VIO 入力の値が変化すると、それが示されます。

VIO 入力プローブのアクティビティは、 [Debug Probes] ビューの [VIO Cores] タブの [Activity] 列に示されます。

• 上向き矢印 : アクティビティ持続間隔の間に、入力プローブの値が 0 から 1 に遷移したことを示します。

• 下向き矢印 : アクティビティ持続間隔の間に、入力プローブの値が 1 から 0 に遷移したことを示します。

• 上下矢印 : アクティビティ持続間隔の間に、入力プローブの値が 1 から 0 に、および 0 から 1 に少なくとも 1 回以上遷移したことを示します。

入力アクティビティステータスの表示が持続される期間を変更するには、 [Debug Probes] ビューの [VIO Cores] タブで VIO 入力プローブを右クリックし、次のいずれかを選択します。

• [Activity Persistence] → [Infinite] : アクティビティ値をユーザーがリセットするまで累積し、保持します。

• [Activity Persistence] → [Long (80 samples)] : アクティビティ値を長い期間累積し、保持します。

• [Activity Persistence] → [Short (8 samples)] : アクティビティ値を短い期間累積し、保持します。

Tcl コマンドでもアクティビティ持続間隔を設定できます。たとえば、 BUTTON_IBUF という VIO 入力プローブのアクティビティ持続間隔を長い期間に変更するには、次の Tcl コマンドを使用します。

set_property ACTIVITY_PERSISTENCE LONG [get_hw_probes BUTTON_IBUF]

コアのすべての入力プローブのアクティビティをリセットするには、[Hardware] ビューで VIO コアを右クリックして[Reset All Input Activity] をクリックします。次の Tcl コマンドでも同じ操作を実行できます。

reset_hw_vio_activity [get_hw_vios {hw_vio_1}]

VIO コアの出力プローブVIO コアの出力プローブは、実際のハードウェアの FPGA で実行されているデザインに値を書き込むために使用します。 VIO 出力プローブは通常、テスト中のデザインの低バンド幅の制御信号として使用されます。図 5-7 に、 VIO 出力プローブの表示例を示します。


図 5-7 : [Debug Probes] ビューの VIO 出力



VIO コアの出力プローブ

[VIO Cores] タブを使用した VIO 出力の書き込み

VIO 出力プローブは、 [Debug Probes] ビューの [VIO Cores] タブで設定できます。各出力プローブが表で個別の行に示されます。 VIO 出力プローブの値は、 [Value] 列に示されます (図 5-7)。 VIO コアの出力値は、 [Value] 列に新しい値を入力するとアップデートされます。[Value] 列をクリックすると、プルダウンボックスが表示されます。[Value] フィールドに適切な値を入力し、 [OK] をクリックします。

Tcl コマンドを使用して、 VIO コアに新しい値を書き込むこともできます。たとえば、基数が 2 進数に設定されている vio_slice5_fb_2 という VIO 出力プローブに 2 進数 11111 を書き込むには、次の Tcl コマンドを使用します。

set_property OUTPUT_VALUE 11111 [get_hw_probes vio_slice5_fb_2]commit_hw_vio [get_hw_probes {vio_slice5_fb_2}]

VIO 出力の表示タイプと基数の設定

VIO 出力プローブの表示タイプは、[Debug Probes] ビューの [VIO Cores] タブで VIO 出力プローブを右クリックし、次のいずれかを選択します。

• [Text] : 入力をテキストフィールドとして表示します。これが、 VIO 出力プローブベクター (幅が 2 ビット以上)の唯一の表示タイプです。

• [Toggle Button] : 出力をトグルボタングラフィックで表示します。この表示タイプは、 VIO 出力プローブスカラーおよび VIO 出力プローブベクターの個々のエレメントにのみ選択可能です。

VIO 出力プローブの表示タイプを [Text] に設定すると、基数を変更できます。これには、[Debug Probes] ビューの [VIOCores] タブで VIO 出力プローブを右クリックし、次のいずれかを選択します。

• [Radix] → [Binary] : 基数を 2 進数に設定します。

• [Radix] → [Octal] : 基数を 8 進数に設定します。

• [Radix] → [Hex] : 基数を 16 進数に設定します。

• [Radix] → [Unsigned] : 基数を符号なしの 10 進数に設定します。

• [Radix] → [Signed] : 基数を符号付きの 10 進数に設定します。

VIO 出力プローブの基数は、 Tcl コマンドでも設定できます。たとえば、 vio_slice5_fb_2 という VIO 出力プローブの基数を 16 進数に設定するには、次の Tcl コマンドを使用します。

set_property OUTPUT_VALUE_RADIX HEX [get_hw_probes vio_slice5_fb_2]

VIO コアの出力プローブのリセット

VIO v2.0 コアでは、各出力プローブポートの初期値を指定できます。 VIO コアの出力プローブポートをこれらの初期値にリセットするには、[Hardware] ビューで VIO コアを右クリックし、[Reset VIO Core Outputs] をクリックします。Tcl コマンドで VIO コアの出力をリセットするには、次のコマンドを使用します。

reset_hw_vio_outputs [get_hw_vios {hw_vio_1}]

注記 : VIO 出力プローブを初期値にリセットすると、出力プローブの値が Vivado IDE と同期しなくなる可能性があります。この状況の対処方法は、「VIO コアの出力値を Vivado IDE に同期」を参照してください。



ラボ環境での Vivado ロジック解析の使用

VIO コアの出力値を Vivado IDE に同期

VIO 出力をリセット、FPGA を再プログラム、または現在のインスタンスが開始する前に Vivado ツールの別のインスタンスで出力値を設定すると、VIO コアの出力プローブが Vivado IDE と同期しなくなります。この場合、VIO ステータスが「Outputs out-of-sync」となり、次のいずれかの操作を実行する必要があります。

• [Hardware] ビューで VIO コアを右クリックして [Commit VIO Core Outputs] をクリックし、Vivado IDE からの値をVIO コアに書き込みます。次の Tcl コマンドでも同じ操作を実行できます。

commit_hw_vio [get_hw_vios {hw_vio_1}]

• [Hardware] ビューで VIO コアを右クリックして [Refresh Input and Output Values from VIO Core] をクリックし、Vivado IDE を VIO コア出力プローブポートの現在の値でアップデートします。次の Tcl コマンドでも同じ操作を実行できます。

refresh_hw_vio -update_output_values 1 [get_hw_vios {hw_vio_1}]

ラボ環境での Vivado ロジック解析の使用Vivado ロジック解析機能は Vivado IDE の一部なので、ラボ環境で Vivado ロジック解析機能を使用してターゲットボード上で実行されているデザインをデバッグするには、次のいずれかを実行する必要があります。

• ラボマシンに Vivado IDE をインストールして実行します。

• ラボマシンに新の ISE ラボツールをインストールし、ローカルマシン上の Vivado ロジック解析機能を使用して Vivado CSE サーバー (vcse_server) のリモートインスタンスに接続します。

ラボマシンに Vivado IDE をインストールして実行

ラボマシンに Vivado IDE をインストールする際の要件は、『Vivado Design Suite ユーザーガイド : リリースノート、インストールおよびライセンス』 (UG973) [参照 4] を参照してください。

重要 : Vivado ロジック解析機能は、Vivado CSE サーバー (Windows プラットフォームでは vcse_server.exe、Linux プラットフォームでは vcse_server ) とのみ互換性があり、 ISE ラボツールの一部としてインストールされるレガシ CSE サーバー (Windows プラットフォームでは cse_server.exe、Linux プラットフォームでは cse_server) とは互換性がありません。レガシ CSE サーバーアプリケーションは、レガシ ChipScope Pro Analyzer ツールとのみ互換性があります。 Vivado ロジック解析機能で元のプロジェクトから必要なのは、ビットストリームプログラムファイル (.bit) とプローブファイル (.ltx) の 2 つのみです。

ラボマシンで Vivado ロジック解析機能を使用するには、次の手順に従います。

1. ラボマシンに Vivado IDE をインストールします。

2. ビットストリームプログラムファイル (.bit) とプローブファイル (.ltx) をラボマシンにコピーします。

3. Vivado IDE を GUI モードで起動します。

4. [File] → [Open Hardware Session] をクリックするか、 [Tcl Console] ビューで「open_hw」と入力してハードウェアセッションを開きます。

5. 「ハードウェアターゲットに接続して FPGA デバイスをプログラム」の手順に従って、ラボマシンに接続されているターゲットボードへの接続を開きます。ラボマシンにコピーしたビットストリームプログラムファイル(.bit) でターゲット FPGA デバイスをプログラムします。

6. 「計測のための ILA コアの設定」以降の手順に従って、ハードウェア上でデザインをデバッグします。「ILA プローブ情報の読み出し」の手順では、ラボマシンにコピーしたプローブファイル (.ltx) を使用します。



Vivado ロジック解析機能と ChipScope Pro Analyzer の同時使用

ラボマシンで動作中のリモート CSE サーバーへの接続

ラボマシンにネットワークで接続されている場合、リモートラボマシン上で動作中の CSE サーバーに接続してターゲットボードに接続できます。 Vivado ロジック解析機能を使用してラボマシンで動作中の Vivado CSE サーバー(Windows プラットフォームでは vcse_server.exe、Linux プラットフォームでは vcse_server) に接続するには、次の手順に従います。

1. ラボマシンに新の Vivado Design Suite をインストールします。

重要 : Vivado ツールのハードウェアセッション機能 (Vivado ロジック解析、 Vivado シリアル I/O 解析など) を実行するのに、ソフトウェアライセンスは必要ありません。

2. リモートラボマシンで vcse_server アプリケーションを起動します。ラボマシンが 64 ビット Windows マシンで、Vivado Design Suite がデフォルトの場所にインストールされている場合、次のコマンドを使用します。

C:\Xilinx\Vivado\vivado_release.version\bin\vcse_server.bat -port 60001

3. ラボマシン以外のマシンで Vivado IDE を GUI モードで起動します。

4. 「ハードウェアターゲットに接続して FPGA デバイスをプログラム」の手順に従って、ラボマシンに接続されているターゲットボードへの接続を開きます。ただしここでは、 localhost 上の Vivado CSE サーバーに接続するのではなく、ラボマシンのホスト名を使用します。

5. 「計測のための ILA コアの設定」以降の手順に従って、ハードウェア上でデザインをデバッグします。

Vivado ロジック解析機能と ChipScope Pro Analyzer の同時使用Vivado ロジック解析機能と ChipScope Pro Analyzer ツールを同時に使用して、同じターゲットボード上の同じデザインをデバッグできます。この使用方法は、次のような場合に重要です。

• デザインに ILA v2.1 デバッグコアと VIO v1.x デバッグコアが含まれており、それぞれに Vivado ロジック解析機能と ChipScope Pro Analyzer を使用してアクセスする必要がある場合

• デザインに含まれる ILA v2.1 デバッグコアに Vivado ロジック解析機能を使用してアクセスし、 ChipScope ProAnalyzer ツールのシステムモニターを使用して XADC の温度または電圧センサーを監視する場合

• 7 シリーズデバイスと 6 シリーズデバイスを、それぞれに Vivado ロジック解析機能と ChipScope Pro Analyzer を使用して同時にデバッグする必要がある場合

このセクションでは、デザインに ILA v2.1 デバッグコアと VIO v1.x デバッグコアが含まれている初のケースについて説明します。この機能を活用するには、次のようにする必要があります。

1. 各 JTAG コントローラーコアに個別の BSCAN ユーザースキャンチェーンを使用します。

2. 各ランタイムアプリケーションに対して個別の CSE サーバーを起動します。

3. Vivado ロジック解析機能と ChipScope Pro Analyzer ツールを使用します。

個別の BSCAN ユーザースキャンチェーンの使用

ILA v2.1 コアを BSCANE2 プリミティブに接続する debug_core_hub コアと、VIO v1.x コアを BSCANE2 コアに接続する ICON v1.x コアが、異なるユーザースキャンチェーンを使用してコンフィギュレーションされていることを確認します。詳細は、第 4 章の「デバッグコアハブの BSCAN ユーザースキャンチェーンの変更」を参照してください。




個別の CSE サーバーの設定

ターゲットボードに接続されているマシンで、2 つの CSE サーバーインスタンスが動作していることを確認します。Windows 64 ビットプラットフォームでは、 2 つの cmd ウィンドウで次を実行します。

1. ラボマシンに新の Vivado Design Suite および ISE ラボツールがインストールされていることを確認します。この例では、 ISE ラボツールおよび Vivado Design Suite がどちらもデフォルトの場所にインストールされている場合を示します。

2. 初の cmd ウィンドウを開き、次を実行して Vivado CSE サーバーを起動します。

C:\Xilinx\Vivado\vivado_release.version\bin\vcse_server.bat –port 60001

3. 2 つ目の cmd ウィンドウを開き、次を実行してレガシ CSE サーバーを起動します。

C:\Xilinx\ise_release.version\LabTools\LabTools\bin\nt64\cse_server –port 50001

ポート 60001上の Vivado CSE サーバーは Vivado ロジック解析機能で、ポート 50001 上のレガシ CSE サーバーはChipScope Pro Analyzer ツールで使用されます。

Vivado ロジック解析機能と ChipScope Pro Analyzer ツールの実行

デザインと CSE サーバーを設定したら、次の手順に従って Vivado ロジック解析機能と ChipScope Pro Analyzer ツールを使用してデザインをデバッグします。

1. Vivado IDE を GUI モードで起動します。

2. Flow Navigator で [Open Hardware Session] をクリックするか、 [File] → [Open Hardware Server] をクリックします。

3. localhost:60001 上の Vivado CSE サーバーに接続し、ターゲットデバイスをプログラムします。詳細は、第 2 章の「Vivado ハードウェアセッションを使用した FPGA デバイスのプログラム」を参照してください。

4. [Flow] → [Launch ChipScope Analyzer] をクリックして ChipScope Pro Analyzer を起動します。

5. ChipScope Pro Analyzer ツールで [JTAG Chain] → [Server Host Setting] をクリックします。サーバーを localhost:50001に変更します (図 5-8)。

6. ChipScope Pro Analyzer で、 [JTAG Chain] メニューの適切なケーブルを使用してターゲットボードに接続します。


図 5-8 : ChipScope Pro Analyzer ツールでサーバーホスト設定を変更




7. 各解析ツールを使用して、それぞれのデバッグコアにアクセスします (図 5-9)。


図 5-9 : Vivado ロジック解析機能と ChipScope Pro Analyzer ツールを使用してデザインをデバッグ



ハードウェアセッションの Tcl オブジェクトおよびコマンド

ハードウェアセッションの Tcl オブジェクトおよびコマンドテスト中のハードウェアにアクセスするには、Tcl コマンドを使用できます。ハードウェアには、階層第一級 Tcl オブジェクトがあります (表 5-3)。

ハードウェアセッションコマンドの詳細は、Tcl コンソールで「help -category hardware」と入力してください。

hw_server の Tcl コマンド

表 5-4 に、ハードウェアサーバーにアクセスするために使用する Tcl コマンドを示します。

表 5-3 : ハードウェアセッションの Tcl オブジェクト

Tcl オブジェクト説明

hw_server CSE サーバーを参照するオブジェクト。各 hw_server オブジェクトには、1 つまたは複数の hw_target オブジェクトを関連付けることができます。

hw_target JTAG ケーブルまたはボードを参照するオブジェクト。各 hw_target オブジェクトには、1 つまたは複数の hw_device オブジェクトを関連付けることができます。

hw_device ザイリンクス FPGA デバイスなど、 JTAG チェーンに含まれるデバイスを参照するオブジェクト。各 hw_device オブジェクトには、1 つまたは複数の hw_ila オブジェクトを関連付けることができます。

hw_ila ザイリンクス FPGA デバイスに含まれる ILA コアを参照するオブジェクト。各 hw_ila オブジェクトには、 1 つの hw_ila_data オブジェクトのみを関連付けることができます。各 hw_ila オブジェクトには、1 つまたは複数の hw_probe オブジェクトを関連付けることができます。

hw_ila_data ILA デバッグコアからアップロードされたデータを参照するオブジェクト。

hw_probe ILA デバッグコアのプローブ入力を参照するオブジェクト。

hw_vio ザイリンクス FPGA デバイスに含まれる VIO コアを参照するオブジェクト。

表 5-4 : hw_server の Tcl コマンド

Tcl コマンド説明

connect_hw_server ハードウェアサーバーへの接続を開きます。

current_hw_server 現在のハードウェアサーバーを取得または設定します。

disconnect_hw_server ハードウェアサーバーへの接続を閉じます。

get_hw_servers CSE サーバーのハードウェアサーバー名のリストを取得します。

refresh_hw_server ハードウェアサーバーへの接続を更新します。




hw_target の Tcl コマンド

表 5-5 に、ハードウェアターゲットにアクセスするために使用する Tcl コマンドを示します。

hw_device の Tcl コマンド

表 5-6 に、ハードウェアデバイスにアクセスするために使用するhw_device の Tcl コマンドを示します。

hw_ila の Tcl コマンド

表 5-7 に、 ILA v2.1 デバッグコアにアクセスするために使用する hw_ila の Tcl コマンドを示します。

表 5-5 : hw_target の Tcl コマンド


close_hw_target ハードウェアターゲットを閉じます。

current_hw_target 現在のハードウェアターゲットを取得または設定します。

get_hw_targets ハードウェアサーバーのハードウェアターゲット名のリストを取得します。

open_hw_target ハードウェアサーバー上のハードウェアターゲットへの接続を開きます。

refresh_hw_target ハードウェアターゲットへの接続を更新します。

表 5-6 : hw_device の Tcl コマンド


current_hw_device 現在のハードウェアデバイスを取得または設定します。

get_hw_device ターゲットのハードウェアデバイスのリストを取得します。

program_hw_device ザイリンクス FPGA デバイスをプログラムします。

refresh_hw_device ハードウェアデバイスを更新します。

表 5-7 : hw_ila の Tcl コマンド


current_hw_ila 現在のハードウェア ILA を取得または設定します。

get_hw_ilas ターゲットのハードウェア ILA のリストを取得します。

reset_hw_ila hw_ila の制御プロパティをデフォルト値にリセットします。

run_hw_ila hw_ila をトリガー待機状態にします。

wait_on_hw_ila すべてのデータがキャプチャされるまで待機します。




hw_ila_data の Tcl コマンド

表 5-8 に、キャプチャされた ILA データにアクセスするために使用する hw_ila_data の Tcl コマンドを示します。

hw_probe の Tcl コマンド

表 5-9 に、キャプチャされた ILA データにアクセスするために使用する Tcl コマンドを示します。

hw_vio の Tcl コマンド

表 5-10 に、 VIO コアにアクセスするために使用する Tcl コマンドを示します。

表 5-8 : hw_ila_data の Tcl コマンド


current_hw_ila_data 現在のハードウェア ILA データを取得または設定します。

display_hw_ila_data hw_ila_data を波形ビューアーに表示します。

get_hw_ila_data hw_ila_data オブジェクトのリストを取得します。

read_hw_ila_data ファイルから hw_ila_data を読み込みます。

upload_hw_ila_data ILA コアでのデータのキャプチャを停止し、キャプチャされたデータをアップロードします。

write_hw_ila_data hw_ila_data をファイルに記述します。

表 5-9 : hw_probe の Tcl コマンド


get_hw_probes ハードウェアプローブのリストを取得します。

表 5-10 : hw_vio の Tcl コマンド


commit_hw_vio ハードウェアプローブの OUTPUT_VALUE プロパティ値を VIOコアに書き込みます。

get_hw_vios ハードウェア VIO のリストを取得します。

refresh_hw_vios ハードウェアプローブの INPUT_VALUE および ACTIVITY_VALUEプロパティを VIO コアから読み出した値でアップデートします。

reset_hw_vio_activity 指定のハードウェア VIO オブジェクトに関連付けられているハードウェアプローブに対し、 ACTIVITY_VALUE プロパティをリセットします。

reset_hw_vio_outputs VIO コアの出力を初期値にリセットします。



ハードウェアセッションの Tcl コマンドの使用

ハードウェアセッションの Tcl コマンドの使用次のようなシステムにアクセスする Tcl コマンドスクリプトの例を示します。

• localhost:60001 上の Vivado CSE サーバーを介してアクセス可能な 1 つの KC705 ボードの Digilent JTAG-SMT1ケーブル (シリアル番号 12345)

• デザインに ILA コアが 1 つ含まれており、 KC705 ボード上の XC7K325T デバイスで実行

• ILA コアに counter[3:0] というプローブが含まれる

Tcl コマンドスクリプト例

# Connect to the Digilent Cable on localhost:60001connect_hw_server -host localhost -port 60001current_hw_target [get_hw_targets */digilent_plugin/SN:12345]open_hw_target

# Program and Refresh the XC7K325T Devicecurrent_hw_device [lindex [get_hw_devices] 0]refresh_hw_device -update_hw_probes false [lindex [get_hw_devices] 0]set_property PROGRAM.FILE {C:/design.bit} [lindex [get_hw_devices] 0]set_property PROBES.FILE {C:/design.ltx} [lindex [get_hw_devices] 0]program_hw_devices [lindex [get_hw_devices] 0]refresh_hw_device [lindex [get_hw_devices] 0]

# Set Up ILA Core Trigger Position and Probe Compare Valuesset_property CONTROL.TRIGGER_POSITION 512 [get_hw_ilas hw_ila_1]set_property COMPARE_VALUE.0 eq4'b0000 [get_hw_probes counter]

# Arm the ILA trigger and wait for it to finish capturing datarun_hw_ila hw_ila_1wait_on_hw_ila hw_ila_1

# Upload the captured ILA data, display it, and write it to a filecurrent_hw_ila_data [upload_hw_ila_data hw_ila_1]display_hw_ila_data [current_hw_ila_data]write_hw_ila_data my_hw_ila_data [current_hw_ila_data]



第 6 章

波形ウィンドウを使用した ILA プローブデータの表示

概要Vivado® Integrated Design Environment (IDE) シミュレータを開くと、波形ウィンドウを使用してデザインを解析し、コードをデバッグできます。 Vivado ロジック解析では、 [Hardware] ビューや [ILA Debug Probes] ビューなどでもデザインデータを確認できます。

波形コンフィギュレーションと波形ウィンドウ波形コンフィギュレーションと WCFG ファイルはどちらもカスタマイズされた波形のリストを指しますが、この 2 つには概念的な違いがあります。

• 波形コンフィギュレーションはオブジェクトであり、メモリに読み込んで操作します。

• WCFG ファイルは、ディスクに保存される波形コンフィギュレーションの形式です。

波形コンフィギュレーションには、デフォルトで「Untitled #」という名前が付きます。名前は、波形ウィンドウのビューに表示されます。



波形コンフィギュレーションと波形ウィンドウ

WCFG ファイルを開く

ILA 波形ウィンドウで使用する WCFG ファイルを開くには、次の手順に従います。

重要 : WCFG ファイルを開く前に、ILA プローブを含む波形ウィンドウを開いておく必要があります。そうでないと、エラーが発生します。

1. [File] → [Open Waveform Configuration] をクリックします。

[Open Waveform Configuration] ダイアログボックスが開きます。

2. WCFG ファイルを選択します。

3. [OK] をクリックします。

ILA プローブデータが、開いた WCFG ファイルに含まれる波形コンフィギュレーションを使用して表示されます。

注記 : これで、元の波形コンフィギュレーションと、新しく開いた波形コンフィギュレーションを使用して、同じデータが 2 つの波形ウィンドウに表示されます。どちらのウィンドウでも、基になる波形データは同じです。この後新しく開いた波形コンフィギュレーションを使用する場合は、元の波形コンフィギュレーションを使用した波形ウィンドウを閉じても問題ありません。

注記 : ハードウェアプローブオブジェクトへの参照を含む WCFG ファイルを開くと、これらのオブジェクトは無視され、読み込まれた波形コンフィギュレーションには含まれません。

波形コンフィギュレーションの保存

波形コンフィギュレーションを WCFG ファイルに保存するには、 [File] → [Save Waveform Configuration As] をクリックし、波形コンフィギュレーションの名前を指定します。

重要 : 波形コンフィギュレーションを WCFG ファイルに保存する際は、 <project>/.Xil ディレクトリ以外のディレクトリを選択してください。このディレクトリは一時ディレクトリであり、その中身は Vivado を終了すると削除されます。このディレクトリに WCFG ファイルを保存すると、そのファイルも削除されます。



波形コンフィギュレーションの信号およびバス

波形コンフィギュレーションの信号およびバス波形ウィンドウのスカラーおよびベクターの ILA プローブは、波形のデザインオブジェクトです。

ILA プローブの横には、そのタイプを示すアイコンが表示されます。アイコン上にマウスポインターを置くと、詳細が表示されます。図 6-1 に、波形コンフィギュレーションの ILA プローブの例を示します。

ILA プローブの ID、名前、値が表示されています。ツールバーボタンをクリックすると、次のセクションで説明するナビゲーション機能を使用できます。


図 6-1 : 波形の ILA プローブ



波形コンフィギュレーションの ILA プローブ

ズーム機能の使用

波形コンフィギュレーションのズーム機能には、ツールバーボタンを使用します。

波形をクリックして Ctrl キーを押しながらマウスホイールを使用すると、オシロスコープのダイヤル操作のようにズーム表示をすることもできます。

[Waveform Options] スライドアウト

[Waveforms Options] ボタンをクリックすると、 [Waveforms Options] スライドアウトが開きます (図 6-2)。

設定できるオプションは次のとおりです。

• [General] : デフォルトの基数を設定します。

• [Show signal indices] : このチェックボックスをオンにすると、信号番号の間に短い定義文が表示されます。

• [Colors] : 波形内のオブジェクトの色を設定します。

波形コンフィギュレーションの ILA プローブILA プローブのスカラー (信号) およびベクター (バス) を波形コンフィギュレーションファイルに追加し、そのコンフィギュレーションを WDB ファイルに保存できます。 ILA コアからのプローブを波形ウィンドウに表示するには、メニューコマンドを使用するか、または Tcl コンソールで Tcl コマンドを使用します。

波形コンフィギュレーションに ILA プローブを追加するには、次の手順に従います。

1. [Debug Probes] ビューの [ILA Cores] タブで ILA コアを展開し、プローブを選択します。

2. 右クリックして [Add Probes to Waveform] をクリックします。

波形を比較するため、同じ信号またはバスのコピーを波形コンフィギュレーションに追加できます。同じ信号またはバスのコピーは、グループや仮想バスなど、波形コンフィギュレーションの任意の位置に配置できます。


図 6-2 : [Waveform Options] スライドアウト



波形コンフィギュレーションのカスタマイズ

信号またはバスのコピーを追加するには、次の手順に従います。

1. 波形コンフィギュレーションで信号またはバスを選択します。

2. [Edit] → [Copy] をクリックするか、または Ctrl + C キーを押します。

信号名がクリップボードにコピーされます。

3. [Paste] をクリックするか、 Ctrl +V キーを押します。

これで信号またはバスが波形コンフィギュレーションにコピーされます。ドラッグアンドドロップでこの信号やバスを移動させることができます。

波形コンフィギュレーションのカスタマイズ表 6-1 にリストされている機能を使用して、波形コンフィギュレーションをカスタマイズできます。この表には機能が簡単に説明されており、機能名をクリックするその機能を説明するセクションに移動できます。

カーソル

カーソルは、サンプル位置を一時的に示すために使用します。波形エッジ間の距離 (サンプル数) を計測する場合には、カーソルを頻繁に移動します。

ヒント : 複数の計測の時間軸を設定する場合など、一時的ではないインジケーターを設定する必要がある場合は、マーカーを追加します。詳細は、 59 ページの「マーカー」を参照してください。

波形を 1 回クリックすると、メインカーソルが配置されます。

2 つ目のカーソルを配置するには、 Ctrl キーを押しながらクリックし、マウスを左または右にドラッグします。カーソルの上に位置を示すフラグが表示されます。

または、 Shift キーを押したまま波形のどこかをクリックします。メインカーソルは元の位置に、もう一方のカーソルはクリックした位置に配置されます。

表 6-1 : 波形コンフィギュレーションのカスタマイズ機能

機能説明

カーソル 2 つのカーソルを表示し、時間を計測できます。このカーソルの位置が、ナビゲーションの基準位置になります。

マーカーマーカーを追加して波形をナビゲートし、特定時の波形値を表示できます。

仕切り信号を見やすく分けるため仕切りを追加できます。

グループ関連した信号およびバスをグループにまとめ、波形コンフィギュレーションに追加できます。

仮想バス論理スカラーおよび配列を追加できる仮想バスを波形コンフィギュレーションに追加できます。

オブジェクト名の変更オブジェクト、信号、バス、グループの名前を変更できます。

名前の表示完全な階層名、信号またはバス名のみ、または各信号のカスタム名を表示できます。

基数デフォルト基数は、波形コンフィギュレーション、 [Objects] ビュー、およびコンソールに表示されるバスの基数を指定します。

バスビットの順序上位ビット (MSB) から下位ビット (LSB)、またはその逆にバスビット順を変更できます。




注記 : 2 つ目のカーソルの位置を保持しながらメインカーソルの位置を変更するには、Shift キーを押しながらクリックします。 2 つ目のカーソルをドラッグして配置する場合、小間隔以上ドラッグしないと 2 つ目のカーソルは表示されません。

カーソルを移動するには、ポインターが手のひらのマークになるまでマウスを動かし、クリックして次の位置までカーソルをドラッグします。

カーソルをドラッグする際、 [Snap to Transtion] がオンになっていると (デフォルト )、中が塗りつぶされていない丸または中が塗りつぶされた丸が表示されます。

• 中が塗りつぶされていない丸は、選択した信号の波形の遷移間にあることを示します。

• 中が塗りつぶされている丸は、選択した信号の波形の遷移地点にあることを示します。カーソル、マーカー、フロートしているルーラーがない場所をクリックすると、 2 つ目のカーソルが非表示になります。

マーカー

波形内の重要イベントを恒久的にマークする必要がある場合はマーカーを使用します。マーカーが付けられたイベントに関連した距離 (サンプル数) を計測できます。

マーカーは、次のように追加、移動、削除できます。

• メインカーソルの位置に波形コンフィギュレーションにマーカーを追加します。

a. マーカーを追加する位置のサンプル番号または遷移をクリックして、メインカーソルを配置します。

b. [Edit] → [Add Marker] をクリックするか、または [Add Marker] ボタンをクリックします。

カーソル位置にマーカーが配置されます。マーカーがその位置に既にある場合は、若干オフセットされます。マーカーのサンプル番号が上部に表示されます。

• マーカーを波形上の別の位置に移動するには、ドラッグアンドドロップします。マーカー上部のラベルをクリックしてドラッグします。

° ドラッグシンボルは、マーカーが移動可能であることを示します。マーカーをドラッグする際、 [Snapto Transtion] がオンになっていると (デフォルト )、中が塗りつぶされていない丸または中が塗りつぶされた丸が表示されます。

° 中が塗りつぶされている丸は、選択した信号の波形の遷移地点、または別のマーカー上であることを示します。

° マーカーの場合は、丸は白く塗りつぶされています。

° 中が塗りつぶされていない丸は、選択した信号の波形の遷移間にあることを示します。

° 新しい位置にマーカーをドロップするには、マウスのボタンを放します。

• 1 つのコマンドでマーカーを 1 つ、またはすべて削除できます。マーカーを右クリックして、次のいずれかの操作を実行します。

° マーカーを 1 つ削除するには、ポップアップメニューから [Delete Marker] をクリックします。

° マーカーをすべて削除するには、ポップアップメニューから [Delete All Markers] をクリックします。

注記 : また、 Delete キーを使用して選択したマーカーを削除することもできます。

° マーカーの削除を取り消すには、 [Edit] → [Undo] をクリックします。

トリガーマーカー

赤色のトリガーマーカー (赤文字の T) は、キャプチャバッファーのトリガーイベントの発生を示す特殊マーカーです。バッファーのトリガーマーカーの位置は、トリガー位置設定に直接対応しています (第 5 章の「ILA コアのトリガー位置の設定」を参照)。

注記 : トリガーマーカーは、標準マーカーと同じ方法では移動させることはできません。その位置は ILA コアのトリガー位置プロパティ設定で設定されています。




仕切り

仕切りは、信号を見やすく区切ります。波形コンフィギュレーションに仕切りを追加するには次の手順に従います。

1. 波形ウィンドウの [Name] 列で、下に仕切りを追加する信号をクリックします。

2. [Edit] → [New Divider] をクリックするか、右クリックして [New Divider] をクリックします。

この変更は表示上のもので、 HDL コードには何も追加されません。新しい仕切りは波形コンフィギュレーションファイルを保存したときに保存されます。

仕切りは、次の方法で移動または削除できます。

• 仕切りを移動するには、名前を別の位置にドラッグアンドドロップします。

• 仕切りを削除するには、 Delete キーを押すか、または右クリックしてポップアップメニューから [Delete] をクリックします。

仕切りの名前も変更できます。詳細は、 61 ページの「オブジェクト名の変更」を参照してください。

グループ

関連した信号をまとめるため、波形コンフィギュレーションの信号およびバスをグループに追加できます。グループは、展開表示したり、閉じたりできます。グループ自体は波形データを表示しませんが、その内容の表示/非表示を切り替えることができます。グループは追加、変更、削除できます。

グループを追加するには、次の手順に従います。

1. 波形コンフィギュレーションで、グループに追加する信号またはバスを 1 つ以上選択します。

注記 : グループには、仕切り、仮想バス、ほかのグループを含めることができます。

2. [Edit] → [New Group] をクリックするか、右クリックして [New Group] をクリックします。

選択した信号またはバスを含むグループが波形コンフィギュレーションに追加されます。

グループは、グループアイコンで表されます。

この変更は表示上のもので、 ILA コアには何も追加されません。

信号名やバス名をドラッグアンドドロップして、グループに信号やバスを追加することもできます。

グループは、次の方法で移動または削除できます。

• グループを移動するには、 [Name] 列のグループ名を別の位置にドラッグアンドドロップします。

• グループを削除するには、グループを選択して [Edit] → [Wave Objects] → [Ungroup] をクリックするか、グループを右クリックして [Ungroup] をクリックします。グループに含まれていた信号またはバスは、波形コンフィギュレーションの一番上に配置されます。

グループ名も変更できます。詳細は、 61 ページの「オブジェクト名の変更」を参照してください。

注意 : Delete キーを押すと、グループと、それに含まれている信号およびバスが波形コンフィギュレーションから削除されます。



オブジェクト名の変更

仮想バス

仮想バスを波形コンフィギュレーションに追加すると、論理スカラーおよび配列を追加できます。仮想バスには、バスの波形が表示されます。仮想バスはその下に昇順で表示される信号の波形で構成されており、 1 次元配列にフラット化されます。追加した仮想バスは変更または削除できます。

仮想バスを追加するには、次の手順に従います。

1. 波形コンフィギュレーションで、仮想バスに追加する信号またはバスを 1 つ以上選択します。

2. [Edit] → [New Virtual Bus] をクリックするか、右クリックして [New Virtual Bus] をクリックします。

仮想バスは、仮想バスアイコンで表されます。

この変更は表示上のもので、 HDL コードには何も追加されません。

信号名やバス名をドラッグアンドドロップして、仮想バスに信号やバスを追加することもできます。波形コンフィギュレーションファイルを保存すると、新しい仮想バスとそれに含まれる信号やバスも保存されます。また、仮想バスの名前を波形の別位置にドラッグアンドドロップして移動できます。

仮想バスの名前を変更するには、「オブジェクト名の変更」を参照してください。

仮想バスを削除し、その中に含まれるものをグループ解除するには、仮想バスを選択し、 [Edit] → [Wave Objects] →[Ungroup] をクリックするか、または右クリックしてポップアップメニューの [Ungroup] をクリックします。

注意 : Delete キーを押すと、仮想バスと、それに含まれている信号およびバスが波形コンフィギュレーションから削除されます。

オブジェクト名の変更波形ウィンドウの信号、仕切り、グループ、仮想バスなどのオブジェクトの名前を変更できます。

1. [Name] 列でオブジェクト名を選択します。

2. 右クリックし、 [Rename] をクリックします。

3. 新しい名前を入力します。

4. Enter キーを押すか、名前以外の場所をクリックして、変更を反映させます。

オブジェクト名をダブルクリックして新しい名前を入力することもできます。変更はすぐに反映されます。波形コンフィギュレーションでのオブジェクト名の変更は ILA コアのプローブ入力に接続されているネット名には影響しません。



オブジェクト名の変更

名前の表示

名前は、完全な階層名 ([Long Name])、信号またはバス名のみ ([Short Name])、またはカスタム名で表示できます。波形ウィンドウの信号またはバス名は、波形コンフィギュレーションの [Name] 列に表示されます。名前が非表示になっている場合は、次の操作を実行します。

• 信号名全体が表示されるよう [Name] 列の幅を調整します。

• [Name] 列のスクロールバーを使用します。

表示名を変更するには、次の手順に従います。

1. 信号名またはバス名を 1 つ以上選択します。複数の信号を選択する場合は、Shift キーまたは Ctrl キーを押しながらクリックします。

2. 右クリックし、 [Name ] をクリックし、次のいずれかを選択します。

° [Long] : 完全な階層名を表示します。

° [Short] : 信号名またはバス名のみを表示します。

° [Custom] : 信号のカスタム名を表示します。

名前の表示変更はすぐに反映されます。

基数

バスのデータ型を理解することは重要です。デジタルおよびアナログの波形オプションを効果的に使用するには、基数設定とデータ型の関係を知っておく必要があります。基数設定およびそのアナログ波形解析への影響については、63 ページの「基数およびアナログ波形」を参照してください。

波形ウィンドウで個々の信号 (ILA プローブ) の基数を変更するには、次の手順に従います。

1. バスを右クリックします。

2. [Radix] をクリックし、ドロップダウンメニューからフォーマットを選択します。

° [Binary] (2 進数)

° [Hexadecimal] (16 進数)

° [Unsigned Decimal] (符号なし 10 進数)

° [Signed Decimal] (符号付き 10 進数)

° [Octal] (8 進数)

° [ASCII]

重要 : [Objects] ビューで基数を変更しても、波形ウィンドウまたは [Tcl Console] の値は変更されません。波形ウィンドウで個々の信号 (ILA プローブ) の基数を変更するには、波形ウィンドウのポップアップメニューを使用してください。

• 実数での大バス幅は 64 ビットです。64 ビットよりも幅の広いバスの場合は不正な値になる可能性があります。

• 浮動小数点では 32 ビットおよび 64 ビットの配列のみがサポートされています。



基数およびアナログ波形

フロートルーラーの使用

波形ウィンドウの上部にある標準ルーラーの絶対サンプル値以外のサンプルベースを使用して時間を計測するには、フロートルーラーを使用すると便利です。

フロートルーラーは、表示/非表示を切り替えたり、波形ウィンドウの任意位置に移動させることができます。このルーラーのサンプルベース (サンプル 0) は 2 番目のカーソルで、このカーソルがない場合は、選択されたマーカーになります。

フロートルーラーボタンおよびフロートルーラーは、 2 番目のカーソル (または選択されたマーカー ) がある場合にのみ表示されます。

1. ルーラーの表示/非表示を切り替えるには、次のいずれかを実行します。

° 2 番目のカーソルを配置

° マーカーを選択

2. [View] → [Floating Ruler] をクリックするか、または [Floating Ruler] ボタンをクリックします。

この操作は初に 1 回だけ実行し、繰り返す必要はありません。フロートルーラーは 2 番目のカーソルが配置されるたび、またはマーカーが選択されるたびに表示されます。

ルーラーを非表示にするには、このコマンドをもう一度クリックします。

バスビットの順序

波形コンフィギュレーションでバスビットの順序を逆にして、信号を MSB から表示するか、 LSB から表示するかを切り替えることができます。

ビット順序を逆にするには、次の手順に従います。

1. バスを選択します。

2. 右クリックし、 [Reverse Bit Order] をクリックします。

これでバスビットの順序が逆になります。 [Reverse Bit Order] コマンドの横にチェックマークが表示され、適用されていることが示されます。

基数およびアナログ波形バスの値が数値として処理される方法は、バス波形オブジェクトの基数設定によって決まります。

• 2 進数、 8 進数、 16 進数、 ASCII、および符号なしの 10 進数の基数を使用すると、バスの値が符号なしの整数として処理されます。バスのデータフォーマットは基数設定と一致している必要があります。

• 0 または 1 以外のビットを使用すると、値すべてが 0 として処理されます。

• 符号付きの 10 進数基数を使用すると、バスの値が符号付き整数として処理されます。

• 実数基数を使用すると、バスの値は固定小数点または浮動小数点の実数として処理されます。これは、 64 ページの図 6-3 に示す [Real Settings] ダイアログボックスの設定によって決まります。




設定できるオプションは次のとおりです。

• [Fixed Point] : 選択したバス波形オブジェクトのビットが固定小数点の符号付きまたは符号なしの実数として処理されます。

• [Binary Point] : 2 進数小数点の右側のビット数を指定します。 [Binary Point] で指定する値が波形オブジェクトのビット幅よりも大きい場合、波形オブジェクトの値は固定小数点としては処理されず、波形オブジェクトがデジタル波形で表示されたときにすべての値が <Bad Radix> と表示されます。アナログ波形として表示される場合、すべての値は 0 として処理されます。

• [Floating Point] : 選択したバス波形オブジェクトのビットが IEEE 浮動小数点の実数として処理されます。

注記 : 単精度および倍精度 (および単/倍精度に設定されている値のカスタム精度) のみがサポートされています。

その他の値は、[Fixed Point] を使用した場合と同様 <Bad Radix> 値になります。 [Exponent Width] および [FractionWidth] は、波形オブジェクトのビット幅に必ず追加する必要があり、追加されない場合は <Bad Radix> 値になります。

アナログ波形の表示

デジタル波形をアナログに変換するには、次の手順に従います。

1. 波形ウィンドウの [Name] でバスを右クリックします。

2. [Waveform Style] → [Analog Settings] をクリックして適切な設定を選択します。

バスのデジタル波形がアナログに変換されます。

アナログまたはデジタル波形の高さは、行をドラッグすると調節できます。

図 6-4 に、アナログ波形表示を設定する [Analog Settings] ダイアログボックスを示します。


図 6-3 : [Real Settings] ダイアログボックス




[Analog Settings] ダイアログボックスのオプションは次のとおりです。

• [Row Height] : 選択した波形オブジェクトの高さをピクセルで指定します。行の高さを変更しても波形の垂直方向の表示域は変わりませんが、波形の高さの伸縮が変わります。

アナログとデジタルを切り替えるとき、行の高さはそれぞれに合った適切なデフォルトの高さに設定されます (デジタルの場合は 20、アナログの場合は 100)。

• [Y Range] : 波形エリアに表示される数値の範囲を指定します。

° [Auto] : 表示されている時間の範囲の値が現在の範囲を超えたときに、表示範囲が拡大されます。

° [Fixed] : 時間範囲を一定にします。

° [Min] : 波形エリアの一番下に表示される値を指定します。

° [Max] : 波形エリアの一番上に表示される値を指定します。

どちらの値も浮動小数点として指定できますが、波形オブジェクトの基数が整数の場合、値は整数に切り捨てられます。

• [Interpolation Style] : データポイントを接続するラインの描画方法を指定します。

° [Linear] : 2 つのデータポイント間のラインを直線にします。

° [Hold] : 2 つのデータポイントのうち、左のポイントから右のポイントの X 軸に向かって水平ラインを描画し、そのラインから右のポイントに向かって別のラインを L 字型に描画します。

• [Off Scale] : 波形エリアの Y 軸を超えた値をどのように描画するかを指定します。

° [Hide] : 範囲外にある値を非表示にします。波形エリアの上下の範囲外にあるものは、範囲内に戻るまでは非表示になります。

° [Clip] : 範囲外にある値は変更され、波形エリアの上下境界線を超えると範囲内に戻るまでは水平ラインとして表示されます。

° [Overlap] : 波形エリアの境界線を越えていて、ほかの波形と重なっていても、波形ウィンドウの境界に達するまでは波形の値がどこにあっても波形が描画されます。


図 6-4 : [Analog Settings] ダイアログボックス



ズーム機能

• [Horizontal Line] : 指定した値で水平方向のラインを描画するかどうか指定します。このチェックボックスがオンの場合、グリッドラインが指定した Y 軸の位置で描画されます (値が波形の Y 軸の範囲内にある場合)。

[Min] および [Max] の場合と同様、 Y 軸の値には浮動小数点値を指定できますが、選択した波形オブジェクトの基数が整数の場合は、整数値に切り捨てられます。

重要 : アナログ設定は波形コンフィギュレーションに保存されますが、Y 軸方向のズームコントロールは非常にインタラクティブであるため、基数などのほかの波形プロパティとは異なり、波形コンフィギュレーションの変更には影響しません。このため、ズーム設定は波形コンフィギュレーションには保存されません。

ズーム機能X 軸方向のズームでサポートされている機能に加え、アナログ波形の場合は、図 6-5 に示す追加のズーム機能があります。

ズーム機能を使用するには、マウスの左ボタンを押したまま、図で示されている方向にマウスをドラッグします。この図の中央がマウスの位置です。

次の追加ズーム機能があります。

• [Zoom Out Y] : 開始点からマウスボタンを放した位置までの距離により、2 のべき乗分 Y 軸方向にズームアウトします。開始点のマウス位置の Y 値をそのまま維持してズームが実行されます。

• [Zoom Y Range] : 縦方向にラインを描き、マウスボタンを離した位置までの Y 軸の範囲を表示します。

• [Zoom In Y] : 開始点からマウスボタンを放した位置までの距離により、 2 のべき乗分 Y 軸方向にズームインします。開始点のマウス位置の Y 値をそのまま維持してズームが実行されます。

• [Reset Zoom Y] : 波形ウィンドウにに現在表示されている値に Y の範囲をリセットし、 Y の範囲モードを [Auto]に設定します。

Y 軸の方向のズーム機能はすべて Y の範囲のアナログ値を設定します。 [Reset Zoom Y] は Y の範囲を [Auto] に設定しますが、ほかのズーム機能は [Fixed] に設定します。


図 6-5 : アナログズームのオプション



第 7 章

インシステムシリアル I/O デバッグフロー

概要Vivado® IDE では、ザイリンクス 7 シリーズ高速ギガビットトランシーバー (GT) テクノロジを使用するシステムをデバッグおよび検証するためのデザインを簡単に生成できます。インシステムシリアル I/O デバッグフローには、次の 3 つの段階があります。

1. IBERT コア生成 : ハードウェア高速シリアル I/O 要件を適に満たす IBERT コアをカスタマイズおよび生成します。

2. IBERT サンプルデザインの生成およびインプリメンテーション : 生成した IBERT コアのサンプルデザインを生成します。

3. シリアル I/O 解析 : デザインに含まれる IBERT IP にアクセスし、高速シリアル I/O リンクの問題をデバッグおよび検証します。

この章では、初の 2 つの段階について説明します。後の段階は、第 8 章「ハードウェアでのシリアル I/O デザインのデバッグ」で説明しています。

Vivado IP カタログを使用した IBERT コアの生成システムの高速シリアル I/O インターフェイスをデバッグおよび検証するハードウェアデザインを生成するための初の段階は、 IBERT コアを生成することです。これには、次の手順に従います。

1. Vivado IDE を開きます。

2. Getting Started ページで、 [Manage IP] → [Open IP Catalog] をクリックします。

3. デバイス、パッケージ、およびスピードグレードを選択します。

4. IP カタログで [Debug & Verification] → [Debug] を展開すると、前の手順で選択したデバイスに応じて 1 つまたは複数の IBERT コアが表示されます (図 7-1)。

5. IBERT をダブルクリックし、コアの [Customize IP] ダイアログボックスを開きます。

6. ハードウェアシステム要件に合わせて IBERT コアをカスタマイズします。使用可能なさまざまな IBERT コアの詳細は、製品ガイドを参照してください。



Vivado IP カタログを使用した IBERT コアの生成


図 7-1 : IP カタログに表示された IBERT 7 Series GTX コア



IBERT サンプルデザインの生成とインプリメンテーション

IBERT サンプルデザインの生成とインプリメンテーションIBERT IP コアを生成すると、 [Sources] ビューに ibert_7series_gtx_v3_0_0 または類似のコアが表示されます。サンプルデザインを生成するには、 [Sources] ビューで IBERT IP を右クリックし、 [Open IP Example Design] をクリックします。このコマンドにより、サンプルデザインの Vivado プロジェクトが開き、上位ラッパーおよび制約ファイルが追加されます (図 7-2)。

サンプルデザインを生成したら、Vivado IDE の Flow Navigator で [Program and Debug] → [Generate Bitstream] をクリックするか、次の Tcl コマンドを使用して、 IBERT サンプルデザインのインプリメンテーションおよびビットストリーム生成を実行します。

launch_runs impl_1 -to_step write_bitstreamwait_on_run impl_1

7. デザインのさまざまなインプリメンテーション方法は、『Vivado Design Suite ユーザーガイド : デザインフローの概要』 (UG892) [参照 5] を参照してください。


図 7-2 : IBERT サンプルデザイン



第 8 章

ハードウェアでのシリアル I/O デザインのデバッグ

概要IBERT コアをインプリメントしたら、ランタイムシリアル解析機能を使用して、ハードウェア上でデザインをデバッグできます。シリアル I/O 解析機能を使用してアクセスできるのは、 IBERT コア v3.x 以降のみです。

Vivado シリアル I/O 解析を使用したデザインのデバッグVivado® シリアル I/O 解析機能は、デザインに含まれる IBERT v3.0 デバッグ IP コアにアクセスするために使用します。 Vivado シリアル I/O 解析機能を使用するには、 Flow Navigator で [Program and Debug] → [Open Hardware Session]をクリックします。

デザインのデバッグ手順は、次のとおりです。

1. ハードウェアターゲットに接続し、 FPGA デバイスを .bit ファイルでプログラムします。

2. リンクを作成します。

3. リンク設定を変更してステータスを確認します。

4. 必要に応じてスキャンを実行します。



Vivado シリアル I/O 解析を使用したデザインのデバッグ

ハードウェアターゲットに接続して FPGA デバイスをプログラム

デバッグの前に FPGA デバイスをプログラムする手順は、第 2 章の「Vivado ハードウェアセッションを使用したFPGA デバイスのプログラム」で説明されている手順と同じです。 IBERT v3.0 コアを含む .bit ファイルでデバイスをプログラムすると、[Hardware] ビューにデバイスのスキャンで検出された IBERT コアのコンポーネントが表示されます (図 8-1)。

リンクおよびリンクグループの作成

デザインに含まれる IBERT コアは、 [Hardware] ビューのターゲットデバイスの下に表示されます。コアが表示されない場合は、デバイスを右クリックして [Refresh Hardware] をクリックします。 FPGA デバイスが再度スキャンされ、[Hardware] ビューの表示が更新されます。

注記 : FPGA デバイスをプログラムまたは更新しても IBERT コアが表示されない場合は、デバイスが正しい .bitファイルでプログラムされているか、インプリメント済みデザインに IBERT v3.0 コアが含まれているかを確認してください。

Vivado シリアル I/O 解析機能は、リンクという概念に基づいて構築されています。リンクはボード上のチャネルと似ており、トランスミッタおよびレシーバーが含まれます。トランスミッタおよびレシーバーは、同じ GT、同じデバイス、または同じアーキテクチャである場合とそうでない場合があります。1 つまたは複数のリンクを作成するには、Vivado で [Links] タブに移動し、ツールバーの [Create Links] ボタンをクリックするか、右クリックして [Create Links]をクリックします。 [Create Links] ダイアログボックス (図 8-2) が表示されます。


図 8-1 : IBERT コアが表示された [Hardware] ビュー




リストから TX または RX を選択します。 [Search] フィールドに文字列を入力すると、リストをフィルターできます。[Add] (+) ボタンをクリックし、リンクをリストに追加します。必要なすべてのリンクに対して同じ操作を実行します。

重要 : 各 TX または RX エンドポイントは、 1 つのリンクにのみ含めることができます。

リンクはリンクグループに含めることもできます。デフォルトでは、新しいリンクすべてがグループ化されます。リンクをグループに追加しない場合は、 [Create link group] チェックボックスをオフにします。リンクグループの名前は、 [Link group description] で指定します。

[Links] ビューでのリンク設定の表示と変更

リンクを作成すると、 [Links] ビューに追加されます (図 8-3)。 [Links] ビューでは、リンクの設定を変更したり、ステータスを確認したりできます。

[Links] ビューの各行は、各リンクを示します。一般的なステータスおよび有益なステータスはデフォルトでイネーブルになっており、リンクの状態をすばやく確認できます。表 8-1 に、 [Links] ビューで表示可能な設定を示します。


図 8-2 : [Create Links] ダイアログボックス


図 8-3 : [Links] ビュー




リンクグループに含まれるすべてのリンクのプロパティを変更するには、リンクグループ行で設定を変更します。たとえば、Link Group 0 行の [TX Pattern] を [PRBS 7-bit] に変更すると、このリンクグループに含まれるすべてのリンクの [TX Pattern] が [PRBS 7-bit] に変更されます。グループ内のすべてのリンクの設定が同じでない場合、リンクグループ行のプロパティ列に「Multiple」と表示されます。

表 8-1 : [Links] ビューに表示可能な設定

[Links] ビューの列名説明

Name リンク名

TX トランスミッタの GT ロケーション

RX レシーバーの GT ロケーション

Status リンクされている場合 (予測どおりの入力 RX データ ) は計測されたラインレートが、リンクされていない場合は「No Link」と表示されます。

Bits 受信されたビット数

Errors レシーバーでのビットエラー数

BER ビットエラー率 = (1 + エラー数) / (ビット数)

BERT Reset 受信ビットカウンターおよびエラーカウンターをリセットします。

RX Pattern レシーバーで受信されるパターンを選択します。

TX Pattern トランスミッタで送信されるパターンを選択します。

TX Pre-Curser トランスミッタのプリカーソルエンファシスを選択します。

TX Post-Cursor トランスミッタのポストカーソルエンファシスを選択します。

TX Diff Swing トランスミッタの差動振幅値を選択します。

DFE Enabled レシーバーで判定帰還型イコライザー (DFE) をイネーブルにするかどうかを選択します。使用できないアーキテクチャもあります。

Inject Error 送信パスに 1 つのビットエラーを挿入します。

TX Reset トランスミッタをリセットします。

RX Reset レシーバーおよび BERT カウンターをリセットします ( 「BERT Reset」を参照)。

Loopback Mode レシーバー GT のループバックモードを選択します。

警告 : この値を変更すると、システムトポロジによってはリンクステータスに影響することがあります。

Termination Voltage レシーバーの終端電圧を選択します。

RX Common Mode レシーバーの RX 同相設定を選択します。

TXUSERCLK Freq 計測された TXUSERCLK 周波数を MHz で示します。

TXUSERCLK2 Freq 計測された TXUSERCLK2 周波数を MHz で示します。

RXUSERCLK Freq 計測された RXUSERCLK 周波数を MHz で示します。

RXUSERCLK2 Freq 計測された RXUSERCLK2 周波数を MHz で示します。

TX Polarity Invert 送信データの極性を反転します。

RX Polarity Invert 受信データの極性を反転します。




リンクスキャンの作成と実行

リンクのマージンを解析するには、ザイリンクス 7 シリーズ FPGA トランシーバー専用のアイスキャンハードウェアを使用してリンクのスキャンを実行すると有益です。 Vivado シリアル I/O 解析機能では、リンクスキャンを定義、実行、保存、および呼び出しできます。

スキャンはリンク上で実行されます。スキャンを作成するには、 [Link] ビューでリンクを選択し、右クリックして[Create Scan] をクリックするか、ツールバーの [Create Scan] ボタンをクリックします。 [Create Scan] ダイアログボックスが開きます (図 8-4)。 [Create Scan] ダイアログボックスには、表 8-2 に示すスキャンの設定が表示されます。

デフォルトでは、スキャンを作成すると実行されます。スキャンを実行せずに定義だけする場合は、[Run scan] チェックボックスをオフにします。

スキャンを作成したときに実行しない場合、[Scans] ビュー (図 8-5) でスキャンを右クリックして [Run Scan] をクリックすると実行できます。スキャンを実行中にスキャンを停止するには、 [Scans] ビューでスキャンを選択し、右クリックして [Stop Scann] をクリックするか、ツールバーの [Stop Scan] ボタンをクリックします。


図 8-4 : [Create Scan] ダイアログボックス

表 8-2 : スキャン設定

スキャン設定説明

Description スキャンのユーザー定義名

Scan Type 実行するスキャンのタイプ

Horizontal Increment 水平コードをスキップすることにより、解像度を下げる代わりに速度を向上します。

Horizontal Range 水平範囲を削減して速度を向上します。デフォルトでは、アイ全体がスキャンされます(アイの中心に対して -1/2 ユニットインターバルから +1/2 まで)。

Vertical Increment 垂直コードをスキップすることにより、解像度を下げる代わりに速度を向上します。

Vertical Range 垂直範囲を削減して速度を向上します。デフォルトでは、アイ全体がスキャンされます。

Dwell BER チャートの各点がある時間スキャンされます。ビットエラー率を選択することにより、スキャン深さを選択します。

Dwell Time 時間 (秒) を入力することにより、スキャン深さを選択します。




スキャンプロットの表示とナビゲート

スキャンを作成すると、そのスキャンの [Scan Plots] ビューが表示されます。 2D アイスキャンでは、プロットは BER値のヒートマップです。

Vivado IDE 内のほかのチャートおよび表示と同様、マウスを左上から右下にドラッグして矩形を描くとそのエリアを拡大表示、マウスを右上から左下にドラッグして線を描くと拡大表示、マウスを左下から右上にドラッグして線を描くと縮小表示、マウスを右下から左上にドラッグして線を描くと全体を表示できます。マウスカーソルをプロットの上に置くと、ツールヒントに現在の水平コード、垂直コード、およびスキャンされた BER 値が表示されます。

スキャンプロットの下のサマリには、スキャン設定とスキャンが実行された時間などの基本情報が表示されます。2Dアイスキャンでは、エラーのないスキャンのピクセル数が算出され (水平および垂直インクリメントを考慮)、結果が[Open Area] として表示されます。 [Scans] ビューを [Open Area] 列で並べ替えると、スキャンをオープンエリアの多い順にリストできます (図 8-7)。


図 8-5 : [Scans] ビュー


図 8-6 : [Scan Plots] ビュー




出力結果のファイルへの保存

部分的またはフル 2D アイスキャンのスキャンデータが存在する場合、スキャンを右クリックして [Write Scan Data]をクリックすると、スキャン結果を CSV ファイルに保存できます。スキャン結果が CSV 形式のファイルに保存され、スキャンプロットを複製するブロックに BER 値が含まれます。

[Properties] ビュー

[Hardware] ビューで GT または COMMON ブロック、 [Links] ビューでリンク、または [Scans] ビューでスキャンを選択すると、 [Properties] ビューにそのオブジェクトのプロパティが表示されます。 GT および COMMON に対しては、これらのオブジェクトの属性、ポート、およびその他の設定がすべて表示されます。これらの設定は、 [Properties]ビュー (図 8-8) またはTcl コマンドで変更できます。プロパティには、読み出し専用で変更できないものもあります。


図 8-7 : [Open Area] 列で並べ替えた [Scans] ビュー


図 8-8 : [Properties] ビュー




シリアル I/O 解析の Tcl オブジェクトおよびコマンド

テスト中のハードウェアにアクセスするには、Tcl コマンドを使用できます。ハードウェアには、階層第一級 Tcl オブジェクトがあります (表 8-3)。

ハードウェアセッションコマンドの詳細は、 Tcl コンソールで「help -category hardware」と入力してください。

ハードウェアにアクセスする Tcl コマンド

表 8-4 に、 IBERT コアにアクセスするために使用する Tcl コマンドを示します。

重要 : get_property または set_property コマンドを使用した場合、IBERT コアから情報を読み出したり IBERT コアに情報を書き込むことはできません。ハードウェアから情報を読み出すには refresh_hw_sio コマンド、ハードウェアに情報を書き込むには commit_hw_sio コマンドを使用します。

hw_sio_link の Tcl コマンド

表 8-5 に、リンクにアクセスするために使用する Tcl コマンドを示します。

表 8-3 : シリアル I/O 解析の Tcl オブジェクト

Tcl オブジェクト説明

hw_sio_ibert IBERT コアを参照するオブジェクト。各 IBERT オブジェクトには、 1 つまたは複数のhw_sio_gt または hw_sio_common オブジェクトを関連付けることができます。

hw_sio_gt 1 つのザイリンクスギガビットトランシーバー (GT) を参照するオブジェクト。

hw_sio_common COMMON ブロックを参照するオブジェクト。

hw_sio_tx hw_sio_gt のトランスミッタ側を参照するオブジェクト。 TX 関連のポート、属性、ロジックプロパティのみが hw_sio_tx に挿入されます。

hw_sio_rx hw_sio_gt のレシーバー側を参照するオブジェクト。 RX 関連のポート、属性、ロジックプロパティのみが hw_sio_rx に挿入されます。

hw_sio_pll hw_sio_gt または hw_sio_common オブジェクトの PLL オブジェクトを参照するオブジェクト。関連のポート、属性、ロジックプロパティのみが hw_sio_pll に挿入されます。

hw_sio_link リンク、 TX-RX ペアを参照するオブジェクト。注記 : リンクには、 RX のみまたは RX のみが含まれる場合もあります。

hw_sio_linkgroup リンクグループを参照するオブジェクト。

hw_sio_scan マージン解析スキャンを参照するオブジェクト。

表 8-4 : hw_server の Tcl コマンド


refresh_hw_sio オブジェクトのプロパティ値を読み出します。ハードウェアを参照するすべての hw_sioオブジェクトに対して使用できます。

commit_hw_sio プロパティの変更をハードウェアに書き込みます。ハードウェアを参照するすべてのhw_sio オブジェクトに対して使用できます。

表 8-5 : hw_sio_link の Tcl コマンド


create_hw_sio_link 指定の hw_sio_rx および hw_sio_tx から hw_sio_link オブジェクトを作成します。

remove_hw_sio_link 指定したリンクを削除します。

get_hw_sio_links 指定したオブジェクトの hw_sio_link のリストを取得します。




hw_sio_linkgroup の Tcl コマンド

表 8-6 に、リンクグループにアクセスするために使用する Tcl コマンドを示します。

hw_sio_scan の Tcl コマンド

表 8-7 に、スキャンにアクセスするために使用する Tcl コマンドを示します。

オブジェクトを取得する Tcl コマンド

表 8-8 に、シリアル I/O オブジェクトを取得するために使用する Tcl コマンドを示します。

表 8-6 : hw_sio_linkgroup の Tcl コマンド


create_hw_sio_linkgroup hw_sio_link から hw_sio_linkgroup オブジェクトを作成します。

remove_hw_sio_linkgroup 指定したリンクを削除します。

get_hw_sio_linkgroups 指定したオブジェクトの hw_sio_linkgroup のリストを取得します。

表 8-7 : hw_sio_scan の Tcl コマンド


create_hw_sio_scan スキャンオブジェクトを作成します。

remove_hw_sio_scan スキャンオブジェクトを削除します。

run_hw_sio_scan スキャンを実行します。

stop_hw_sio_scan スキャンを停止します。

wait_on_hw_sio_scan run_hw_sio_scan が完了するまで Tcl コンソールプロンプトでコマンドを実行できないようにします。

display_hw_sio_scan 部分的または完了したスキャンをスキャンプロットに表示します。

write_hw_sio_scan スキャンデータをファイルに記述します。

read_hw_sio_scan スキャンデータをファイルからスキャンオブジェクトに読み込みます。

get_hw_sio_scans hw_sio_scan オブジェクトのリストを取得します。

表 8-8 : オブジェクトを取得する Tcl コマンド


get_hw_sio_iberts IBERT オブジェクトのリストを取得します。

get_hw_sio_gts GT のリストを取得します。

get_hw_sio_commons COMMON ブロックのリストを取得します。

get_hw_sio_txs トランスミッタのリストを取得します。

get_hw_sio_rxs レシーバーのリストを取得します。

get_hw_sio_plls PLL のリストを取得します。

get_hw_sio_links リンクのリストを取得します。

get_hw_sio_linkgroups リンクグループのリストを取得します。

get_hw_sio_scans スキャンのリストを取得します。




ハードウェアセッションの Tcl コマンドの使用

次のようなシステムにアクセスする Tcl コマンドスクリプトの例を示します。

• localhost:50001 上の CSE サーバーを介してアクセス可能な 1 つの KC705 ボードの Digilent JTAG-SMT1 ケーブル(シリアル番号 12345)

• デザインに IBERT コアが 1 つ含まれており、 KC705 ボード上の XC7K325T デバイスで実行

• IBERT コアで Quad 117 および Quad 118 がイネーブルになっている

Tcl コマンドスクリプト例

# Connect to the Digilent Cable on localhost:50001connect_hw_server -host localhost -port 50001current_hw_target [get_hw_targets */digilent_plugin/SN:12345]open_hw_target

# Program and Refresh the XC7K325T Devicecurrent_hw_device [lindex [get_hw_devices] 0]refresh_hw_device -update_hw_probes false [lindex [get_hw_devices] 0]set_property PROGRAM.FILE {C:/design.bit} [lindex [get_hw_devices] 0]program_hw_devices [lindex [get_hw_devices] 0]refresh_hw_device [lindex [get_hw_devices] 0]

# Set Up Link on first GT set tx0 [lindex [get_hw_sio_txs] 0]set rx0 [lindex [get_hw_sio_rxs] 0]set link0 [create_hw_sio_link $tx0 $rx0]set_property DESCRIPTION {Link 0} [get_hw_sio_links $link0]

# Set link to use PCS Loopback, and write to hardwareset_property LOOPBACK "Near-End PCS" $link0commit_hw_sio $link0

# Create, run, display and save scanset scan0 [create_hw_sio_scan 2d_full_eye [get_hw_sio_rxs -of $link0]]run_hw_sio_scan $scan0display_hw_sio_scan $scan0write_hw_sio_scan "scan0.csv" $scan0



付録 A

デバイスコンフィギュレーションビットストリーム設定

次の表に、 Vivado® ロジック解析機能で使用可能なデバイスコンフィギュレーション設定を示します。

表 A-1 : デバイスコンフィギュレーション設定

設定デフォルト値有効な値説明

BITSTREAM.CONFIG.BPI_1ST_READ_CYCLE

1 1、 2、 3、 4 BPI コンフィギュレーションをフラッシュデバイスのページモード動作のタイミングと同期させる際に使用し、初のページの有効読み出しのサイクル数を設定します。このオプションは、BPI_page_size を 4 または 8 に設定している場合にのみ有効です。

BITSTREAM.CONFIG.BPI_PAGE_SIZE

1 1、 4、 8 BPI コンフィギュレーションで、ページサイズを指定します。これは、フラッシュメモリでページごとに必要な読み出し数に対応します。

BITSTREAM.CONFIG.BPI_SYNC_MODE

Disable Disable、Type1、 Type2

BPI フラッシュデバイスの異なるタイプの BPI 同期コンフィギュレーションモードを設定します。

• Disable (デフォルト ) : 同期コンフィギュレーションモードをディスエーブルにします。

• Type1 : 同期コンフィギュレーションモードをイネーブルにし、Micron G18(F) ファミリをサポートする設定を使用します。

• Type2 : 同期コンフィギュレーションモードをイネーブルにし、 Micron (Numonyx) P30 ファミリをサポートする設定を使用します。

BITSTREAM.CONFIG.CCLKPIN

Pullup Pullup、Pullnone

Cclk ピンに内部プルアップを追加します。 Pullnone に設定すると、プルアップは使用されません。

BITSTREAM.CONFIG.CONFIGFALLBACK

Disable Disable、Enable

コンフィギュレーションでエラーが発生した場合にデフォルトのビットストリームを読み込むかどうかを指定します。

BITSTREAM.CONFIG.CONFIGRATE

3 3、6、9、12、16、22、26、33、40、50、 66

コンフィギュレーションがマスターモードの場合、ビットストリームの生成でコンフィギュレーションクロック(Cclk) の生成に内部オシレーターが使用されます。このオプションは、 Cclk のレートを選択します。

BITSTREAM.CONFIG.DCIUPDATEMODE

AsRequired AsRequired、Continuous、Quiet

デジタル制御インピーダンス (DCI) 回路で DCIIOSTANDARD のインピーダンス一致をアップデートする頻度を指定します。

BITSTREAM.CONFIG.DONEPIN


DONE ピンに内部プルアップを追加します。 Pullnone に設定すると、プルアップは使用されません。このオプションは、外部プルアップ抵抗を DONE ピンに接続する場合にのみ使用してください。このオプションを使用しない場合、内部プルアップ抵抗が自動的に接続されます。



BITSTREAM.CONFIG.EXTMASTERCCLK_EN

Disable Disable、div-8、 div-4、div-2、 div-1

すべてのマスターモードで外部クロックをコンフィギュレーションクロックとして使用できるようにします。外部クロックは、多目的 USERCCLK ピンに接続する必要があります。

BITSTREAM.CONFIG.INITPIN


INIT ピンにプルアップ抵抗を追加するか、フロートしたままにするかを指定します。

BITSTREAM.CONFIG.INITSIGNALSERROR

Enable Enable、Disable

Enabled に設定すると、 CFG エラーが検出された場合にinit_b ピンが 0 に設定されません。

BITSTREAM.CONFIG.M0PIN

Pullup Pullup、Pulldown、Pullnone

M0 ピンに内部プルアップまたはプルダウンを追加するか、どちらも追加しないかを指定します。 M0 ピンにプルアップ抵抗およびプルダウン抵抗のどちらも追加しない場合は、 Pullnone に設定します。







BITSTREAM.CONFIG.NEXT_CONFIG_ADDR

なし文字列 MultiBoot セットアップの次のコンフィギュレーションの開始アドレスを設定します。これは、 General1 およびGeneral2 レジスタに保存されます。

BITSTREAM.CONFIG.NEXT_CONFIG_REBOOT


Disable に設定すると、 BIT ファイルから IPROG コマンドが削除されます。

BITSTREAM.CONFIG.OVERTEMPPOWERDOWN


システムモニターで温度が大動作範囲を超えたことが検出された場合にデバイスがシャットダウンされるようにします。このオプションを使用するには、システムモニターに外部回路セットアップが必要です。

BITSTREAM.CONFIG.PERSIST

No No、 Yes、CTLReg、X1、 X8、X16、 X32、SPI1、 SPI2、SPI4、 BPI8、BPI

SelectMAP モードピンをユーザー I/O として使用できないようにします。SelectMAP モードと関連のピンについては、データシートを参照してください。このオプションは、リードバックおよびパーシャルリコンフィギュレーションに SelectMAP コンフィギュレーションピンを使用する場合に必要で、 SelectMAP またはシリアルモードを使用している場合に使用します。このオプションの設定はSelectMAP ピンのみに適用されますが、コンフィギュレーション後に JTAG 以外のコンフィギュレーションピンにアクセスする際にも使用します。

BITSTREAM.CONFIG.PROGPIN


ProgPin ピンに内部プルアップを追加します。Pullnone に設定すると、プルアップは使用されません。プルアップは、コンフィギュレーション後のピンに使用されます。

BITSTREAM.CONFIG.REVISIONSELECT

00 00、01、10、11 次のウォームブートのウォームブート開始アドレス(WBSTAR) レジスタの RS[1:0] 設定の内部値を指定します。

BITSTREAM.CONFIG.REVISIONSELECT_TRISTATE


ウォームブートのウォームブート開始アドレス(WBSTAR) のオプションを設定することにより、RS[1:0] トライステートをイネーブルにするかどうかを指定します。

表 A-1 : デバイスコンフィギュレーション設定 (続き)




BITSTREAM.CONFIG.SELECTMAPABORT


SelectMAP モードのアボートシーケンスをイネーブルまたはディスエーブルにします。Disable に設定すると、デバイスピンのアボートシーケンスは無視されます。

BITSTREAM.CONFIG.SPI_32BIT_ADDR

No No、 Yes SPI 32 ビットアドレス形式をイネーブルにします。この形式は、 256Mb 以上のストレージを含む SPI デバイスで必要です。

BITSTREAM.CONFIG.SPI_BUSWIDTH

1 1、 2、 4 サードパーティ SPI フラッシュデバイスからのマスターSPI コンフィギュレーションに対して、SPI バスをデュアル(x2) またはクワッド (x4) モードに設定します。

BITSTREAM.CONFIG.SPI_FALL_EDGE

No No、 Yes FPGA で SPI データのキャプチャに立ち下がりエッジを使用するよう設定します。これによりタイミングマージンが向上し、コンフィギュレーションのクロックレートが上がる可能性があります。

BITSTREAM.CONFIG.TCKPIN


TCK ピン、 JTAG テストクロックにプルアップまたはプルダウンを追加するか、どちらも追加しないかを指定します。 Pullnone に設定すると、プルアップもプルダウンも使用されません。

BITSTREAM.CONFIG.TDIPIN


TDI ピン、 JTAG 命令および JTAG レジスタへのシリアルデータ入力すべてに、プルアップまたはプルダウンを追加するか、どちらも追加しないかを指定します。 Pullnone に設定すると、プルアップもプルダウンも使用されません。

BITSTREAM.CONFIG.TDOPIN


TdoPin ピン、 JTAG 命令およびデータレジスタへのシリアルデータ出力すべてに、プルアップまたはプルダウンを追加するか、どちらも追加しないかを指定します。Pullnone に設定すると、プルアップもプルダウンも使用されません。

BITSTREAM.CONFIG.TIMER_CFG

なし 8 桁の 16 進文字列

コンフィギュレーションモードでのウォッチドッグタイマーの値を設定します。このオプションは、 TIMER_USRと同時に使用することはできません。

BITSTREAM.CONFIG.TIMER_USR

0x00000000 8 桁の 16 進文字列

ユーザーモードでのウォッチドッグタイマーの値を設定します。このオプションは、 TIMER_CFG と同時に使用することはできません。

BITSTREAM.CONFIG.TMSPIN


TMS ピン、TAP コントローラーへのモード入力信号にプルアップまたはプルダウンを追加するか、どちらも追加しないかを指定します。 TAP コントローラーは、 JTAG の制御ロジックとして使用されます。 Pullnone に設定すると、プルアップもプルダウンも使用されません。

BITSTREAM.CONFIG.UNUSEDPIN

Pulldown Pulldown、Pullup、Pullnone

未使用の SelectIO ピン (IOB) にプルアップまたはプルダウンを追加するか、どちらも追加しないかを指定します。コンフィギュレーション専用ピンには適用されません。コンフィギュレーション専用ピンのリストは、アーキテクチャによって異なります。 Pullnone に設定すると、プルアップもプルダウンも使用されません。

BITSTREAM.CONFIG.USERID

0xFFFFFFFF 8 桁の 16 進文字列

インプリメンテーションのリビジョンを特定します。ユーザー ID レジスタには、 8 桁までの 16 進文字列を入力できます。





BITSTREAM.CONFIG.USR_ACCESS

None None、 8 桁の16 進文字列、TIMESTAMP

AXSS コンフィギュレーションレジスタに、8 桁の 16 進文字列またはタイムスタンプを記述します。タイムスタンプ値のフォーマットは、 ddddd MMMM yyyyyy hhhhhmmmmmm ssssss (ddddd = 日、 MMMM = 月、 yyyyyy = 年(2000 年は 00000)、 hhhhh ＝時、 mmmmmm = 分、 ssssss =秒) です。このレジスタの内容は、FPGA ファブリックにより USR_ACCESS プリミティブを介して直接アクセスできます。

BITSTREAM.ENCRYPTION.ENCRYPT

No No、 Yes ビットストリームを暗号化します。

BITSTREAM.ENCRYPTION.ENCRYPTKEYSELECT

bbram bbram、 efuse 使用する AES 暗号化キーの場所を、バックアップ機能付きRAM (BBRAM) または eFUSE レジスタのいずれかに指定します。

注記 : このプロパティは ENCRYPT オプションを Yes に設定している場合のみ使用可能です。

BITSTREAM.ENCRYPTION.HKEY

Pick Pick、16 進文字列

ビットストリーム暗号化の HMAC 認証キーを設定します。7 シリーズデバイスには、ハードウェアにオンチップのビットストリームキー付き HMAC (Hash MessageAuthentication Code) アルゴリズムがインプリメントされており、 AES 復号化のみの場合よりセキュリティが強化されています。これらのデバイスでは、ビットストリームの読み込み、変更、妨害、コピーに AES と HMAC キーの両方が必要です。 pick に設定すると、ランダムな値が選択されます。このオプションを使用するには、 ENCRYPT オプションを Yes に設定する必要があります。

BITSTREAM.ENCRYPTION.KEY0

Pick Pick、16 進文字列

ビットストリーム暗号化の AES 暗号化キーを設定します。pick に設定すると、ランダムな値が選択されます。このオプションを使用するには、 ENCRYPT オプションを Yes に設定する必要があります。

BITSTREAM.ENCRYPTION.KEYFILE

なし文字列入力暗号化ファイル (拡張子 .nky) の名前を指定します。このオプションを使用するには、 ENCRYPT オプションをYes に設定する必要があります。

BITSTREAM.ENCRYPTION.STARTCBC

Pick Pick、 32 ビットの 16 進文字列

暗号文ブロック連鎖 (CBC) の開始値を設定します。 pick に設定すると、ランダムな値が選択されます。

BITSTREAM.GENERAL.COMPRESS

False True、 False ビットストリームの複数フレーム書き込み機能を使用し、ビットストリームファイル (.bit) ファイルだけでなく、ビットストリーム自体のサイズも縮小します。このオプションを使用しても、ビットストリームのサイズ縮小するとは限りません。

BITSTREAM.GENERAL.CRC


ビットストリームの巡回冗長検査 (CRC) 値の生成を制御します。 Enable に設定すると、ビットストリームの内容に基づいて固有の CRC 値が算出されます。算出された CRC値がビットストリームの CRC 値と一致しない場合は、デバイスはコンフィギュレーションされません。CRC がディスエーブルの場合、CRC 値の代わりに定数値がビットストリームに挿入され、デバイスで CRC 値は算出されません。





BITSTREAM.GENERAL.DEBUGBITSTREAM

No No、 Yes デバッグビットストリームを生成します。デバッグビットストリームのサイズは、標準のビットストリームよりもかなり大きくなります。このオプションは、マスターおよびスレーブシリアルコンフィギュレーションでのみ使用できます。バウンダリスキャンおよびスレーブパラレル/SelectMAP では使用できません。デバッグビットストリームには、標準ビットストリームに加え、次の機能があります。 • 同期化ワードの後に LOUT レジスタに 32 個の 0 を書き

込みます。

• 各フレームを個別に読み込みます。

• 各フレーム後に巡回冗長検査 (CRC) を実行します。

• 各フレーム後にフレームアドレスを LOUT レジスタに書き込みます。

BITSTREAM.GENERAL.DISABLE_JTAG

No No、 Yes コンフィギュレーション後に JTAG を介したバウンダリスキャン (BSCAN) ブロックへのアクセスをディスエーブルにします。

BITSTREAM.GENERAL.JTAG_XADC

Enable Enable、Disable、StatusOnly

XADC への JTAG 接続をイネーブルまたはディスエーブルにします。

BITSTREAM.GENERAL.XADCENHANCEDLINEARITY

Off Off、 On INL が実際のアナログパフォーマンスよりも悪くなるビルトインデジタルキャリブレーション機能をディスエーブルにします。

BITSTREAM.READBACK.ACTIVERECONFIG

No No、 Yes コンフィギュレーション中に GHIGH および GSR がアサートされないようにします。これは、アクティブパーシャルリコンフィギュレーション向上機能に必要です。

BITSTREAM.READBACK.ICAP_SELECT

Auto A u t o、 To p、Bottom

上または下の ICAP ポートを選択します。

BITSTREAM.READBACK.READBACK

False True、 False 必要なリードバックファイルを作成してリードバック機能を実行します。

BITSTREAM.READBACK.SECURITY

None None、Level1、Level2

リードバックおよびリコンフィギュレーションをディスエーブルにするかどうかを指定します。

注記 : Level1 に設定するとリードバックがディスエーブルになり、 Level2 に設定するとリードバックとリコンフィギュレーションがディスエーブルになります。

BITSTREAM.READBACK.XADCPARTIALRECONFIG


Disable に設定すると、パーシャルリコンフィギュレーション中も XADC が継続して機能します。 Enable に設定すると、パーシャルリコンフィギュレーション中は XADC はセーフモードで機能します。

BITSTREAM.STARTUP.DONEPIPE

Yes Yes、 No CFG_DONE (DONE) ピンが High になり、初のクロックエッジが到着してから、 Done ステートに移動します。

BITSTREAM.STARTUP.DONE_CYCLE

4 4、1、2、3、5、6、 Keep

FPGA Done 信号をアクティブにするスタートアップフェーズを選択します。 DonePipe=Yes の場合、 Done は遅延されます。

BITSTREAM.STARTUP.GTS_CYCLE

5 5、1、2、3、4、6、Done、Keep

I/O バッファーへの内部トライステート制御を解放するスタートアップフェーズを選択します。





BITSTREAM.STARTUP.GWE_CYCLE

6 6、 1、 2、 3、4、 5、 Done、Keep

フリップフロップ、 LUT RAM、およびシフトレジスタへの内部イネーブルをアサートするスタートアップフェーズを選択します。 BRAM もイネーブルにします。このスタートアップフェーズの前は、BRAM の書き込みおよび読み出しの両方がディスエーブルです。

BITSTREAM.STARTUP.LCK_CYCLE

NoWait NoWait、 0、1、 2、 3、 4、5、 6

DLL/DCM/PLL がロックされるまで待機するスタートアップフェーズを選択します。 NoWait に設定すると、スタートアップシーケンスは DLL/DCM/PLL がロックされるまで待機されません。

BITSTREAM.STARTUP.MATCH_CYCLE

Auto Auto、NoWait、 0、1、 2、 3、 4、5、 6

デジタル制御インピーダンス (DCI) 一致信号がアサートされるまで待機するスタートアップサイクルを指定します。DCI の一致は、 BitGen で設定された Match_cycle では開始しません。スタートアップシーケンスは DCI が一致するまでこのサイクルで待機します。 DCI が一致するのにかかる時間にはさまざま要素が影響するので、スタートアップシーケンスが完了するのに必要な CCLK サイクル数は、同じシステムでも異なる場合があります。 DONE が High になるまでコンフィギュレーションソリューションでCCLK を駆動するのが理想的です。

BITSTREAM.STARTUP.STARTUPCLK

Cclk Cclk、UserClk、JtagClk

デバイスのコンフィギュレーション後の StartupClk シーケンスは、 Cclk、ユーザークロック、または JTAG クロックに同期させることができます。デフォルトは Cclk です。

• Cclk : FPGA デバイスで供給される内部クロックに同期します。

• UserClk : STARTUP シンボルの CLK ピンに接続されているユーザー定義信号に同期します。

• JtagClk : JTAG で供給されるクロックに同期します。このクロックは、 JTAG の制御ロジックとして使用されるTAP コントローラーをシーケンスします。






付録 B

その他のリソース

ザイリンクスリソースアンサー、資料、ダウンロード、フォーラムなどのサポートリソースについては、次のザイリンクスサポートサイトを参照してください。

http://japan.xilinx.com/support

ザイリンクス資料で使用される用語集については、次を参照してください。

http://japan.xilinx.com/company/terms.htm

ソリューションセンターデバイス、ツール、 IP のサポートについては、ザイリンクスソリューションセンターを参照してください。トピックには、デザインアシスタント、アドバイザリ、トラブルシュートヒントなどが含まれます。

参考資料このガイドの補足情報は、次の資料を参照してください。

Vivado® Design Suite 2013.1 の資料 : http://japan.xilinx.com/cgi-bin/docs/rdoc?v=2013.1;t=vivado+docs

1. 『Vivado Design Suite ユーザーガイド : ロジックシミュレーション』 (UG937)

2. 『Vivado Design Suite ユーザーガイド : 合成』 (UG901)

3. 『Vivado Design Suite ユーザーガイド : インプリメンテーション』 (UG904)

4. 『Vivado Design Suite ユーザーガイド : リリースノート、インストールおよびライセンス』 (UG973)

5. 『Vivado Design Suite ユーザーガイド : デザインフローの概要』 (UG892)

ISE Design Suite 14.5 の資料

6. iMPACT ヘルプ : http://www.xilinx.com/cgi-bin/docs/rdoc?l=ja;v=14.5;d=isehelp_start.htm;a=pim_c_overview.htm

7. Integrated Logic Analyzer (ILA) v2 データシート (DS875)


http://japan.xilinx.com/support

http://japan.xilinx.com/cgi-bin/docs/ndoc?t=glossary

http://japan.xilinx.com/support/solcenters.htm

http://japan.xilinx.com/cgi-bin/docs/rdoc?v=2013.1;t=vivado+docs

http://www.xilinx.com/cgi-bin/docs/rdoc?l=ja;v=14.5;d=isehelp_start.htm;a=pim_c_overview.htm

http://japan.xilinx.com/cgi-bin/docs/ipdoc?c=Integrated%20Logic%20Analyzer

vivado design suite - xilinx...プログラムおよびデバッグ japan.xilinx.com 2 ug908...

Documents