projeto e construção de protótipo de disjuntor eletrônico ultrarrápido
TRANSCRIPT
PROJETO E CONSTRUÇÃO DE PROTÓTIPO DE DISJUNTOR
ELETRÔNICO ULTRARRÁPIDO
Gabriela Muniz Telo Chaves
Projeto de Graduação apresentado ao Curso
de Engenharia Eletrônica e de Computação
da Escola Politécnica, Universidade Federal
do Rio de Janeiro, como parte dos requisitos
necessários à obtenção do título de Engenheiro.
Orientadores: Carlos Fernando Teodósio
Soares
Thiago Americano do Brasil
Rio de Janeiro
Março de 2015
PROJETO E CONSTRUÇÃO DE PROTÓTIPO DE DISJUNTOR
ELETRÔNICO ULTRARRÁPIDO
Gabriela Muniz Telo Chaves
PROJETO DE GRADUAÇÃO SUBMETIDO AO CORPO DOCENTE DO
CURSO DE ENGENHARIA ELETRÔNICA E DE COMPUTAÇÃO DA ESCOLA
POLITÉCNICA DA UNIVERSIDADE FEDERAL DO RIO DE JANEIRO COMO
PARTE DOS REQUISITOS NECESSÁRIOS PARA A OBTENÇÃO DO GRAU
DE ENGENHEIRO ELETRÔNICO E DE COMPUTAÇÃO.
Examinado por:
Prof. Carlos Fernando Teodósio Soares, D.Sc.
Prof. Thiago Americano do Brasil, M.Sc.
Prof. Joarez Bastos Monteiro, D.Sc.
Prof. Mauricio Aredes, D.Ing.
RIO DE JANEIRO, RJ BRASIL
MARÇO DE 2015
Chaves, Gabriela Muniz Telo
Projeto e Construção de Protótipo de Disjuntor
Eletrônico Ultrarrápido/Gabriela Muniz Telo Chaves.
Rio de Janeiro: UFRJ/ Escola Politécnica, 2015.
XV, 74 p.: il.; 29, 7cm.Orientadores: Carlos Fernando Teodósio Soares
Thiago Americano do Brasil
Projeto de Graduação UFRJ/ Escola Politécnica/
Curso de Engenharia Eletrônica e de Computação, 2015.
Referências Bibliográcas: p. 71 72.
1. eletrônica. 2. eletrônica de potência. 3.
Terceira palavra-chave. I. Fernando Teodósio Soares,
Carlos et al. II. Universidade Federal do Rio de Janeiro,
Escola Politécnica, Curso de Engenharia Eletrônica e de
Computação. III. Título.
iii
O homem que não lê mal fala,
mal ouve, mal vê - Monteiro
Lobato
Tudo o que você sabe é subtraído
do que você ignora - Millôr
Fernandes
iv
Dedico este trabalho e toda
minha trajetória acadêmica ao
homem da minha vida: meu
irmão, meu pai, meu namorado,
meu melhor amigo, Gustavo
Muniz Tello Chaves.
v
Agradecimentos
Ao Senhor Deus, toda honra, toda glória e todo louvor; porque Dele, por Ele e
para Ele são todas as coisas. Amém! Obrigada, Deus, por ter me dado a oportuni-
dade de concluir este trabalho, por ter sido meu amigo todos os dias da minha vida,
por me dar Esperança e Paz!
À minha família, não teria como agradecer por tudo o que zeram e fazem por
mim. Maninho, obrigada por ser meu exemplo de vida, de humildade, de força de
vontade! Obrigada por ter consertado tantos computadores na minha frente, por
ter me mostrado o mundo da computação. Obrigado por ter investido na minha
educação. Mamãe, obrigada por ter sido a melhor mãe do mundo, por me acolher
e secar minhas lágrimas quando reprovei Cálculo 1... É impossível descrever em
palavras o quanto você foi importante pra mim. Papai, você é meu herói! Se não
fosse por suas histórias sobre átomos, elétrons e válvulas, eu não estaria onde estou.
Obrigada por ter me acompanhado nas alegrias e nas tristezas, por ter me levado e
me buscado no colégio e na faculdade incontáveis vezes, por nunca desistir de mim,
por aturar minhas crises, por arrumar a casa e cozinhar quando eu estava estudando.
À minha tia Jô, obrigada por ser minha segunda mãe, por me dar tanto carinho
e por ter contribuído tanto para que eu continuasse meus estudos. Esta vitória
também é sua, tia!
Ao meu tio Leley, muito obrigada pelo incentivo ao estudo das ciências exatas,
pelo apoio ao meu irmão, pelo apoio à minha família!
Ao meu amor, Thiago, você foi e é essencial na minha vida. Aturou com paciência
meu mau humor quando nada dava certo. Você sempre me incentivou, sempre me
elogiou. Obrigada por propôr este tema de Projeto Final. Obrigada por me dar
tanto amor. Obrigada pelo seu exemplo de força de vontade. Obrigada por ser meu
apoio nesses 5 anos de faculdade! Te amo!
Aos meus sogros Thelma e José Ricardo, obrigada por me acolher em sua casa
quando eu chegava tarde da faculdade, por cuidar da minha saúde e me tratar como
lha. Vocês são demais!
Obrigada à Márcia e sua família: Fernanda, Fernando e Cláudio, pela amizade,
por ter me emprestado livros didáticos por um ano inteiro na sexta série. Vocês
também fazem parte da minha formação. Obrigada, Fefa, por sua amizade e seu
vi
carinho!
Imensurável minha gratidão aos mestres que tanto me ensinaram! Obrigada à
professora Roberta, que me ensinou tanto sobre a vida como ela é, mesmo sendo
eu apenas uma criança de 9 anos. Obrigada aos professores do Pentágono, em
especial: Alberto, Gouvêia, Marcão (in memoriam), Prado (in memoriam). Um
agradecimento especial ao prof. Paulo Armando, que permitiu a continuação dos
meus estudos quando eu estava passando por uma época tão difícil. Na Universi-
dade, conheci os melhores professores do mundo! Sendo carrascos ou não, agradeço
por terem sido exemplos pra mim. Agradeço em especial aos professores: Antonio
Cláudio (AC), Antonio Petraglia, Baruqui, Brafman, Cameira, Casé, Flavio Mello,
Joarez, Lima Netto, Márcio Nogueira, Mauros, Osvaldo, Teodósio, Sergio Palma
e Watanabe. Um agradecimento mais que especial ao prof. Teodósio que aceitou
o desao de me orientar e me ensinou tanto. Muito obrigada por sua paciência e
compreensão! Você é um exemplo para todos os seus alunos! Gostaria de agradecer
imensamente ao professor Mauricio Aredes, pela oportunidade de iniciação cientíca,
onde tanto aprendi e onde conheci pessoas incríveis!
Tenho muitos amigos de faculdade para agradecer, mas alguns foram essenciais,
porque me ajudaram muito quando tive diculdade nas matérias (em ordem alfabé-
tica pra ninguém reclamar!): Arthur, Fabio Oliveira, Guilherme (CM), Joyce, Laís
Crispino, Lucas Frucht, Manoel Fernando, Marcos Paulo, Nadinne, Pedro Paulo,
Stephanie. Obrigada também aos amigos do Pentágono, em especial aos duzento-
seúnicos, que até hoje me acompanham!
Ao pessoal do LEMT, agradeço pela ajuda. Seja no que for, zeram parte da
minha caminhada! Em especial quero agradecer a: Allan, Diego Silva, Eduardo
(Shreck), Elisa Toshie, Fabio (Bombril), Jorge Caicedo, Magidiel e Rogério pela
ajuda na parte técnica. Obrigada ao Eduardo Leandro (Budda) por me explicar
sobre diversas matérias do DEL.
Muito obrigada aos técnicos Márcio e Isaías, do DEL, pela imensa ajuda ao
longo desses anos. Obrigada ao Felipe Maia, do LASPI, por fazer diversas placas do
projeto na fresadeira.
Agradeço à minha família em Cristo, meus irmãos da Igreja Batista em Jardim
Santíssimo e aos irmãos de outras igrejas que tanto oraram por mim nas épocas de
provas ou quando estive doente ou desanimada, que agradeceram à Deus comigo por
tantas alegrias ao longo desses 5 anos. Amo vocês!
vii
Resumo do Projeto de Graduação apresentado à Escola Politécnica/ UFRJ como
parte dos requisitos necessários para a obtenção do grau de Engenheiro Eletrônico
e de Computação.
Projeto e Construção de Protótipo de Disjuntor Eletrônico Ultrarrápido
Gabriela Muniz Telo Chaves
Março/2015
Orientadores: Carlos Fernando Teodósio Soares
Thiago Americano do Brasil
Curso: Engenharia Eletrônica e de Computação
Em Eletrônica de Potência equipamentos como conversores eletrônicos podem ser
submetidos a sobrecorrentes devido a falhas no sistema. A supressão da sobre-
corrente deve ser realizada rapidamente, visto que dispositivos semicondutores são
sensíveis a temperaturas elevadas. Os dispositivos interruptores de corrente dispo-
níveis no mercado atualmente não são capazes de extinguir corrente de forma ecaz.
Portanto, para sanar o problema apresentado, este trabalho propõe um dispositivo
intitulado Disjuntor Eletrônico, que atua como interruptor de corrente rápido e se-
guro. Ele é inserido entre a rede elétrica e o equipamento a ser protegido e, ao
detectar sobrecorrente, impõe uma alta impedância, interrompendo a passagem de
corrente e protegendo o equipamento. Após a correção das causas da sobrecorrente,
o dispositivo proposto é religado de forma a impedir variações bruscas de tensão,
para que volte a uir corrente no equipamento de forma segura.
Palavras-chave: Eletrônica de potência, Sobrecorrente, Interruptor, Disjuntor, Ele-
trônica analógica.
viii
Abstract of Undergraduate Project presented to POLI/UFRJ as a partial fulllment
of the requirements for the degree of Engineer.
PROJECT AND CONSTRUCTION OF A PROTOTYPE OF ULTRA-FAST
ELECTRONIC INTERRUPTER
Gabriela Muniz Telo Chaves
March/2015
Advisors: Carlos Fernando Teodósio Soares
Thiago Americano do Brasil
Course: Electronic Engineering
In Power Electronics area equipments as electronic converters can be subject to high
currents due to system failures. The overcurrent suppression must be done fast, since
semiconductors devices are sensitive to high temperatures. Current-interrupting de-
vices available nowadays are not capable of efectively extinguish overcurrents. Thus,
to overcome this issue, this work proposes a device called Electronic Interrupter that
acts as a fast and secure current interrupter. It is inserted between the eletric net-
work and the equipment to be protected and when it detects overcurrent it imposes a
high impedance, blocking the current ow and protecting the equipment. After the
correction of the causes of overcurrent the proposed device is restarted in a way to
avoid abrupt voltage variations, which allows the current ow to be safely restored.
Keywords: Power electronics, Overcurrent, Interrupter, Disconnector, Analogic elec-
tronics.
ix
Sumário
Lista de Figuras xii
Lista de Tabelas xv
1 Introdução 1
1.1 Motivação . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Justicativa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.3 Objetivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.4 Resumo dos Capítulos . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2 Disjuntor Eletrônico 4
2.1 Topologia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
2.2 Esquema elétrico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.2.1 Módulo de detecção de sobrecorrente . . . . . . . . . . . . . . 8
2.2.2 Módulo de Religamento . . . . . . . . . . . . . . . . . . . . . 13
2.2.3 Módulo de potência e lógica . . . . . . . . . . . . . . . . . . . 18
2.2.4 Esquema geral . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.3 Equalização dinâmica . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.4 Dissipador Térmico . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3 Projeto 25
3.1 Especicações de projeto . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.2 Projeto do módulo de detecção de sobrecorrente . . . . . . . . . . . . 26
3.2.1 Estágio de condicionamento de sinal . . . . . . . . . . . . . . 26
3.2.2 Estágio de reticação . . . . . . . . . . . . . . . . . . . . . . . 29
3.2.3 Estágio de comparação . . . . . . . . . . . . . . . . . . . . . . 29
3.3 Projeto do módulo de potência e lógica . . . . . . . . . . . . . . . . . 30
3.3.1 Lógica de acionamento . . . . . . . . . . . . . . . . . . . . . . 30
3.3.2 Chaves semicondutoras . . . . . . . . . . . . . . . . . . . . . . 32
3.4 Projeto do módulo de religamento . . . . . . . . . . . . . . . . . . . . 34
3.4.1 Estágio de condicionamento de sinal . . . . . . . . . . . . . . 34
3.4.2 Estágio de reticação . . . . . . . . . . . . . . . . . . . . . . . 36
x
3.4.3 Estágio detector de passagem por zero . . . . . . . . . . . . . 36
3.4.4 Acionamento do botão de religamento . . . . . . . . . . . . . . 37
3.5 Alimentação do circuito . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.6 Projeto físico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.7 Dimensionamento do dissipador térmico . . . . . . . . . . . . . . . . 43
3.7.1 Teste para obtenção da resistência térmica cápsula-ar do
MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4 Resultados 50
4.1 Resultados de simulação . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.1.1 Simulações da placa de detecção de sobrecorrente . . . . . . . 50
4.1.2 Simulações da placa de potência e lógica . . . . . . . . . . . . 53
4.1.3 Simulações da placa de religamento . . . . . . . . . . . . . . . 55
4.2 Resultados experimentais . . . . . . . . . . . . . . . . . . . . . . . . . 57
4.2.1 Resultados da placa de detecção . . . . . . . . . . . . . . . . . 57
4.2.2 Resultados da placa de religamento . . . . . . . . . . . . . . . 59
4.2.3 Resultados do protótipo nal . . . . . . . . . . . . . . . . . . 62
5 Conclusão 69
5.1 Resumo dos capítulos . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
5.2 Conclusões . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
5.3 Trabalhos futuros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Referências Bibliográcas 71
A Folha de dados do transformador 73
xi
Lista de Figuras
2.1 Topologia de ligação dos MOSFETs no disjuntor eletrônico. . . . . . . 6
2.2 Condução de corrente no MOSFET durante o semi-ciclo positivo. . . 6
2.3 Condução de corrente no MOSFET durante o semi-ciclo negativo. . . 7
2.4 Fluxograma da sequência de ações do Disjuntor, ou lógica temporal. . 7
2.5 Diagrama de blocos dos três módulos e suas conexões. . . . . . . . . . 8
2.6 Diagrama de blocos do módulo de detecção de sobrecorrente. . . . . . 9
2.7 Condicionamento de sinal do módulo de detecção de sobrecorrente. . 10
2.8 Esquemático do estágio de reticação. . . . . . . . . . . . . . . . . . . 11
2.9 Esquemático do estágio de comparação. . . . . . . . . . . . . . . . . . 12
2.10 Diagrama de blocos do módulo de religamento. . . . . . . . . . . . . . 13
2.11 Esquemático da medição de tensão no módulo de religamento. . . . . 14
2.12 Esquemático do amplicador de instrumentação do módulo de religa-
mento. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.13 Esquemático do circuito de detecção de passagem por zero (compa-
rador). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.14 Esquemático da porta lógica AND, no módulo de religamento. . . . . 17
2.15 Diagrama de blocos do módulo de potência e lógica. . . . . . . . . . . 18
2.16 Esquemático da lógica de acionamento do módulo de potência e lógica. 19
2.17 Esquemático geral do Disjuntor Eletrônico. . . . . . . . . . . . . . . . 22
2.18 Representação do circuito de snubber e sua ligação nos MOSFETs. . . 23
2.19 Esquemático do modelo elétrico equivalente para o estudo térmico. . . 24
3.1 Diagrama de Bode do estágio de condicionamento de sinal do módulo
de detecção de sobrecorrente. . . . . . . . . . . . . . . . . . . . . . . 28
3.2 Diagrama de Bode do estágio de condicionamento de sinal do módulo
de religamento. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.3 Diagrama em blocos da construção física da placa de detecção de
sobrecorrente. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.4 Diagrama em blocos da construção física da placa de potência e lógica. 40
3.5 Diagrama em blocos da construção física da placa de religamento. . . 40
3.6 Vista de cima da placa de potência e lógica. . . . . . . . . . . . . . . 41
xii
3.7 Vista de baixo da placa de potência e lógica. . . . . . . . . . . . . . . 41
3.8 Vista de cima da placa de religamento. . . . . . . . . . . . . . . . . . 41
3.9 Vista de baixo da placa de religamento. . . . . . . . . . . . . . . . . . 41
3.10 Vista de cima da placa de detecção de sobrecorrente. . . . . . . . . . 42
3.11 Foto da placa de detecção de sobrecorrente. . . . . . . . . . . . . . . 42
3.12 Foto da placa de potência e lógica. . . . . . . . . . . . . . . . . . . . 43
3.13 Foto da placa de religamento. . . . . . . . . . . . . . . . . . . . . . . 43
3.14 Diagrama da montagem experimental para teste térmico. . . . . . . . 45
3.15 Curva de estabilidade térmica do MOSFET para 2A. . . . . . . . . . 46
3.16 Curva de estabilidade térmica do MOSFET para 3A. . . . . . . . . . 46
3.17 Curva de estabilidade térmica do MOSFET para 4A. . . . . . . . . . 47
4.1 Simulação no domínio do tempo do estágio de condicionamento na
placa de detecção de sobrecorrente. . . . . . . . . . . . . . . . . . . . 51
4.2 Simulação no domínio da frequência do estágio de condicionamento
na placa de detecção de sobrecorrente. . . . . . . . . . . . . . . . . . 52
4.3 Simulação do estágio de reticação na placa de detecção de sobrecor-
rente. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
4.4 Simulação da comparação de tensões na plada de detecção de sobre-
corrente. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
4.5 Simulação do circuito RC presente na placa de potência e lógica. . . . 54
4.6 Simulação geral da placa de potência e lógica. . . . . . . . . . . . . . 55
4.7 Simulação do ganho de tensão no domínio do tempo do estágio de
medição da placa de religamento. . . . . . . . . . . . . . . . . . . . . 56
4.8 Simulação do ganho de tensão no domínio da frequência do estágio
de medição da placa de religamento. . . . . . . . . . . . . . . . . . . 56
4.9 Simulação do detector de passagem por zero da placa de religamento. 57
4.10 Captura de tela do osciloscópio - ganho de tensão da placa de detecção. 58
4.11 Captura de tela do osciloscópio - reticação da placa de detecção. . . 59
4.12 Captura de tela do osciloscópio - comparação da placa de detecção. . 59
4.13 Captura de tela do osciloscópio - ganho de tensão da placa de religa-
mento. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
4.14 Captura de tela do osciloscópio - reticação da placa de religamento. 61
4.15 Captura de tela do osciloscópio - comparação da placa de religamento,
primeiro caso. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.16 Captura de tela do osciloscópio - reticação da placa de religamento,
segundo caso. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
4.17 Foto da montagem em bancada à esquerda. . . . . . . . . . . . . . . . 63
4.18 Foto da montagem em bancada à direita. . . . . . . . . . . . . . . . . 63
xiii
4.19 Foto das três placas montadas e conectadas. . . . . . . . . . . . . . . 64
4.20 Captura de tela do osciloscópio - tempo de detecção de sobrecorrente. 65
4.21 Captura de tela do osciloscópio - detecção de sobrecorrente negativa. 66
4.22 Captura de tela do osciloscópio - detecção de sobrecorrente positiva. . 67
4.23 Captura de tela do osciloscópio - religamento próximo a 0 V. . . . . . 68
xiv
Lista de Tabelas
2.1 Tabela-verdade da porta lógica AND. . . . . . . . . . . . . . . . . . . 17
2.2 Interpretação dos níveis lógicos para o ip-op, o driver e os LEDs. . 21
3.1 Padrão de pinagem dos conectores de alimentação das três placas. . . 38
3.2 Valores de temperatura de equilíbrio para os testes térmicos. . . . . . 47
3.3 Valores de temperatura de junção e de resistência térmica junção-ar
para 2 A e 3 A. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
xv
Capítulo 1
Introdução
1.1 Motivação
Em Eletrônica de Potência é usual a utilização de equipamentos, tais como
conversores eletrônicos baseados em tecnologia semicondutora que alimentam cargas
sensíveis e que operam com correntes e tensões elevadas. Por esta razão, é inerente
o risco de falhas como, por exemplo, curto-circuitos e sobrecorrentes. Desta forma,
faz-se necessária a supressão da corrente de curto no menor tempo possível, visto que
os componentes semicondutores queimam mais rápido que os circuitos de proteção
conhecidos.
1.2 Justicativa
As soluções encontradas atualmente no mercado para o problema das sobre-
correntes são disjuntores e fusíveis ultrarrápidos.
Os disjuntores, devido à sua natureza eletromecânica, são lentos, permitindo
a existência do curto-circuito por centenas de milisegundos antes de sua abertura
e extinção da sobrecorrente [1]. Por isso não são aplicáveis a cargas sensíveis com
componentes eletrônicos. Entre os disjuntores mais utilizados atualmente em apli-
cações de baixa tensão, destacam-se os termo-magnéticos, de acordo com [1]. Os
modelos mais usuais apresentam curvas características tempo×corrente (chamada
1
curva C), onde a atuação mais rápida ocorre em aproximadamente 2 ms, quando a
corrente é de 5 a 10 vezes a corrente nominal do disjuntor [1].
Por sua vez, os fusíveis devem ser substituídos a cada uso, tornando-se in-
viável em alguns casos, além de necessitar um operador para realizar a troca do
componente (certos tipos precisam de uma ferramenta especial para isso, chamada
"punho saca-fusível"). Alguns fusíveis ultra-rápidos disponíveis no mercado podem
atuar em até 1 ms quando a corrente for de 6 a 8 vezes a corrente nominal do com-
ponente [1].
De uma forma geral, disjuntores termo-magnéticos e fusíveis ultra-rápidos
atuam de acordo com características térmicas. Na ocorrência de uma sobrecorrente
e o subsequente aumento da temperatura [2], o dispositivo desfaz o contato físico que
permitia a passagem de corrente. Este fenômeno físico causa a lentidão na atuação
desses dispositivos.
1.3 Objetivo
A proposta do dispositivo apresentado neste trabalho possui atuação distinta
dos componentes apresentados na Seção 1.2 deste capítulo. O objetivo é detectar
rapidamente uma sobrecorrente e responder a esse estímulo no menor tempo possí-
vel.
Portanto, não há uma relação corrente versus tempo de atuação. Dene-se
um valor limite de corrente que, ao ser ultrapassado, gera um bloqueio de corrente,
havendo um intervalo de tempo mínimo entre a detecção e a extinção da sobrecor-
rente.
Desta forma, o objetivo é projetar um circuito de detecção de sobrecorrente
e interrupção do uxo de corrente no equipamento a ser protegido, o qual pode ser
religado a qualquer instante após a extinção da falha, sendo seu valor limite mantido
ou alterado a critério do usuário. Para tanto, objetivos especícos são desencadea-
dos: (1) projetar um circuito de medição e condicionamento da corrente do sistema
que compare com o valor limite estipulado em projeto e acione a lógica de proteção;
2
(2) projetar um sistema de potência que permita a passagem de corrente na ausên-
cia de sobrecorrente e, em caso de falha, interrompa a operação; (3) projetar um
circuito eletrônico para um religamento suave, evitando bruscas variações de tensão;
(4) dimensionar o dissipador térmico necessário para o funcionamento seguro dentro
da faixa de conabilidade do disjuntor.
1.4 Resumo dos Capítulos
O Capítulo 2 apresenta a topologia geral do circuito e o esquemático de
todos os módulos que compõem o sistema. No Capítulo 3 todos os cálculos são
desenvolvidos para dimensionar os valores de componentes e os tipos de circuitos
integrados utilizados no projeto. Os resultados de simulações e experimentos são
apresentados no Capítulo 4. No Capítulo 5 serão apresentadas as conclusões do
presente trabalho e as futuras melhorias.
3
Capítulo 2
Disjuntor Eletrônico
O dispositivo proposto neste capítulo, denominado Disjuntor Eletrônico, é
conectado em série ao equipamento a ser protegido para que possa impedir o uxo
de corrente elétrica quando uma sobrecorrente for detectada. Portanto, o protótipo
deverá possuir dois terminais de entrada e dois de saída, dispondo-se entre o equi-
pamento e a rede elétrica, em sistemas monofásicos. A partir desses dois contatos
elétricos serão realizadas a medição e a interrupção de fornecimento de energia ao
equipamento e sua carga, bem como o religamento assim que o usuário desejar.
2.1 Topologia
Para permitir a passagem de corrente ao equipamento em pleno funciona-
mento e realizar o controle de desligamento e religamento no mesmo dispositivo,
serão utilizados dispositivos semicondutores de potência, cujas características de-
vem ser:
1. Fluxo bidirecional da corrente para fornecimento ao equipamento;
2. Possibilidade de bloqueio da corrente para proteção;
3. Suportar a tensão da rede elétrica quando no estado bloqueado;
4. Capacidade de bloqueio rápido.
4
Os componentes eletrônicos encontrados atualmente no mercado e que
possibilitam a implementação da topologia com as características acima são:
MOSFETs (Metal Oxide Semiconductor Field Eect Transistor, ou Transistor de
Efeito de Campo Metal-Óxido-Semicondutor) e IGBTs (Insulated Gate Bipolar
Transistor, ou Transistor Bipolar de Porta Isolada). Devido à aplicação do presente
projeto ser focada em instalações BT (baixa-tensão), conforme o Capítulo 3, foram
adotados os MOSFETs, já que possuem, em geral, tamanhos reduzidos e menores
perdas ôhmicas em relação aos IGBTs de mesma capacidade.
Esta topologia também poderia ser implementada a partir do uso de dispo-
sitivos semicontrolados como, por exemplo, tiristores em conguração anti-paralela
ou triacs (Triode for Alternating Current, ou Triodo para Corrente Alternada). No
entanto, devido ao fato de ambos serem dispositivos comutados pela carga [3], a
velocidade de bloqueio do equipamento caria comprometida, podendo chegar a
atrasos de até aproximadamente 8 ms (para redes de 60 Hz).
De acordo com [4] e [5], o componente escolhido, MOSFET, é um dispositivo
semicondutor que conduz corrente quando o nível de tensão entre o terminal de
gate (porta) e source (fonte) ultrapassa um limiar chamado de threshold, que
varia conforme a fabricação do componente e, em geral, é da ordem de algumas
unidades de Volts. O modelo de MOSFET utilizado neste trabalho [6] possui em
seu encapsulamento um diodo em paralelo, útil em circuitos de chaveamento que
contêm indutâncias.
Para conectar o Disjuntor Eletrônico em série, a topologia utilizada é descrita
em [7], conforme Figura 2.1. Esta topologia utiliza dois IGBTs ou MOSFETs em
conguração anti-série, ou seja, em série e com polaridades invertidas, permitindo
passagem e bloqueio do uxo de corrente em ambos sentidos. Para o sentido
direto de corrente, como mostrado na Figura 2.2, o MOSFET 1 está diretamente
polarizado, enquanto o dispositivo 2 está reversamente polarizado. O caminho
da corrente, portanto, é formado pelo dispositivo 1 e pelo diodo do dispositivo
2. Quando, porém, o sentido da corrente é como demonstrado na Figura 2.3, o
5
caminho da corrente é o diodo do dispositivo 1 e o dispositivo 2. Desta forma, é
possível permitir a passagem de corrente por ambos os sentidos, de acordo com o
controle no gate (porta) dos MOSFETs.
Rede
Equipamento
Disjuntor Eletrônico
Controle
RG RG
Figura 2.1: Topologia de ligação dos MOSFETs no disjuntor eletrônico.
Rede
Equipamento
Controle
1 2
Figura 2.2: Condução de corrente no MOSFET durante o semi-ciclo positivo.
6
Rede
Equipamento
Controle
1 2
Figura 2.3: Condução de corrente no MOSFET durante o semi-ciclo negativo.
2.2 Esquema elétrico
O uxograma da Figura 2.4 mostra a lógica temporal do sistema.
Disjuntor não energizado
Botão de religamento pressionado?
Disjuntor ligadoDetecção de
sobrecorrente?
Disjuntor desligado
S
N
S
N
Figura 2.4: Fluxograma da sequência de ações do Disjuntor, ou lógica temporal.
Para facilitar a concepção do projeto, o circuito geral foi dividido nos três
módulos seguintes: detecção de sobrecorrente, potência e lógica e circuito de
religamento, conforme Figura 2.5.
O módulo de detecção de sobrecorrente mede a corrente que ui para o
7
equipamento e, caso haja sobrecorrente, o módulo de detecção produz um sinal
pulsado em nível lógico alto. Esse sinal é interpretado pelo módulo de potência
e lógica, que realiza a lógica de bloqueio e disparo das chaves semicondutoras
(componentes de potência). Por m, o módulo de religamento evita variações
bruscas de tensão no momento em que a corrente volta a uir nos MOSFETs.
Equipamento
Detecção de
sobrecorrente
Religamento
Potência e lógica
Vrede
Figura 2.5: Diagrama de blocos dos três módulos e suas conexões.
2.2.1 Módulo de detecção de sobrecorrente
O diagrama de blocos da Figura 2.6 mostra estágios do módulo de detecção
de sobrecorrente. A medição da corrente da rede é realizada por um sensor de
corrente [8] de efeito Hall [9], cuja saída é proporcional à corrente instantânea do
equipamento, dada pela relação 40 mV/A e possui tensão de oset de valor igual à
metade da tensão de alimentação do sensor. A saída do sensor de corrente possui
baixa amplitude, por isso deve ser amplicada e ltrada. Esta tarefa é realizada
pelo estágio de condicionamento de sinal.
Como é necessário detectar correntes positivas e negativas do sinal recebido,
o estágio seguinte é um reticador de onda completa que inverte a polaridade do
ciclo negativo. Desta forma, é possível fazer a comparação de sobrecorrentes em
ambas as polaridades, utilizando uma referência única.
8
O último estágio desse módulo é o comparador, onde o sinal reticado será
comparado com uma tensão de referência equivalente ao limiar de sobrecorrente.
Cada um dos módulos internos será discutido nas subseções seguintes.
Vrede Sensor de
corrente
Condicionamento
de sinal
Retificador de onda
completa
Comparador
Referência
(sobrecorrente)
Módulo
De
Potência
E
Lógica
Módulo de detecção de sobrecorrente
Figura 2.6: Diagrama de blocos do módulo de detecção de sobrecorrente.
Estágio de condicionamento de sinal
O primeiro estágio da placa de detecção realiza a amplicação do sinal,
utilizando um amplicador operacional na estrutura de ganho inversor, segundo
a Figura 2.7. O fato do amplicador ser usado na conguração inversora não
causará problemas, visto que um dos estágios posteriores é uma reticação de onda
completa.
Como o sinal de entrada está suscetível a ruídos externos, um capacitor
(CF) na realimentação negativa do amplicador operacional realiza a função de
ltro passa-baixas [10, 11]. Um capacitor (CCS1) em série com o sinal de entrada
realiza a função de ltro passa-altas, para desacoplamento da tensão DC de oset
proveniente do sensor de corrente. O esquema deste circuito pode ser visto na
Figura 2.7.
9
RCS1
CF
RF
AMP
OP
CCS1
Entrada
Saída
Figura 2.7: Condicionamento de sinal do módulo de detecção de sobrecorrente.
A função de transferência do estágio de condicionamento encontra-se em
(2.3), onde Av é o ganho de tensão e P.A. e P.B. são as siglas dos ltros Passa-Altas
e Passa-Baixas [10, 12], respectivamente.
A(s) = −
RF
(1 + sCFRF )
1 + sCCS1RCS1
sCCS1
(2.1)
A(s) = − RF
(1 + sCFRF )× sCCS1
1 + sCCS1RCS1
(2.2)
Então, tem-se:
A(s) = − RF
RCS1︸ ︷︷ ︸Av
× s
s+ 1RCS1×CCS1︸ ︷︷ ︸P.A.
× 1
1 + sRFCF︸ ︷︷ ︸P.B.
(2.3)
Estágio de reticação
Após o estágio de condicionamento de sinal, o sinal é bipolar. A m de evitar
que sejam utilizados dois circuitos de comparação, um para tensões positivas e outro
para tensões negativas, utilizou-se um reticador.
O circuito utilizado foi o reticador de precisão de onda completa apresentado
na Figura 2.8, baseado na topologia descrita em [13]. O circuito possui, além de
diodos, componentes ativos que evitam a queda de tensão (VD) de aproximadamente
10
0,6 V no sinal de saída. Esta queda de tensão ocorre em um reticador a diodo
simples, causada pelas propriedades no diodo de silício (conforme [11]).
Para tensões positivas, o diodo D1 está reversamente polarizado e o diodo
D2 está diretamente polarizado, então os dois componentes agem como um circuito
aberto e um curto-circuito, respectivamente. Como não há corrente uindo entre
os terminais dos amplicadores operacionais, também não haverá entre os resistores
RRet1 e RRet3. Portanto, a saída (VoutP) será igual à entrada (VinP) para tensões
positivas.
V outP = V inP (2.4)
Quando a tensão de entrada for negativa, os diodos D1 e D2 agem como um
curto-circuito e um circuito aberto, respectivamente. Então, o primeiro amplicador
está na topologia de seguidor de tensão (ou buer) e o segundo está na topologia
de inversor. Então, a saída (VoutN) será dada por:
V outN = −(RRet3
RRet1
)× V inN (2.5)
Rret3Rret1
Rret2
AMP
OP
AMP
OP
D1
D2
Entrada
Saída
Figura 2.8: Esquemático do estágio de reticação.
Estágio de comparação
Quando a corrente no equipamento ultrapassa o limiar que será estabelecido
na Seção 3.1, o módulo de detecção de sobrecorrente deve sinalizar a existência da
sobrecorrente, a partir de um sinal digital de nível lógico alto (1). Após o sinal
11
do sensor de corrente ser condicionado e reticado, ele é comparado a uma tensão
de referência VREF, calculada para ser equivalente ao limite máximo de corrente
desejado.
O estágio de comparação (Figura 2.9) é composto de um circuito de tensão
de referência e um comparador. O primeiro circuito realiza um divisor resistivo [5]
entre uma das alimentações até o terra (0V), onde uma das resistências é dada por
um trimpot (Trimmer Potentiometer), para ajuste no da tensão de referência.
O outro resistor, RREF, deve ser de 1% de precisão para melhorar a medição, e
sua nalidade é evitar que uma das entradas do comparador seja diretamente
conectada à fonte de alimentação. Isso poderia causar avaria no componente, visto
que a variação de tensão teórica na entrada do comparador é inferior à utuação
na tensão de saída da fonte [14].
O segundo circuito do estágio é um buer [10, 11], responsável por
aumentar a impedância entre o comparador e o divisor resistivo, pois a en-
trada do comparador possui transistores bipolares [4, 5, 11]. Esta conguração
não possui tão alta impedância de entrada quanto a do buer, que possui tran-
sistores JFET. A inclusão deste buer garante o menor erro possível na comparação.
Saída
detecção de
sobrecorrente
Vcc
Medição
retificada
VREF
Rref
TrimpotAMP
OP
Comparador
Figura 2.9: Esquemático do estágio de comparação.
12
A saída do buer é conectada à entrada negativa do comparador, e a entrada
positiva é o sinal de medição condicionado conforme Figura 2.9. A saída do compa-
rador será nível lógico baixo (0) caso a tensão de referência seja maior que a medição
e será nível lógico alto (1) caso contrário.
A saída do comparador é a saída do módulo de detecção de sobrecorrente.
2.2.2 Módulo de Religamento
Após a identicação da falha e correção das causas, faz-se necessário religar
o equipamento no instante desejado pelo operador. Entretanto, levou-se em consi-
deração a possibilidade de variações bruscas de tensão no religamento (como, por
exemplo, energização nos valores de pico da tensão de entrada). Isso é indesejável
devido às capacitâncias presentes na carga, que podem causar um surto de corrente,
acionando o Disjuntor ao invés de religá-lo.
A m de mitigar esse problema e, ao mesmo tempo, permitir ao operador
decidir quando religar o sistema, a placa de religamento realiza a medição da tensão
da rede para detectar a passagem por 0 V (Zero Crossing Detector, ou Detector
de Passagem por Zero) e possui um botão de religamento, como pode ser visto no
diagrama da Figura 2.10.
VredeCondicionamento
de sinalRetificação
Referência
(detector de
passagem por
zero)
Comparador
Lógica
Botão de
acionamento
Módulo de
potência e
lógica
Figura 2.10: Diagrama de blocos do módulo de religamento.
Estágio de condicionamento de sinal
Foi utilizado um transformador de medição cujas características são: relação
de transformação 220:14; potência nominal 0,7 VA e frequência nominal 60 Hz, de
13
acordo com o Anexo A. Ele abaixa a tensão da rede de 220 VRMS para 14 VRMS.
Como é estimado que a corrente dos estágios seguintes não ultrapassa 50 mA, o
transformador foi escolhido devido à sua potência e sua alta isolação [1]. Além
disso, como vantagem, possui dimensões diminutas, o que irá facilitar a etapa de
montagem e teste do protótipo.
Como a alimentação dos amplicadores operacionais do estágio seguinte é
de +15 V e -15 V, optou-se pelo uso de um divisor resistivo que abaixasse ainda
mais o sinal, a m de evitar saturação dos amplicadores operacionais. O circuito
pode ser visto na Figura 2.11.
Fase
Neutro
RD1
RD2
RD3
Tensão -
Tensão +
Figura 2.11: Esquemático da medição de tensão no módulo de religamento.
Como optou-se por um divisor com saída bipolar, um amplicador de
instrumentação dado em [11] fornece um ganho de tensão ao sinal e possui alta
rejeição a ruído, além da característica de ltro passa-baixas [10, 12], como pode
ser visto na Figura 2.12, e sua saída é unipolar.
14
Medição
Tensão -
Tensão +
AMP
OP
AMP
OP
AMP
OP
CF1
CF2 RF2
RF1
RCS1
RCS2
RCS3
RCS4
RCS5
RCS6
RCS7
Figura 2.12: Esquemático do amplicador de instrumentação do módulo de religa-
mento.
A função de transferência do circuito da Figura 2.12 está em (2.7) [11]. É
necessário que as seguintes especicações sejam cumpridas [11]:
• RCS1 = RCS2 = RCS3
• RCS4 = RCS5
• RCS6 = RCS7
• RF1 = RF2
A(s) =
(1 + 2× RCS4
RCS3
)×RF1//
1sCF1
RCS6
(2.6)
A(s) =
(1 + 2× RCS4
RCS3
)×
RF1
1+sCF1RF1
RCS6
(2.7)
Estágio de reticação
Para detectar a passagem por 0 V, foi utilizado um circuito reticador
cuja saída é entrada de um comparador, pois desta forma evita-se o uso de dois
15
circuitos comparadores, um para tensões positivas e outro para tensões negativas,
que causariam imprecisão proveniente da assimetria.
O circuito de reticação é idêntico ao circuito utilizado na detecção de
sobrecorrente (Subseção 2.2.1).
Estágio detector de passagem por zero
Como a presença de um ruído poderia facilmente ocasionar um erro, o circuito
de comparação utiliza um valor próximo, porém diferente, de 0 V. Portanto, foi
utilizado o circuito da Figura 2.13, onde a saída do comparador será nível lógico
alto (1) se e somente se a tensão no terminal negativo for inferior à tensão no
terminal positivo, indicando que a medição é inferior à referência.
A tensão de comparação adotada será calculada na Seção 3.4.3.
Detecção de
passagem
por zero
Vcc
Medição
retificada
VREF
Rref
TrimpotAMP
OP
Comparador
Figura 2.13: Esquemático do circuito de detecção de passagem por zero (compara-
dor).
16
Acionamento do botão de religamento
O sinal de saída do circuito de acionamento indica o momento a partir do
qual os MOSFETs podem entrar em estado de condução e isso deve ocorrer quando
o operador acionar o botão. Então, esses dois sinais (botão e comparação) devem
acionar a saída do estágio de acordo com a Tabela 2.1, que corresponde à porta
lógica AND (E), de acordo com [15], e o circuito equivalente está na Figura 2.14.
Tabela 2.1: Tabela-verdade da porta lógica AND.Comparação Botão Saída_C
0 0 0
0 1 0
1 0 0
1 1 1
Detecção de
passagem
por zero Saída
religamento
Botão
Rpull-down
5V
Figura 2.14: Esquemático da porta lógica AND, no módulo de religamento.
Não é necessário o uso de um latch para evitar o bouncing na tensão
de saída do botão [4, 11, 15], porque assume-se que o operador humano não será
capaz de ativá-lo em uma ordem de grandeza de tempo inferior a microssegundos.
Esse tempo é o suciente para ativar qualquer entrada do ip-op descrito na Seção
2.2.3. É necessário o uso de um resistor de pull-down [5] entre o botão e o terra, a
m de evitar um estado de alta impedância enquanto não houver acionamento. A
ocorrência disso poderia ocasionar um erro na leitura do ip-op, alterando a lógica
de bloqueio e condução das chaves.
O sinal de saída da porta lógica AND indica o momento em que as chaves
17
devem passar a conduzir corrente e é o sinal de saída do módulo de religamento.
2.2.3 Módulo de potência e lógica
A função do módulo de potência e lógica é realizar a lógica de condução e
bloqueio responsável pelo comando das chaves semicondutoras. Seu diagrama de
blocos pode ser visto na Figura 2.15.
Vrede Chaves
semicondutoras
Lógica de
acionamento
Carga
Módulo de potência e lógica
Módulo
detector de
sobrecorrente
Módulo de
religamento
Figura 2.15: Diagrama de blocos do módulo de potência e lógica.
Lógica de acionamento
Seguindo-se a lógica do uxograma 2.4, quando a placa de detecção de
sobrecorrente emitir um sinal indicando o ocorrido, o circuito da placa de potência e
lógica deve ser capaz de abrir o circuito, mantendo as chaves em estado de bloqueio
até que haja um sinal proveniente da placa de religamento. De acordo com [15], um
componente eletrônico capaz de realizar esta função é o ip-op, circuito integrado
composto de portas lógicas que será o elemento central da lógica de bloqueio e
condução, responsável por decidir o instante em que ocorrerá condução ou bloqueio
das chaves. O esquema do circuito de lógica de acionamento pode ser visto na
Figura 2.16.
18
Q
QSET
CLR
D
Religamento
Detecção de
sobrecorrente
Rt
5V
5V
Ct
5V
Rpu2
Rpu1
5V
5V
RoptoDriver opto-
acoplador
Saída para
acionamento dos
MOSFETs
Figura 2.16: Esquemático da lógica de acionamento do módulo de potência e lógica.
Por questões de segurança, quando o disjuntor eletrônico for energizado,
as chaves devem permanecer em bloqueio. Um circuito RC [12, 16], identicado
na Figura 2.16 pelo resistor Rt e capacitor Ct, é conectado à entrada de preset
do ip-op. Antes do disjuntor ser energizado, o capacitor está descarregado,
mantendo 0 V na entrada preset que causará 1 na saída do ip-op. No momento
em que houver a presença de tensão de alimentação, o capacitor é carregado [12, 16]
e a entrada preset estará em 1, o que não modica a saída do ip-op [15, 17].
Para que o disjuntor seja acionado, é preciso que o operador pressione o
botão presente no módulo de religamento, cuja saída é conectada ao clear do
ip-op, após ser invertida (porque esta entrada do ip-op é ativada em 0). Uma
vez pressionado o botão, a saída do ip-op irá para 0, que ligará as chaves e
o disjuntor assumirá o seu funcionamento pleno. O mesmo ocorrerá quando o
disjuntor precisar ser religado após uma sobrecorrente.
Na ocorrência de uma sobrecorrente, o módulo de detecção é responsável por
produzir um sinal de nível lógico alto (1) na saída do ip-op, mantendo-se esta
saída independentemente das próximas medições feitas na placa de detecção até
19
que haja um religamento. Portanto, a saída da placa de detecção de sobrecorrente
é conectada ao clock do ip-op, sendo a entrada D conectada à tensão de
alimentação. Então, na presença de detecção de transição positiva, o nível lógico
da sáida do ip-op será mantido em 1 e qualquer outra modicação na saída do
módulo de detecção não ocasionará nenhuma mudança na saída do ip-op. Porém,
no momento em que o operador pressionar o botão, como o religamento é feito por
uma entrada assíncrona [4, 15, 17], a saída do ip-op será 0.
O comportamento do ip-op, então, apresenta: sinal lógico 0 para o
MOSFET em estado de condução e 1 para o MOSFET em estado de bloqueio.
A saída do ip-op é conectada ao driver de acionamento dos MOSFETs [18], o
qual possui lógica invertida, conforme a Tabela 2.2. Portanto, a saída do ip-op é
invertida por um CI NOT [4, 15].
Para tornar visível ao operador as situações de bloqueio e condução das
chaves, são inseridos dois LEDs (Light Emitting Diode, ou Diodo Emissor de Luz)
[11, 17]. Um dos LEDs é verde e indica o estado de condução dos MOSFETs, o
outro LED é vermelho, indicando estado de bloqueio dos MOSFETs, após uma
falta ou sobrecorrente. O LED verde possui a mesma atuação que o driver: 1
(aceso) quando o equipamento está operando corretamente e 0 (apagado) quando
houver sobrecorrente (ou ao energizar o disjuntor). Porém, o LED vermelho possui
comportamento invertido e, por isso, está em um ramo paralelo à saída do ip-op,
seguida de um inversor. O catodo do LED vermelho é conectado ao inversor e
o anodo é conectado a um resistor ligado à fonte de alimentação. Se a saída do
ip-op for 1 (deligar as chaves), o LED estará com o anodo no potencial 0 V e
acenderá. Caso contrário, o anodo estará no potencial da alimentação e apagará.
20
Tabela 2.2: Interpretação dos níveis lógicos para o ip-op, o driver e os LEDs.
Estado das chaves
Saída dos ip-ops0 ON
1 OFF
Entrada do driver0 OFF
1 ON
LED verdeaceso ON
apagado OFF
LED vermelhoaceso OFF
apagado ON
Para isolar o sinal de controle dos MOSFETs (circuito de potência) utiliza-se
um driver optoacoplador [17], disposto em série com o LED verde.
Todos os componentes citados e suas inter-conexões estão na Figura 2.16. O
inversor utilizado é do tipo coletor aberto [11], para suprir a corrente necessária para
o acendimento dos LEDs.
Chaves semicondutoras
O circuito de potência contém os dois MOSFETs na conguração apresen-
tada na Figura 2.1.
O resistor RG mantém uma tensão na porta dos MOSFETs para que eles
conduzam, quando a saída do driver opto-acoplador estiver em nível lógico alto (1).
2.2.4 Esquema geral
O esquemático geral de todos os circuitos conectados pode ser visto na Fi-
gura 2.17.
21
22
0:1
4R
D1
RD
2
RD
3
Me
diç
ão
Te
ns
ão
-
Te
ns
ão
+
AM
P
OP
AM
P
OP
AM
P
OP
CF
1
CF
2R
F2
RF
1
RC
S1
RC
S2
RC
S3
RC
S4
RC
S5
RC
S6
RC
S7
RC
S1
CF
RF
AM
P
OP
CC
S1
QQS
ET
CL
R
D
Sa
ída
relig
am
en
to
Rt
5V
5V
Ct
5V
Rp
u2
Rp
u1
5V
5V
Ro
pto
Drive
r o
pto
-
aco
pla
do
r
Eq
uip
am
en
to
RG
RG
Se
nso
r
Efe
ito
Ha
ll
Rre
t3
Rre
t1
Rre
t2
AM
P
OP
AM
P
OP
D1
D2
Sa
ida
de
tec
çã
o d
e
so
bre
co
rre
nte
Vcc
Me
diç
ão
reti
fic
ad
a
VR
EF
Rre
f
Trim
po
t
AM
P
OP
Co
mp
ara
do
r
Me
diç
ão
Co
rre
nte
Pa
ss
ag
em
po
r ze
ro
Vcc
Me
diç
ão
reti
fic
ad
a
VR
EF
Rre
f
Trim
po
tA
MP
OP
Co
mp
ara
do
r
Rre
t3
Rre
t1
Rre
t2
AM
P
OP
AM
P
OP
D1
D2
De
tecçã
o d
e
so
bre
co
rre
nte
Re
liga
me
nto
Po
tên
cia
e ló
gic
a
Bo
tão
Rp
ull-
do
wn
5V
Figura 2.17: Esquemático geral do Disjuntor Eletrônico.22
2.3 Equalização dinâmica
A equalização dinâmica (snubber) permite que durante o desligamento das
chaves não ocorra uma variação brusca de tensão, que comprometeria a segurança
do equipamento e do operador [16, 19]. O circuito que realiza esta função é com-
posto por um resistor em série com um capacitor, ambos em paralelo com a chave
semicondutora. É necessário um snubber para cada chave, portanto são quatro
componentes, denominados: RS1, RS2, CS1 e CS2, como pode ser visto na Figura 2.18.
Rede
Equipamento
Controle
Snubber
RS1 RS2CS2CS1
Figura 2.18: Representação do circuito de snubber e sua ligação nos MOSFETs.
2.4 Dissipador Térmico
Todo componente eletrônico aquece em estado de condução, devido ao efeito
Joule [2]. Se a condução de calor do dispositivo para o ar não for eciente, sua
temperatura eleva demasiadamente, ao ponto de perder suas propriedades elétricas.
Para evitar esse problema, utilizam-se dissipadores térmicos que aumentam a
condução de calor para o ar, evitando superaquecimento do componente [20]. O
dimensionamento do dissipador térmico para os MOSFETs será apresentado na
Seção 3.7.
23
Para dimensionar o dissipador térmico é preciso modelar o sistema térmico
que envolve o semicondutor, o dissipador e o ar. O circuito elétrico equivalente
proposto na Figura 2.19 é composto de uma fonte de corrente (P) que simula a
potência elétrica dissipada, uma fonte de tensão (TA) que simula a temperatura
ambiente controlada (no caso do semicondutor enclausurado) ou a temperatura
na cápsula (no caso do semicondutor em ambiente aberto) e as resistências térmi-
cas, que são: entre a junção semicondutora e a cápsula (RtJC), entre a cápsula e
o ar (RtCA), entre a cápsula e o dissipador (RtCD) e entre o dissipador e o ar (RtDA).
P
RtJC RtCA
RtCD RtDA
TJ
TA
Figura 2.19: Esquemático do modelo elétrico equivalente para o estudo térmico.
A partir dos valores de cada uma das variáveis do modelo, é possível calcular
a resistência térmica máxima do dissipador para que a temperatura de junção no
semicondutor (TJ) não ultrapasse o valor máximo descrito na folha de dados do
componente.
24
Capítulo 3
Projeto
3.1 Especicações de projeto
As especicações de projeto são:
• Corrente nominal (In)
• Tensão nominal
• Corrente de corte
• Frequência de operação
A corrente nominal foi estabelecida de acordo com condições mencionadas
na Seção 3.7. Como o foco deste trabalho é validar a topologia, optou-se pelo valor
de corrente nominal 2 ARMS (2,83 AP) e o valor referente à sobrecorrente (InP)
igual a 3 ARMS (4,24 AP). O fundo de escala (IF) arbitrado no projeto é de 5 ARMS,
de acordo com as especicações do sensor de corrente [8], deixando margem para
variação na referência de corte até 7,07 AP.
A tensão nominal é de 220 VRMS, compatível com o valor de instalações de
BT (Baixa Tensão) bifásicas [1].
A frequência de operação é ditada pela frequência da rede onde for instalado
o disjuntor. No Brasil, este valor é predominantemente 60 Hz, adotado neste projeto.
25
3.2 Projeto do módulo de detecção de sobrecorrente
3.2.1 Estágio de condicionamento de sinal
Pelas características do sensor de corrente apresentado na Seção 2.2.1, o fundo
de escala do sinal na entrada do do módulo de detecção, chamado Vin, é calculado
como a seguir, onde IF é o fundo de escala de corrente e S é a relação de transformação
corrente/tensão do sensor:
V in = S × IF (3.1)
V in = 40 mV/A× 5 A (3.2)
V in = 200 mV (3.3)
De modo a respeitar a máxima excursão de sinal do estágio de comparação,
a maginitude do sinal de entrada do comparador deve ser menor que 5 V, que é a
tensão de alimentação do comparador. De acordo com o datasheet no comparador
[14], esta magnitude não pode ser superior a 4 V, senão infere erro na comparação.
Portanto, o módulo do ganho na banda passante do ltro da estrutura da Figura
2.7 deve ser:
Av =4 V
200 mV= 20 (3.4)
Comparando-se com (2.3), tem-se:
4
0, 2=
RF
RCS1
(3.5)
De acordo com o datasheet do sensor de corrente, o resistor RCS1 deve possuir
resistência maior que 4, 7 kΩ; arbitrou-se o valor comercial disponível:
RCS1 = 5, 1 kΩ (3.6)
26
Atribuindo esse valor em (3.5), tem-se:
RF
RCS1
=4
0, 2(3.7)
RF =4× 5100
0, 2(3.8)
RF = 102 kΩ (3.9)
O valor de RF deve ser aproximado para o valor comercial abaixo daquele
calculado, porque um aumento no ganho comprometeria a leitura da comparação,
como discutido anteriormente. Portanto:
RF = 100 kΩ (3.10)
O capacitor do ltro é calculado de acordo com a frequência de corte desejada.
Como a frequência de operação nominal do Disjuntor Eletrônico é 60 Hz, basta que
as altas frequências de ruídos externos sejam retiradas do sinal, então arbitrou-se 1
kHz de frequência de corte, mais de uma década acima da frequência nominal, como
pode ser visto no diagrama de Bode da Figura 3.1. De acordo com (2.3), tem-se:
fc =1
2π ×RF × CF
(3.11)
Portanto:
1 kHz =1
2π × 120 kΩ× CF
(3.12)
CF ≈ 1, 3 nF (3.13)
Aproximando para o valor comercial, tem-se:
CF = 1, 5 nF (3.14)
27
O capacitor CCS1 foi calculado para que sua impedância capacitiva na frequên-
cia nominal (60 Hz) fosse muito inferior à resistência RCS1. Adotou-se 10% do valor
de RCS1:
1
wCCS1
= 0, 1×RCS1 (3.15)
1
2π × 60× CCS1
= 0, 1× 5100 (3.16)
1
CCS1
= 510× 2π × 60 (3.17)
CCS1 = 5, 2 µF (3.18)
Aproximando-se para o valor comercial superior (afastando a frequência de
corte da frequência nominal):
CCS1 = 10 µF (3.19)
10-1
100
101
102
103
104
105
-20
0
20
40Diagrama de Bode
Ganho (
dB
)
10-1
100
101
102
103
104
105
-200
-100
0
100
200
Fase (
gra
us)
Frequência (Hz)
Figura 3.1: Diagrama de Bode do estágio de condicionamento de sinal do módulo
de detecção de sobrecorrente.
O CI (circuito integrado) do amplicador operacional utilizado (TL084) foi
escolhido por ter alta relação ganho-banda [10, 11], por já se encontrar disponível
28
para uso e por ter quatro amplicadores em um único encapsulamento. Seguindo as
orientações do fabricante, foram incluídos em paralelo com a alimentação do CI um
capacitor eletrolítico e outro de cerâmica, de valores 100 uF e 10 nF, respectivamente.
O intuito desta inclusão é propiciar uma alimentação mais estável e com menor
quantidade de ruídos de alta frequência ao amplicador.
3.2.2 Estágio de reticação
O diodo utilizado para a reticação da Figura 2.8 foi escolhido por estar
disponível para uso e seu código é MUR160.
De acordo com (2.5), para que o estágio reticador tenha ganho unitário, os
resistores Rret1 e Rret3 devem possuir o mesmo valor nominal [11]. Por questões
práticas, atribuiu-se o mesmo valor para Rret2:
Rret1 = Rret2 = Rret3 = 10 kΩ (3.20)
3.2.3 Estágio de comparação
O componente escolhido para realizar a comparação foi o LM339, por estar
disponível para uso no laboratório.
O valor de tensão VREF deve ser equivalente ao valor de referência da cor-
rente de corte após o estágio de condicionamento de sinal. Portanto, a tensão de
referência é dada pelo valor da corrente de corte (IsP, conforme Seção 3.1) multi-
plicada pela transcondutância do sensor (40 mV/A [8]) e pelo ganho do estágio de
condicionamento.
VREF = (InP )× 40mV
1A×(RF
RCS1
)(3.21)
VREF = (3√
2)× 0, 04×(
100
5, 1
)(3.22)
VREF = 3, 33 V (3.23)
29
O trimpot utilizado já se encontrava disponível para uso e ao resistor Rref foi
atribuído um valor comercial muito abaixo do valor do trimpot, para que a queda
de tensão não interferisse no ajuste de VREF.
Trimpot = 20 kΩ (3.24)
Rref = 1 kΩ (3.25)
3.3 Projeto do módulo de potência e lógica
3.3.1 Lógica de acionamento
A constante de tempo do circuito RC conectada ao preset do ipop deve ser
maior que o tempo mínimo de detecção do ipop, conforme o datasheet. Portanto,
arbitrou-se 10 µs. O valor de Rt e Ct são dados por:
Rt × Ct = 10 µs (3.26)
Os valores de Rt e Ct foram arbitrados segundo a faixa de valores comerciais
disponíveis:
Rt = 560 Ω (3.27)
Ct = 20 nF (3.28)
O ipop utilizado foi o CI 74LS74 e o inversor utilizado foi o CI SN7406, o
qual necessita de um resistor de pull-up (Rpu) em cada canal devido à presença de
um coletor aberto no estágio de saída [5, 11].
O resistor Rpu1 presente na conexão clear do ipop foi arbitrado 560 Ω para
fornecer a corrente necessária para o acionamento do clear, de acordo com a equação
30
abaixo:
V cc− VOLmin = 560× IRpu1 (3.29)
5− 0, 8 = 560× IRpu1 (3.30)
IRpu1_max = 7, 5mA (3.31)
Onde VOLmin é a menor tensão identicada como nível lógico 0 pelo ip-op e
IRpu1 é a corrente que ui por Rpu1. De acordo com o datasheet do SN7406 [21], sua
corrente máxima de saída em nível lógico baixo é 40 mA, acima do valor calculado
para IRpu1.
O resistor Rpu2 conectado ao LED vermelho foi calculado para que a corrente
máxima no LED não ultrapassasse sua corrente nominal, como visto na equação
abaixo:
V cc−Rpu2× ILED − VLED − VCEsat = 0 (3.32)
5−Rpu2× 0, 005− 2− 0, 2 = 0 (3.33)
Rpu2 = 560 Ω (3.34)
Então, arbitrou-se:
Rpu1 = Rpu2 = 560 Ω (3.35)
Por ser um valor já utilizado no projeto, tornando a montagem do protótipo
mais fácil. O resistor de pull-up do LED verde foi calculado tendo como base a má-
xima corrente tolerada pela entrada do driver optoacoplador. Seu valor foi calculado
a partir da equação abaixo:
V cc−Ropto × Imax − VLEDG − V dopto = 0 (3.36)
5−Ropto × 0, 016− 2− 0, 8 = 0 (3.37)
31
Ropto ≤ 137, 5 Ω (3.38)
Onde Vcc é a tensão de alimentação (5 V), Ropto é o resistor de pull-up
responsável por manter a corrente do opto-acoplador, Imax é a máxima corrente de
operação do opto-acoplador [18], VLEDG é a tensão nos terminais do LED verde
quando está aceso e V dopto é a tensão no diodo interno do opto-acoplador. O valor
comercial escolhido foi:
Ropto = 100 Ω (3.39)
O modelo de opto-acoplador escolhido foi ACPL-H342 [18], que necessita de
um capacitor de 100 nF no terminal de alimentação, de acordo com sua folha de
dados.
3.3.2 Chaves semicondutoras
O MOSFET escolhido (na Seção 2.1) foi o IXFB44N100Q3 [6], porque apre-
senta capacidade de bloqueio de até 500 V além de possuir baixa resistência dreno-
fonte em condução, o que propicia menor perda ôhmica por efeito Joule. O sensor
de corrente utilizado [8] era um dos sensores disponíveis para uso e foi escolhido
devido ao preço, tamanho e boa linearidade no fundo de escala do Disjuntor. Na
folha de dados do sensor é descrito um capacitor de 100 nF, necessário no termi-
nal de alimentação do componente. A relação de transcondutância do sensor é de
40 mV/A [8]. Portanto, como o fundo de escala de corrente é de 5 A, o fundo de
escala de tensão será 200 mV, de acordo com (3.40) abaixo.
0, 04× 5 = 0, 2 V (3.40)
O resistor de porta (gate), RG, em geral é calculado de acordo com o tempo
de chaveamento do MOSFET. Seu valor deve ser tal que o descarregamento das
capacitâncias da chave ocorra num tempo mínimo, de acordo com a frequência de
chaveamento [22]. Porém, neste trabalho o MOSFET ca em estado de condução
por tempo prolongado, que é sua operação normal. O valor da resistência, então, é
32
calculado de acordo com o tempo de desligamento, que deve ser o menor possível.
Foi arbitrado 1 µs para que a chave se desligue, então a resistência do RG pode ser
calculada da seguinte forma [22]:
IG =QGS +QGD
tSW(3.41)
IG =(76 + 110)× 10−9
1× 10−6(3.42)
IG = 0, 186 (3.43)
RG =VDD + VGSth
IG(3.44)
Onde QGS é a carga elétrica entre o terminal de porta e o de fonte, QGD é a
carga elétrica entre a porta e o dreno, tSW é o tempo de desligamento da chave, IG
é a corrente de porta durante a descarga (estimada em [22]) e VGSth é a tensão de
threshold da chave [4, 5].
De acordo com o datasheet do MOSFET [6], VGSth pode variar entre 3,5 V e
6,5 V. Então:
VDD + VGSthmin
IG≥ RG ≤ VDD + VGSthmax
IG(3.45)
15 + 3, 5
0, 186≥ RG ≤ 15 + 6, 5
0, 186(3.46)
99, 462 ≥ RG ≤ 115, 591 (3.47)
Arbitrou-se:
RG = 100 Ω (3.48)
33
3.4 Projeto do módulo de religamento
3.4.1 Estágio de condicionamento de sinal
As resistências RD1, RD2 e RD3 foram calculadas para que a tensão entre
os terminais Tensão+ e Tensão- da Figura 2.11 tenha 1/5 da magnitude da tensão
de saída do transformador (segundo a Seção 2.2.2), ou seja:
(Tensão+) − (Tensão−) =1
5× 14RMS (3.49)
(Tensão+) − (Tensão−) =1
5× 14√
2 (3.50)
(Tensão+) − (Tensão−) = 3, 96VP (3.51)
O valor das resistências foi arbitrado:
RD1 = RD3 = 2 kΩ (3.52)
RD2 = 1 kΩ (3.53)
Os resistores da Figura 2.12 foram escolhidos de tal forma que o ganho seja
aproximadamente unitário, visto que o sinal de entrada (entre os terminais identi-
cados por "Tensão-" e "Tensão+") já possui fundo de escala conveniente para o
estágio de comparação (menos de 4 V), conforme Seção 2.2.2.
RCS1 = RCS2 = RCS3 = 10 kΩ (3.54)
RCS4 = RCS5 = 5, 1 kΩ (3.55)
RCS6 = RCS7 = 20 kΩ (3.56)
RF1 = RF2 = 10 kΩ (3.57)
34
Com esses valores e com (2.7), tem-se:
Av =
(1 + 2× RCS4
RCS3
)× RF1
RCS6(3.58)
Av =
(1 + 2× 5, 1
10
)× 10
20(3.59)
Av = 1, 01 (3.60)
A frequência de corte do ltro do amplicador de instrumentação é dada por
(3.11) e seu valor foi arbitrado em 1 kHz, assim como na Seção 3.2. Os capacitores
CF1 e CF2 são calculados de forma semelhante:
CF1 =1
2π × 1 kΩ×RF1
(3.61)
CF2 =1
2π × 1 kΩ×RF2
(3.62)
RF1 e RF2 possuem o mesmo valor, portanto:
CF1 = CF2 =1
2π × 1 kΩ× 10 kΩ(3.63)
CF1 = CF2 = 15 nF (3.64)
O gráco de Bode do ltro pode ser visto na Figura 3.2.
35
102
103
104
105
-20
-15
-10
-5
0
5Diagrama de Bode
Ganho (
dB
)
102
103
104
105
-100
-80
-60
-40
-20
0
Fase (
gra
us)
Frequência (Hz)
Figura 3.2: Diagrama de Bode do estágio de condicionamento de sinal do módulo
de religamento.
3.4.2 Estágio de reticação
O projeto é idêntico ao da placa de detecção, descrito na Seção 3.2, por se
tratar do mesmo, circuito com os mesmos componentes, e por possuir o mesmo
objetivo.
3.4.3 Estágio detector de passagem por zero
O projeto desse estágio é semelhante ao projeto do estágio de comparação
da placa de detecção (Seção 3.2), exceto pela tensão de referência que, no caso da
placa de religamento, deve indicar a passagem por zero. Neste caso, arbitrou-se uma
pequena faixa de valores dentro da qual a medida é considerada como passagem por
zero, pois não é possível comparar com 0 V devido ao ruído, que poderia ocasionar
um erro na leitura de 0 V e a saída do comparador permaneceria em nível lógico
(0), como discutido na Seção 2.2.2. Portanto, a tensão de referência foi arbitrada
36
como equivalente ao valor da senóide de tensão no ângulo de 5:
VREF = V redeRMS × sin(5)× Avreligamento (3.65)
VREF = V rede×√
2× sin(5)×(N1
N2
)−1
× RD2
RD1 +RD2 +RD3(3.66)
VREF = 220√
2× sin(5)×(
220
14
)−1
× 1
5(3.67)
VREF = 27, 11× 0, 127 (3.68)
VREF = 0, 345V (3.69)
Para o religamento em 5 graus elétricos, a tensão instantânea apresenta um
valor de aproximadamente 27 V, para uma rede de 220 VRMS. Desta forma, o
equipamento apresenta um religamento mais suave quanto menor for esta banda.
Os resistores Rref e Trimpot foram arbitrados com os mesmos valores das
Equações 3.25 e 3.24, e com o ajuste do trimpot é possível fornecer a tensão VREF
supracitada.
3.4.4 Acionamento do botão de religamento
O componente do estágio de acionamento é uma porta lógica AND e foi
utilizado o CI 7400.
3.5 Alimentação do circuito
Devido ao uso de componentes eletrônicos, o Disjuntor necessita de uma fonte
de alimentação de tensões contínuas. Como o mesmo será utilizado, incialmente,
em equipamentos no laboratório que já possuem fontes de alimentação, elas foram
reaproveitadas para esse m.
A alimentação dos circuitos das três placas foi realizada com essa fonte DC
regulada externa, com entrada para a rede e saídas: 15 V, -15 V, 5 V e terra. Cada
uma das placas possui um conector do tipo Phoenix de 5 pinos, com o mesmo
37
padrão de pinagem, de acordo com a Tabela 3.1.
Tabela 3.1: Padrão de pinagem dos conectores de alimentação das três placas.
Número do pino Tensão DC (V)
1 15
2 5
3 -15
4 0
5 -
O driver opto-acoplador necessita de duas fontes de alimentação isoladas: no
lado da entrada (sinais de medição) e no lado da saída (circuito de potência) [18]. A
tensão de alimentação no lado da saída não pode ser referenciada ao 0 V dos outros
componentes do circuito, porque senão perderia a propriedade de isolamento. Por-
tanto faz-se necessário uma fonte isolada, sendo utilizado no projeto o componente
MEV3S0515SC [23], cujas entradas são 5 V e 0 V e cujas saídas são 15 V e 0 V. Em
seu datasheet, é especicado um resistor de carga mínima, dimensionado a partir da
potência nominal dissipada pelo circuito [23], de acordo com as equações a seguir:
P =V cc2
R(3.70)
R =V cc2
P(3.71)
R =152
0, 3(3.72)
Rmax = 750 Ω (3.73)
R = 750 Ω (3.74)
Onde R é o resistor de carga da fonte isolada, Vcc é a tensão de saída e P
é 10% da potência máxima da fonte, dito no datasheet como 3 W [18]. Portanto
P = 0,3 W.
38
3.6 Projeto físico
O projeto físico foi subdividido em três placas, seguindo a lógica dos módulos
apresentados na Seção 2.2. O projeto de cada uma das placas foi desenvolvido
seguindo-se as orientações espaciais presentes nos diagramas de blocos das Figuras
3.3, 3.4 e 3.5, onde os blocos de nome "Corrente", "Comparador", "Botão" e
"Tensão" são conectores. O sensor de corrente do módulo de detecção está disposto
na placa de potência e lógica, porque necessita ser alocado na área de potência,
visto que a corrente medida deve uir através dele.
Corrente Comparador
CONDICIONAMENTO RETIFICADOR
COMPARADOR
Detecção de
sobrecorrente
Referência
Figura 3.3: Diagrama em blocos da construção física da placa de detecção de sobre-
corrente.
39
Sensor
de
corrente
Corrente BotãoComparador
Te
nsã
o
Potência e lógica
Fase in Fase out
Neutro Neutro
MOSFETs
Figura 3.4: Diagrama em blocos da construção física da placa de potência e lógica.
COMPARADOR
ReligamentoTensão Botão
CONDICIONAMENTO DE SINAL RETIFICADOR
AND
Referência
Figura 3.5: Diagrama em blocos da construção física da placa de religamento.
O layout utilizado para confecção das placas de detecção, lógica e potência e
religamento podem ser vistos nas Figuras 3.6 a 3.10.
40
Figura 3.6: Vista de cima da placa depotência e lógica.
Figura 3.7: Vista de baixo da placade potência e lógica.
Figura 3.8: Vista de cima da placa dereligamento.
Figura 3.9: Vista de baixo da placade religamento.
41
Figura 3.10: Vista de cima da placa de detecção de sobrecorrente.
As Figuras 3.11, 3.12 e 3.13 apresentam fotos das placas montadas com os
componentes calculados no Capítulo 3. Não é possível ver alguns deles, por estarem
soldados na parte inferior das placas.
Figura 3.11: Foto da placa de detecção de sobrecorrente.
42
Figura 3.12: Foto da placa de potência e lógica.
Figura 3.13: Foto da placa de religamento.
3.7 Dimensionamento do dissipador térmico
Conforme descrito na Seção 2.4, é necessário calcular a resistência térmica
máxima do dissipador. As resistências RtJC e RtCD estão disponíveis na folha de
dados do componente utilizado, e possuem os valores:
RtJC = 0, 08C/W (3.75)
RtCD = 0, 13C/W (3.76)
43
O valor da fonte de corrente P é o valor da potência dissipada pelo dispositivo
semicondutor referente às perdas por condução:
P = In2 ×RDSon (3.77)
P = 22 × 0, 22 (3.78)
P = 0, 88W (3.79)
onde In é o valor nominal da corrente de operação (conforme Seção 3.1 e RtDSon
é o valor máximo da resistência entre dreno e fonte do MOSFET em condução de
corrente, disponível na folha de dados.
O valor da resistência RtCA deve ser obtido experimentalmente, por um teste
que será descrito na Seção 3.7.1.
3.7.1 Teste para obtenção da resistência térmica cápsula-ar
do MOSFET
O teste consiste em averiguar o comportamento em regime permanente
da temperatura na cápsula do dispositivo semicondutor a partir da passagem de
corrente nominal pela chave estática. Então, o modelo da Figura 2.19 é simplicado
retirando-se as resistências RtDA e RtCD. A corrente nominal é realizada a partir de
um variac (variable transformer, ou transformador variável) e uma carga resistiva
conhecida. O variac é ajustado para fornecer uma tensão que produzirá a corrente
nominal, medida por um amperímetro.
Como os dois dispositivos semicondutores utilizados na topologia descrita
na Seção 2.1 são idênticos, a potência dissipada sobre eles na condução é a mesma.
Desta forma, o teste pode ser realizado para apenas um dos MOSFETs, aplicando
este resultado obtido para o outro dispositivo.
Para esse teste, uma fonte de 15 V DC foi ligada à porta do MOSFET
através de um resistor de 100 Ω de modo a realizar o acionamento do mesmo.
Para aquisição dos dados de temperatura ao longo do tempo, foi utilizado
44
um DataLogger, que realiza as aquisições a partir de um sensor termopar do tipo
K a uma taxa de amostragem selecionada pelo usuário e cataloga os dados em
uma tabela para posterior visualização [20]. Na Figura 3.14 estão diagramados a
montagem e as conexões dos equipamentos para o teste.
MOSFET
A
Data
Logger
CargaRede
Amperímetro
Variac
Figura 3.14: Diagrama da montagem experimental para teste térmico.
Com os dados obtidos do DataLogger, é possível traçar a curva de tempe-
ratura do MOSFET e obter a temperatura de equilíbrio térmico do componente.
Esta temperatura é a tensão TA descrita na Seção 2.4. Desta forma, medindo-se a
temperatura na cápsula é possível obter o valor da resistência RtCA, como vericado
nas Equações 3.80, através das Leis de Kircho.
REQ = RtJC +RtCA × (RtCD +RtDA)
RtCA +RtCD +RtDA
(3.80)
TJ − TA = REQ × P (3.81)
TJ − TA = REQ ×RDSon× In2 (3.82)
RtJC + REQ =TC − TJ
P(3.83)
Foram realizados três testes com diferentes correntes: 2 A, 3 A e 4 A, em
45
RMS. As Figuras 3.15, 3.16 e 3.17 mostram as curvas de temperatura obtidas para
cada um dos testes.
0 100 200 300 400 500 60024
26
28
30
32
34
36
38
40
42
44
Tempo (s)
Tem
pera
tura
(°C
)
Temperatura no dreno do MOSFET
2A
Figura 3.15: Curva de estabilidade térmica do MOSFET para 2A.
0 100 200 300 400 500 600 700 800 900 100025
30
35
40
45
50
55
60
65
70
75
Tempo (s)
Tem
pera
tura
(°C
)
Temperatura no dreno do MOSFET
3A
Figura 3.16: Curva de estabilidade térmica do MOSFET para 3A.
46
0 20 40 60 80 100 120 140 160 18020
30
40
50
60
70
80
90
Tempo (s)
Tem
pera
tura
(°C
)
Temperatura no dreno do MOSFET
4A
Figura 3.17: Curva de estabilidade térmica do MOSFET para 4A.
As temperaturas de equilíbrio para cada uma das correntes são as apresen-
tadas na Tabela 3.2.
Tabela 3.2: Valores de temperatura de equilíbrio para os testes térmicos.
Corrente nominal Temperatura (C) Tempo de equilíbrio (s)
2 A 43,7 550
3 A 74,0 810
4 A >85 180
Segundo a folha de dados do fabricante, a temperatura máxima de junção
suportada com segurança pelo dispositivo semicondutor é de 150C [6] e por isso
evitou-se ultrapassar 90C na cápsula, por se desconhecer a temperatura de junção
TJ . Após os testes, foi possível calcular esse valor e o valor da resistência RtCA,
apresentados na Tabela 3.3.
47
Para 2 A:
0, 08 + RtCA =43, 7− 24, 3
0, 2× 22(3.84)
RtCA = 24, 17 Ω (3.85)
Para 3 A:
0, 08 + RtCA =74− 26
0, 2× 22(3.86)
RtCA = 59, 92 Ω (3.87)
Para 2 A:
TJ = TC +RtCA × P (3.88)
TJ = 43, 7 + 24, 17× 0, 8 (3.89)
TJ = 63, 0C (3.90)
Para 3 A:
TJ = TC +RtCA × P (3.91)
TJ = 74 + 59, 92× 0, 8 (3.92)
TJ = 121, 9C (3.93)
Os valores de RtCD e RtDA foram desprezados, pois os testes foram realizados
sem dissipador térmico. Para a estimativa do valor de TJ, a resistência RtJC foi
considerada muito menor que a resistência RtCA [20]. O valor de P foi calculado
em (3.77).
48
Tabela 3.3: Valores de temperatura de junção e de resistência térmica junção-ar
para 2 A e 3 A.
Corrente Temperatura de junção (C) RtCA (Ω)
2 A 63,0 24,17
3 A 121,9 59,92
Portanto, a maior corrente nominal para esse dispositivo sem o uso de
dissipador térmico é de 3 A, pois a temperatura de junção não ultrapassa 150C.
Acima disso, é necessário utilizar dissipador com resistência térmica calculada a
partir de (3.80). Portanto, não foi utilizado dissipador térmico no protótipo inicial
apresentado neste trabalho.
49
Capítulo 4
Resultados
4.1 Resultados de simulação
4.1.1 Simulações da placa de detecção de sobrecorrente
Nesta seção serão abordados os resultados de simulação dos circuitos apre-
sentados na Seção 2.2.1 e projetados na Seção 3.2.
Para simular o sensor de corrente, foi utilizado um modelo PSpice de fonte
senoidal ideal de frequência 60 Hz com oset de 2,5 V (metade da tensão de ali-
mentação) e amplitude 200 mVP, correspondente à máxima saída do sensor para
corrente no fundo de escala do protótipo, conforme as especicações de projeto na
Seção 3.1.
O ganho de tensão do estágio de condicionamento de sinal da placa de de-
tecção foi calculado na Seção 3.2 e pode ser visto na Figura 4.1, onde a curva
em verde (V(CORRENTE)) é a tensão da fonte (sensor) e a curva em vermelho
(V(MEDICAO)) é a tensão amplicada na saída do estágio. O ganho de tensão
simulado foi de:3, 929
2, 7− 2, 5= 19, 645 V/V (4.1)
Esse valor possui um erro inferior a 2% do valor calculado em (3.4). A
saída do estágio está em conformidade com o nível de tensão aceito no estágio de
comparação, conforme desejado no projeto da Seção 3.2. Pode-se observar também
50
a defasagem entre as curvas, devido à conguração inversora do estágio, conforme
Seção 2.2.1.
Time
50ms 60ms 70ms 80ms 90ms 100ms 110ms 120ms 130ms 140ms 150msV(CORRENTE) V(MEDICAO)
-4.0V
-2.0V
0V
2.0V
4.0V
Figura 4.1: Simulação no domínio do tempo do estágio de condicionamento na placa
de detecção de sobrecorrente.
A simulação da frequência de corte do ltro está ilustrada na Figura 4.2,
onde a frequência de corte inferior é 6 Hz e a superior é 1 kHz (Seção 3.2). Foi
utilizada a ferramenta AC Sweep do PSpice para realizar uma varredura em
frequência na fonte de tensão que simula a saída do sensor de corrente, de 1 Hz a
100 kHz.
51
Frequency
1.0Hz 3.0Hz 10Hz 30Hz 100Hz 300Hz 1.0KHz 3.0KHz 10KHz 30KHz 100KHzDB(V(MEDICAO))
-20
0
20
40
Figura 4.2: Simulação no domínio da frequência do estágio de condicionamento na
placa de detecção de sobrecorrente.
A simulação da reticação de precisão de onda completa está na Figura 4.3,
onde a curva em vermelho é o sinal de entrada do estágio e a curva em azul é o
sinal reticado.
Time
50ms 60ms 70ms 80ms 90ms 100ms 110ms 120ms 130ms 140ms 150msV(MEDICAO) V(MEDICAO_RET)
-4.0V
-2.0V
0V
2.0V
4.0V
Figura 4.3: Simulação do estágio de reticação na placa de detecção de sobrecorrente.
Para ilustrar o funcionamento do estágio de comparação, o potenciômetro foi
ajustado para que VREF = 3,33 V. Então, quando o nível de tensão do sinal de saída
do reticador ultrapassa esse valor, a tensão de saída do comparador corresponde
52
ao nível lógico alto (1), que é igual à alimentação positiva do CI LM339, 5 V (Seção
3.5). Como a fonte ideal que simula o sensor é senoidal, isso ocorre a cada meio
período, tornando a saída do comparador uma onda quadrada de valor máximo
5 V e valor mínimo 0 V, como visto na Figura 4.4. A curva em azul é o sinal de
entrada reticado, a curva em verde é a constante de referência e a curva em rosa é
o sinal digital na saída da comparação. O gráco começa em 50 ms para descartar o
regime transistório causado pelos capacitores do estágio de condicionamento de sinal.
Time
50ms 60ms 70ms 80ms 90ms 100ms 110ms 120ms 130ms 140ms 150msV(MEDICAO_RET) V(Vref)
0V
2.5V
5.0V
SEL>>
V(Saida_A)0V
2.5V
5.0V
Figura 4.4: Simulação da comparação de tensões na plada de detecção de sobrecor-
rente.
4.1.2 Simulações da placa de potência e lógica
A Figura 4.5 mostra a simulação da resposta ao degrau do circuito RC presente
na placa de potência e lógica, cujos componentes foram calculados conforme a
Seção 3.3 nas Equações 3.27. O degrau foi simulado como uma fonte de tensão
de onda quadrada, com um atraso de 10 µs e tempo de subida 10 µs e período
innito, representado na curva verde, a m de simular a inicialização da fonte de
alimentação. A resposta ao degrau do circuito RC é uma curva exponencial [12, 16]
e está representada em azul no gráco.
53
Time
0s 50us 100us 150us 200us 250us 300us 350us 400us 450us 500usV(Rt:2) V(5VA)
0V
2.0V
4.0V
6.0V
Figura 4.5: Simulação do circuito RC presente na placa de potência e lógica.
O uxograma da Figura 2.4 foi utilizado como base para a simulação geral
da placa de potência e lógica, apresentada na Figura 4.6. O gráco de cima
apresenta os sinais provenientes das placas de detecção e religamento e o de baixo,
o acionamento das chaves e o carregamento do capacitor, semelhante a um degrau
devido à escala de tempo. No momento em que o Disjuntor é energizado, o
capacitor Ct se carrega (curva azul) e o Disjuntor permanece desligado (curva rosa).
No instante t = 20 ms, o botão de religamento é pressionado (curva vermelha), o
Disjuntor é ligado. A sobrecorrente (curva verde) é detectada em t = 50 ms e o
Disjuntor se desliga.
54
Time
0s 10ms 20ms 30ms 40ms 50ms 60ms 70ms 80ms 90ms 100msV(Rt:2) V(ACIONA)
0V
2.5V
5.0V
SEL>>
V(Saida_C) V(Saida_A)0V
2.5V
5.0V
Figura 4.6: Simulação geral da placa de potência e lógica.
As entradas referentes ao botão de religamento e à detecção de sobrecorrente
foram simuladas como fontes de tensão de onda quadrada de atrasos 20 ms e 50 ms,
respectivamente, duração de 2 ms e período innito. Essas fontes seguem a lógica
digital indicada na Tabela 2.2 e simulada nos circuitos das placas de detecção e
religamento, cujos resultados se encontram nas Figuras 4.4 e 4.9.
4.1.3 Simulações da placa de religamento
A simulação do ganho de tensão no domínio do tempo do estágio de medição
está na Figura 4.7. A curva vermelha corresponde à tensão de entrada, simulada por
uma fonte senoidal ideal de 14 VRMS, e a curva verde corresponde à saída do estágio
de medição, composto pelo divisor resistivo e pelo amplicador de instrumentação
(Figura 2.11). O ganho de tensão é dado por:
3, 9598
19, 799=
1
5V/V (4.2)
O valor simulado foi exatamente o projetado em (3.49).
Verica-se, através do software de simulação, que o atraso causado pela
capacitância do ltro diferencial não supera 150 µs, que equivale a 3,24 a 60 Hz,
conforme visto na Figura 3.2.
55
Time
0s 10ms 20ms 30ms 40ms 50ms 60ms 70ms 80ms 90ms 100msV(MEDICAO) V(RCS8:1)
-20V
-10V
0V
10V
20V
Figura 4.7: Simulação do ganho de tensão no domínio do tempo do estágio de
medição da placa de religamento.
A Figura 4.8 mostra a varredura em frequência do estágio de medição. A
frequência do corte do ltro ocorre em 1,2 kHz.
Frequency
10Hz 30Hz 100Hz 300Hz 1.0KHz 3.0KHz 10KHz 30KHz 100KHzV(MEDICAO)
0V
1.0V
2.0V
3.0V
Figura 4.8: Simulação do ganho de tensão no domínio da frequência do estágio de
medição da placa de religamento.
Após a reticação, como visto na Figura 4.3, tem-se o detector de passagem
por zero, cujo circuito se encontra representado na Figura 2.13. A Figura 4.9
apresenta a simulação do circuito, onde a curva em verde é a tensão de entrada do
56
estágio de medição após o divisor resistivo, a curva em azul representa o nível de
tensão de referência e a curva em rosa é a saída digital que indica a passagem por 0 V.
Time
0s 10ms 20ms 30ms 40ms 50ms 60ms 70ms 80ms 90ms 100msV(VREF) V(TENSAO+,TENSAO-)
-4.0V
0V
4.0V
SEL>>
V(V_ZCD)0V
5V
10V
Figura 4.9: Simulação do detector de passagem por zero da placa de religamento.
4.2 Resultados experimentais
Para os testes, três PCIs (Placas de Circuito Impresso) foram confeccionadas,
uma para cada módulo especicado na Seção 2.2. Utilizou-se um osciloscópio Tektro-
nix TPS2024 para visualização dos dados durante os testes e o software OpenChoice
para obtenção dos dados no computador.
4.2.1 Resultados da placa de detecção
No estágio de condicionamento de sinal foram utilizados os valores de com-
ponentes calculados na Seção 3.2 para as resistências RCS1 e RF (Equações 3.6 e
3.10). Devido à ausência de capacitor de valor 1,5 nF para realizar a capacitância
CF, foram utilizados dois capacitores em paralelo de valores 1 nF e 560 pF. Na Fi-
gura 4.10 a curva amarela é a entrada do estágio e a curva azul é a saída. Pode-se
observar que e os ruídos provenientes da rede foram ltrados. O ganho é dado pela
57
divisão entre o valor RMS da saída e o da entrada:
Av =4, 23
0, 203(4.3)
Av = 20, 84 V/V (4.4)
Esse valor está dentro da faixa de 1% de erro em relação ao valor projetado
em (3.4).
No estágio de reticação foram utilizados componentes com os valores cita-
Figura 4.10: Captura de tela do osciloscópio - ganho de tensão da placa de detecção.
dos em (3.20) A Figura 4.11 mostra o sinal senoidal da Figura 4.10 reticado.
O trimpot, cujo valor está na Equação 3.24, foi ajustado para que a tensão
de referência correspondesse ao valor calculado em (3.21). Na Figura 4.12 pode-se
observar que no instante em que a entrada do estágio (curva azul) ultrapassa o limite
de VREF, a saída do estágio (curva rosa) realiza um degrau para 5 V, equivalente ao
nível lógico alto (1). O valor de VREF, mostrado no cursor como aproximadamente
3,36 V, equivale a 3 A, conforme calculado em (3.21).
58
Figura 4.11: Captura de tela do osciloscópio - reticação da placa de detecção.
Figura 4.12: Captura de tela do osciloscópio - comparação da placa de detecção.
4.2.2 Resultados da placa de religamento
Os valores comerciais dos componentes utilizados para o divisor resistivo
encontram-se em (3.52) e (3.53) e para o amplicador de instrumentação, em (3.54),
59
(3.55), (3.56) e (3.57). Na Figura 4.13, a curva em amarelo representa a saída do
transformador, cujo valor é de 7 VRMS, e não de 14 VRMS como apresentado na
Seção 3.4.3, pois o gerador de funções utilizado possui esse valor como limite de
tensão na saída. A curva em azul é a saída do divisor resistivo e a curva em rosa
representa a saída do amplicador operacional (descritos na Seção 2.2.2). A curva
rosa está sob a curva azul devido à escala, pois ambas possuem valores de pico com
diferença de 1%, visto que o ganho de tensão é praticamente unitário, como visto
na Seção 3.4.
A saída do estágio de reticação, na Figura 4.14 , mostra o sinal da Figura
Figura 4.13: Captura de tela do osciloscópio - ganho de tensão da placa de religa-mento.
4.13 reticado.
As Figuras 4.15 e 4.16 mostram a detecção de passagem por zero em
atuação para diferentes níveis de tensão de referência, ajustados através do trimpot
presente na placa de religamento. No instante em que o valor da entrada do estágio
de comparação (curva azul) é próximo de 0 V, a saída (curva rosa) passa a nível
lógico (1). A resistência do trimpot somada à do resistor Rref de cada gura foram
medidas e seus valores foram iguais a 2,265 kΩ e 1,103 kΩ, respectivamente.
60
Figura 4.14: Captura de tela do osciloscópio - reticação da placa de religamento.
Figura 4.15: Captura de tela do osciloscópio - comparação da placa de religamento,
primeiro caso.
61
Figura 4.16: Captura de tela do osciloscópio - reticação da placa de religamento,
segundo caso.
Os resultados do estágio de acionamento serão apresentados na Seção 4.2.3
em conjunto com a placa de potência e lógica.
4.2.3 Resultados do protótipo nal
Os testes foram realizados utilizando uma montagem semelhante à descrita
na Figura 3.14. Foi utilizada uma carga resistiva de valor 17,5 Ω e um variac
conectado à rede de 127 VRMS a 60 Hz que regulava a tensão na carga para
fornecer a corrente nominal (2 ARMS). Uma morsa foi utilizada para auxiliar
no posicionamento da carga, facilitando a dissipação de energia térmica [20] e
evitando contato com a mesa, que poderia ser avariada devido ao calor. Nas Figuras
4.17 e 4.18 são apresentadas duas fotos da montagem completa da bancada de testes.
62
1
2
3
4
5
6
7
Figura 4.17: Foto da montagem em bancada à esquerda.
8
9
10
Figura 4.18: Foto da montagem em bancada à direita.
63
Os componentes utilizados foram enumerados:
1. Multímetro
2. Variac
3. Ponteira de corrente Tektronix A621
4. Fonte de tensão contínua
5. Placa de detecção
6. Placa de potência e lógica
7. Placa de religamento
8. Multímetro com amperímetro tipo alicate
9. Morsa
10. Carga resistiva
A Figura 4.19 apresenta uma foto das três placas e suas conexões de sinal e
tensão contínua (alimentação).
Figura 4.19: Foto das três placas montadas e conectadas.
64
O primeiro teste realizado consistiu em simular uma sobrecorrente
através de uma sobretensão, visto que a carga é resistiva. O variac foi ajustado
para fornecer a corrente nominal à carga e, a seguir, o volante do variac foi girado
abruptamente a m de ultrapassar o valor de sobrecorrente. A Figura 4.20 mostra
a corrente na carga, em amarelo, e a saída do estágio de comparação da placa de
detecção de sobrecorrente. É possível observar que a saída do comparador possui
dois pulsos. Isso ocorre porque o tempo de detecção de sobrecorrente é menor do
que o tempo de desligamento do Disjuntor.
O tempo de atuação foi estimado medindo-se o intervalo de tempo entre
a extinção da corrente e o instante de transição do pulso gerado no estágio de
comparação da placa de detecção. De acordo com a Figura 4.20, seu valor é de
aproximadamente 7 µs.
Figura 4.20: Captura de tela do osciloscópio - tempo de detecção de sobrecorrente.
As Figuras 4.21 e 4.22 mostram a corrente na carga, em amarelo, e a tensão
na saída do variac, em azul. O cursor do osciloscópio, linha horizontal amarela,
indica o valor de sobrecorrente, descrito na Seção 3.1. Ao atingir esse valor, as
65
chaves bloqueiam e a corrente se extingue. Como o ajuste do variac foi realizado de
forma manual, a tensão ainda aumenta gradualmente após o bloqueio.
Figura 4.21: Captura de tela do osciloscópio - detecção de sobrecorrente negativa.
66
Figura 4.22: Captura de tela do osciloscópio - detecção de sobrecorrente positiva.
A Figura 4.23 mostra o segundo teste, que consistiu em acionar os MOSFETs
através do botão da placa de religamento. A curva em amarelo é a corrente na carga,
que está inicialmente bloqueada e, após o pressionamento do botão, a corrente volta
a uir na carga no semi-ciclo negativo. A tensão na carga é dada pela Lei de Ohm:
VL = RL × IL (4.5)
VL = 17, 5× 0, 320 (4.6)
VL = 5, 6V (4.7)
Este é um valor dentro do máximo estipulado na Seção 3.4.3 para um
religamento seguro.
67
Figura 4.23: Captura de tela do osciloscópio - religamento próximo a 0 V.
68
Capítulo 5
Conclusão
5.1 Resumo dos capítulos
No Capítulo 1, o Disjuntor foi justicado e os objetivos especícos foram tra-
çados a m de alcançar o objetivo nal.
O projeto foi concebido, a nível de circuitos eletrônicos, no Capítulo 2, a par-
tir da estratégia top-down, ou seja, repartindo a ideia geral em pequenos objetivos
especícos.
Os cálculos dos valores dos componentes e a escolha dos CIs foram realiza-
dos no Capítulo 3, assim como as especicações, ou seja, limites de operação do
Disjuntor. Neste Capítulo também foi apresentada a fonte de alimentação do cir-
cuito, assim como os testes térmicos para obtenção do modelo térmico do Disjuntor
eletrônico e as temperatura de funcionamento para os diferentes pers de carga uti-
lizados. As escolhas feitas levaram em consideração problemas teóricos e práticos e
limitações técnicas e nanceiras.
O Capítulo 4 apresentou os resultados de simulação e experimentais, pro-
vando o bom funcionamento do dispositivo proposto.
69
5.2 Conclusões
O projeto do Disjuntor Eletrônico apresentado neste trabalho alcançou todos
os objetivos propostos no Capítulo 1. Os circuitos desenvolvidos foram projetados,
simulados e testados em um protótipo geral que funcionou como o esperado dentro
das especicações apresentadas na Seção 3.1.
Conforme Seção 3.6, as três placas foram concebidas de forma modular, com
funções bem denidas. Desta forma, os testes foram facilitados, criando-se uma
metodologia para avaliar cada estágio. Essa construção permite a adição de novas
funções ao projeto original, bastando adicionar os módulos desejados.
Na Seção 3.7, a corrente nominal máxima a ser utilizada na ausência do
dissipador térmico foi estipulada. Caso futuramente seja necessário utilizar o
projeto para uma corrente nominal maior, será preciso apenas adicionar esse
componente ao projeto físico e, se necessário, adaptar as chaves semicondutoras.
Pode-se concluir que o dispositivo mostrou-se eciente no bloqueio de
sobrecorrentes, efetuando a extinção da corrente em menos de 10 µs, conforme visto
na Seção 4.2.3. Esse valor é de 100 a 1000 vezes menor que o tempo de atuação de
outros dispositivos interruptores, mencionados no Capítulo 1.
5.3 Trabalhos futuros
Na Seção 2.3 foi mencionada a importância de uma equalização dinâmica ("rede
snubber") em aplicações de carga indutiva, como motores, por exemplo. Como
trabalho futuro, é preciso dimensionar esse circuito e testar sua conabilidade.
Conforme apresentando na Seção 3.5, foi utilizada uma fonte de alimen-
tação externa. A m de tornar o Disjuntor independente do equipamento ao qual
será conectado, será necessário projetar uma fonte de alimentação própria que
utilize a tensão da rede, já conectada ao Disjuntor.
70
Referências Bibliográcas
[1] FILHO, J. M. Instalações Elétricas Industriais. Livros Técnicos e Cientícos
Editora S.A., 2013.
[2] VON MEIER, A. Electric Power Systems: A Conceptual Introduction. John
Wiley & Sons, Inc., 2006.
[3] MOHAN, N., UNDELAND, T. M., ROBBINS, W. P. Power electronics - Con-
verters, applications and design. John Willey and Sons Inc., 1995.
[4] WESTE., N. H. E., HARRIS, D. M. CMOS VLSI Design: A Circuits and
Systems Perspective. Pearson, 2011.
[5] SOARES, C. F. T. Notas de aula de Eletrônica 2, 2010.
[6] HiperFET Power MOSFET Q3-Class. Datasheet IXFB44N100Q3, IXYS, 2011.
[7] PANTHALA, S. Low Voltage High Current Controlled Rectier with IGBT
A.C Controller on Primary Side of the Transformer, abr. 2003.
[8] Fully Integrated, Hall Eect-Based Linear Current Sensor IC. Datasheet
ACS756, Allegro, 2011.
[9] HALLIDAY, D., RESNICK, R. Fundamentos de Física 3. Livros Técnicos e
Cientícos Editora S.A.
[10] MONTEIRO, J. B. Notas de aula de Eletrônica 3, 2012.
[11] SEDRA, A. S., SMITH, K. C. Microelectronics. Prentice Hall (Pearson), 2004.
[12] HAYKIN, S., VEEN, B. V. Sinais e sistemas. LTC, 2001.
[13] Precision Full-Wave Rectier, Dual-Supply. Ti precision designs: Veried de-
sign, Texas Instruments, 2013.
[14] Quad Dierential Comparators. Datasheet LM339A, Texas Instruments, 2012.
[15] TOCCI, R. J., WIDMER, N. S. Sistemas digitais - princípios e aplicações.
Livros Técnicos e Cientícos Editora S.A., 2000.
71
[16] PETRAGLIA, A. Notas de aula de Circuitos Elétricos 1, 2012.
[17] BOYLESTAD, R., NASHELSKY, L. Dispositivos eletrônicos e teoria de cir-
cuitos. Livros Técnicos e Cientícos Editora S.A., 1999.
[18] 2.5 Amp Output Current IGBT Gate Drive Optocoupler. Datasheet ACPL-
H342, Avago Technologies, 2013.
[19] ZHANG, Y., SOBHANI, S., CHOKHAWALA, R. Snubber Considerations for
IGBT Applications, .
[20] DO BRASIL, T. A. Implementação e construção de uma bancada para tes-
tes térmicos de dispositivos semicondutores de potência. Projeto nal de
graduação, Universidade Federal do Rio de Janeiro, Rio de Janeiro, RJ,
Brasil, 2010.
[21] Hex Inverter Buers/Drivers. Datasheet SN7406, Texas Instruments, 2001.
[22] Design and Aplication Guide of Bootstrap Circuit for High-Voltage Gate-Drive
IC. Relatório Técnico AN-6076, Farchild Semiconductor Corporation,
2008.
[23] Single Output DC/DC Converters. Dataheet MEV3S0515SC, MuRata Power
Solutions, 2013.
72
73
Apêndice A
Folha de dados do transformador
74