projeto de circuito integrado de referência de tensão em

PROJETO DE CIRCUITO INTEGRADO DE REFERÊNCIA DE

TENSÃO EM TECNOLOGIA 0,35 µm CMOS

Allan Bides de Andrade

Projeto de Graduação apresentado ao Cursode Engenharia Eletrônica e de Computação daEscola Politécnica, Universidade Federal do Riode Janeiro, como parte dos requisitos necessá-rios à obtenção do título de Engenheiro.

Orientadores: Antonio PetragliaCarlos Fernando Teodósio Soares

Rio de JaneiroDezembro de 2013




PROJETO DE GRADUAÇÃO SUBMETIDA AO CORPO DOCENTE DOCURSO DE ENGENHARIA ELETRÔNICA E DE COMPUTAÇÃO DA ESCOLAPOLITÉCNICA DA UNIVERSIDADE FEDERAL DO RIO DE JANEIRO COMOPARTE DOS REQUISITOS NECESSÁRIOS PARA A OBTENÇÃO DO GRAUDE ENGENHEIRO ELETRÔNICO E DE COMPUTAÇÃO.

Examinado por:

Prof. Antonio Petraglia, Ph.D.

Prof. Carlos Fernando Teodósio Soares, D.Sc.

Prof. Fernando Antônio Pinto Barúqui, D.Sc.

RIO DE JANEIRO, RJ - BRASILDEZEMBRO DE 2013

Andrade, Allan Bides deProjeto de Circuito Integrado de Referência de Tensão em

Tecnologia 0,35 µm CMOS/Allan Bides de Andrade. Rio deJaneiro: UFRJ/ Escola Politécnica, 2013

XVI, 95 p.: il.; 29,7 cm.Orientadores: Antonio Petraglia

Carlos Fernando Teodósio SoaresProjeto de Graduação - UFRJ/ Escola Politécnica COPPE/

Curso de Engenharia Eletrônica e de Computação, 2013.Referências Bibliográficas p. 79-811. Referência de Bandgap. 2. Tensão de Referência. 3.

Circuitos Integrados Analógicos. I. Petraglia, Antonio et al.

II. Universidade Federal do Rio de Janeiro, Escola Politécnica,Curso de Engenharia Eletrônica e de Computação. III. Título.

iii

AGRADECIMENTOS

Agradeço a Deus por ter me concedido tantas oportunidades e, de alguma forma, terconduzido-me até este momento, permitindo a realização deste trabalho e conclusão docurso de Engenharia Eletrônica e de Computação.

Aos meus pais, Edson e Ilma, por sempre me incentivarem nos estudos, pelo carinho,compreensão e por fornecer toda a estrutura material e imaterial para a conclusão de maisesta etapa em minha vida.

Ao meu irmão Renan, por suas brincadeiras e companheirismo de todo dia.A Luisa Luz Marçal, pelo carinho, companheirismo, cumplicidade, ajuda e compre-

ensão, não só durante a realização deste trabalho, mas sempre, proporcionando dias maisfelizes e completos em minha vida.

Aos meus orientadores, Antonio Petraglia e Carlos Fernando Teodósio Soares, pe-los ensinamentos, paciência e boa vontade em todos os momentos que envolveram estetrabalho e o curso de graduação, estando sempre dispostos à ajudar e compartilhar seusconhecimentos com grande alegria.

A todos os professores do Departamento de Engenharia Eletrônica pelos cursos mi-nistrados, em especial aos professores Barúqui, Joarez e Eduardo Barros por sempre mereceberem com paciência e ânimo para sanar dúvidas. Gostaria de agradecer também aoprofessor Casé por seu excelente trabalho como coordenador do curso.

A todos meus amigos de curso pelo companheirismo durante toda a graduação e atodos os colegas do Laboratório de Processamento Analógico e Digital de Sinais por teremcompartilhado suas experiências de trabalho e pela companhia durante estes últimos anosde graduação.

iv

Resumo do Projeto de Graduação apresentado à Escola Politécnica/ UFRJ comoparte dos Requisitos necessários para a obtenção do grau de Engenheiro Eletrônicoe de Computação.




Dezembro/2013

Orientadores: Antonio PetragliaCarlos Fernando Teodósio Soares

Curso: Engenharia Eletrônica e de Computação

Circuitos de referência de tensão são de grande importância em microeletrônica,pois têm a função de fornecer uma tensão insensível às variações de sua tensão dealimentação e temperatura a outros blocos do mesmo circuito integrado, como con-versores analógico-digital e digital-analógico, e reguladores de tensão. Por seremanalógicos, os circuitos de referência de tensão são afetados por variações do pro-cesso de fabricação e principalmente por descasamentos entre seus dispositivos. Aimprecisão intrínseca resultante pode ser reduzida através do aumento das áreas dosdispositivos, mas esta é uma abordagem que pode ser custosa se realizada indiscri-minadamente, dado o elevado preço da área. Este trabalho visa projetar um circuitoconhecido como referência de bandgap, que tenha baixa sensibilidade às variaçõesde temperatura e de sua tensão de alimentação. A precisão especificada é garantidaatravés do dimensionamento das áreas dos dispositivos, definidas por um processode otimização com o objetivo de reduzir a área total do circuito integrado.

Palavras-chave: Bandgap, Referência de Tensão, Circuito Integrado, CMOS.

v

Abstract of Undergraduate Project presented to POLI/UFRJ as a partial fulfillmentof the requirements for the degree of Engineer.

INTEGRATED VOLTAGE REFERENCE CIRCUIT DESIGN IN A

0.35 µm CMOS TECHNOLOGY


December/2013

Advisors: Antonio PetragliaCarlos Fernando Teodósio Soares

Course: Electronic and Computation Engineering

Voltage reference circuits are of great importance in microelectronics, because theyare responsible for providing a voltage that is insensitive to supply voltage and tem-perature variations to other blocks of the same integrated circuit, such as analog-to-digital converters, digital-to-analog converters and voltage regulators. Analog,the voltage reference circuits are affected by manufacturing process variations andmainly device mismatches. The resulting intrinsic imprecision can be reduced byincreasing device area, but this approach can be costly if performed indiscrimina-tely, given the large price of silicon area. This work aims at the design of a circuitknown as bandgap reference, which has low sensitivity to temperature and supplyvoltage variations. The specified precision is guaranteed by the dimensioning ofdevice areas, which are determined by an optimization process with the purpose ofreducing the area of the whole circuit.

Keywords: Bandgap, Voltage Reference, Integrated Circuit, CMOS.

vi

SUMÁRIO

I Introdução 1I.1 Tema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1I.2 Delimitação . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1I.3 Justificativa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1I.4 Objetivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2I.5 Metodologia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3I.6 Descrição . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

II Referência de Bandgap 5II.1 Introdução . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5II.2 Ideia Principal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

II.2.1 Componente de Tensão CTAT . . . . . . . . . . . . . . . . . . . 6II.2.2 Componente de Tensão PTAT . . . . . . . . . . . . . . . . . . . 8II.2.3 A Tensão de Referência de Bandgap . . . . . . . . . . . . . . . . 10

II.3 Implementação e Baixa Dependência da Tensão de Alimentação . . . . . 11II.3.1 Topologia I . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12II.3.2 Topologia II . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13II.3.3 Problema do Start-up . . . . . . . . . . . . . . . . . . . . . . . . 15

II.4 Figuras de Mérito . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17II.4.1 TC - Coeficiente de Temperatura . . . . . . . . . . . . . . . . . . 17II.4.2 Regulação de linha . . . . . . . . . . . . . . . . . . . . . . . . . 18II.4.3 PSRR - Taxa de Rejeição da Fonte de Alimentação . . . . . . . . 18

III Projeto do Circuito de Referência de Bandgap 20III.1 Etapas do Projeto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20III.2 Especificações . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21III.3 Projeto Inicial . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

III.3.1 Transistores Bipolares . . . . . . . . . . . . . . . . . . . . . . . 22III.3.2 Efeitos não ideais em transistores bipolares . . . . . . . . . . . . 24III.3.3 Resistores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25III.3.4 Espelho de Corrente . . . . . . . . . . . . . . . . . . . . . . . . 28

vii

III.3.5 Amplificador Operacional de Transcondutância . . . . . . . . . . 29III.3.6 Circuito de Start-up . . . . . . . . . . . . . . . . . . . . . . . . . 31

III.4 Circuito Preliminar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32III.5 Área dos Dispositivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

III.5.1 Visão Geral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33III.5.2 Variações de Processo . . . . . . . . . . . . . . . . . . . . . . . 35III.5.3 Descasamento do BJT . . . . . . . . . . . . . . . . . . . . . . . 35III.5.4 Descasamento no Espelho de corrente M1 - M2 . . . . . . . . . . 36III.5.5 Descasamento entre R1 e R2 . . . . . . . . . . . . . . . . . . . . 36III.5.6 Descasamento no OTA . . . . . . . . . . . . . . . . . . . . . . . 36III.5.7 Otimização . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

III.6 Circuito para Calibração . . . . . . . . . . . . . . . . . . . . . . . . . . 39III.6.1 Rede Resistiva . . . . . . . . . . . . . . . . . . . . . . . . . . . 39III.6.2 Chaves analógicas . . . . . . . . . . . . . . . . . . . . . . . . . 41

IV Layout 43IV.1 Introdução . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43IV.2 Layout do Circuito sem Calibração . . . . . . . . . . . . . . . . . . . . . 43

IV.2.1 Transitores Bipolares . . . . . . . . . . . . . . . . . . . . . . . . 44IV.2.2 Resistores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45IV.2.3 Par Diferencial . . . . . . . . . . . . . . . . . . . . . . . . . . . 46IV.2.4 Espelhos de Corrente PMOS . . . . . . . . . . . . . . . . . . . . 46IV.2.5 Espelho de Corrente NMOS . . . . . . . . . . . . . . . . . . . . 48IV.2.6 Start-up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

IV.3 Layout do Circuito com Calibração . . . . . . . . . . . . . . . . . . . . . 49IV.3.1 Resistores de Calibração . . . . . . . . . . . . . . . . . . . . . . 49IV.3.2 Chaves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

V Simulações 51V.1 Resultados a Serem Apresentados . . . . . . . . . . . . . . . . . . . . . 51V.2 Amplificador Operacional de Transcondutância (OTA) . . . . . . . . . . 52

V.2.1 Circuito Preliminar . . . . . . . . . . . . . . . . . . . . . . . . . 52V.2.2 Circuito Obtido Após o Dimensionamento das Áreas dos Dispo-

sitivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54V.3 Circuito Preliminar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

V.3.1 Comportamento em relação à Temperatura . . . . . . . . . . . . 56V.3.2 Regime Transitório . . . . . . . . . . . . . . . . . . . . . . . . . 57V.3.3 Comportamento em função da Tensão de Alimentação . . . . . . 57V.3.4 Taxa de Rejeição da Fonte de Alimentação (PSRR) . . . . . . . . 58V.3.5 Simulação de Monte Carlo . . . . . . . . . . . . . . . . . . . . . 59

viii

V.4 Circuito sem calibração . . . . . . . . . . . . . . . . . . . . . . . . . . . 60V.4.1 Comportamento em relação à Temperatura . . . . . . . . . . . . 60V.4.2 Regime Transitório . . . . . . . . . . . . . . . . . . . . . . . . . 61V.4.3 Comportamento em função da Tensão de Alimentação . . . . . . 62V.4.4 Taxa de Rejeição da Fonte de Alimentação (PSRR) . . . . . . . . 63V.4.5 Simulação de Monte Carlo . . . . . . . . . . . . . . . . . . . . . 64

V.5 Circuito com calibração . . . . . . . . . . . . . . . . . . . . . . . . . . . 65V.5.1 Comportamento em relação à Temperatura . . . . . . . . . . . . 65V.5.2 Regime Transitório . . . . . . . . . . . . . . . . . . . . . . . . . 66V.5.3 Comportamento em função da Tensão de Alimentação . . . . . . 67V.5.4 Taxa de Rejeição da Fonte de Alimentação (PSRR) . . . . . . . . 68V.5.5 Simulação de Monte Carlo . . . . . . . . . . . . . . . . . . . . . 69V.5.6 Teste do Mecanismo de Calibração . . . . . . . . . . . . . . . . 70

V.6 Comparações Com Outros Projetos . . . . . . . . . . . . . . . . . . . . . 77

VI Conclusões 79VI.1 Conclusões Gerais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79VI.2 Trabalhos Futuros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

Referências Bibliográficas 82

A Extração de parâmetros do transistor bipolar (BJT) e dos resistores 83A.1 Descrição . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83A.2 Transistor Bipolar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

A.2.1 A função β (T ) . . . . . . . . . . . . . . . . . . . . . . . . . . . 83A.2.2 A resistência de base rb . . . . . . . . . . . . . . . . . . . . . . . 84A.2.3 Os parâmetros VG0 e η . . . . . . . . . . . . . . . . . . . . . . . 86

A.3 Curva do Resistor em função da temperatura . . . . . . . . . . . . . . . . 86

B Propagação de Erros e Incertezas aplicada à Microeletrônica 88B.1 Descrição . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88B.2 Fórmula Geral para Propagação de Incertezas . . . . . . . . . . . . . . . 88B.3 As Equações de Pelgrom . . . . . . . . . . . . . . . . . . . . . . . . . . 89B.4 Propagação de Incertezas Aplicada a Transistores MOS . . . . . . . . . . 90

B.4.1 Espelho de corrente . . . . . . . . . . . . . . . . . . . . . . . . . 91B.4.2 Par Diferencial . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

B.5 Propagação de Incertezas Aplicada a Resistores . . . . . . . . . . . . . . 93B.6 Aplicação ao Circuito de Referência de bandgap deste trabalho . . . . . . 93

B.6.1 Descasamento do Espelho de Corrente M1−M2 . . . . . . . . . 94B.6.2 Descasamento entre R1 e R2 e Imprecisão de R1 . . . . . . . . . . 95

ix

B.6.3 Efeito do Amplificador Operacional de Transcondutância (OTA) . 95

x

LISTA DE FIGURAS

II.1 Esquema básico de como é obtida a tensão de referência. . . . . . . . . . 6II.2 Forma de obter uma tensão CTAT. (a) Utilizando Transistor NPN. (b)

Utilizando Transistor PNP. . . . . . . . . . . . . . . . . . . . . . . . . . 6II.3 Gráfico de Veb em função da temperatura. . . . . . . . . . . . . . . . . . 8II.4 Forma de obter uma tensão PTAT. (a) Utilizando apenas dois transistores.

(b) Utilizando n transistores em paralelo. . . . . . . . . . . . . . . . . . . 9II.5 Gráfico de ∆Veb em função da temperatura. . . . . . . . . . . . . . . . . 10II.6 Gráfico da tensão de referência em função da temperatura. . . . . . . . . 11II.7 Topologia 1 - Primeiro circuito capaz de gerar a referência de bandgap. . 12II.8 Circuito didático de um espelho de corrente auto-polarizado. . . . . . . . 12II.9 Topologia 2 - Segundo circuito capaz de gerar a referência de bandgap. . 14II.10 Gráfico mostrando os dois pontos de operação do circuito da Fig. II.9. . . 16II.11 Circuito de start-up. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

III.1 Partes do Projeto e suas etapas. . . . . . . . . . . . . . . . . . . . . . . . 20III.2 Dimensionamento da razão W/L. . . . . . . . . . . . . . . . . . . . . . . 22III.3 Fabricação de transistores bipolares (BJTs) PNP e NPN [1]. (a) Transistor

PNP Vertical. (b) Transistor NPN Vertical. . . . . . . . . . . . . . . . . 22III.4 Layout dos transistores bipolares [2]. . . . . . . . . . . . . . . . . . . . . 23III.5 Transistores bipolares incluindo imperfeições. . . . . . . . . . . . . . . . 24III.6 Amplificador operacional de transcondutância. . . . . . . . . . . . . . . 29III.7 Circuito start-up empregado. . . . . . . . . . . . . . . . . . . . . . . . . 32III.8 Circuito de bandgap com rede resistiva para calibração. . . . . . . . . . . 39III.9 Rede resistiva utilizada para calibração. . . . . . . . . . . . . . . . . . . 40

IV.1 Layout do circuito sem calibração. . . . . . . . . . . . . . . . . . . . . . 44IV.2 Layout dos transistores bipolares Q1 e Q2 · · ·Qn+1. (a) Esquema. (b)

Implementação. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44IV.3 Layout dos Resistores R1, R2 e R3. (a) Esquema. (b) Implementação. . . . 45IV.4 Layout do par diferencial composto pelos transistores M8 e M9. (a) Es-

quema. (b) Implementação. . . . . . . . . . . . . . . . . . . . . . . . . 46

xi

IV.5 Layout dos transistores dos espelhos de corrente PMOS M1, M2, M3, M4e M5. (a) Esquema. (b) Implementação. . . . . . . . . . . . . . . . . . . 47

IV.6 Layout dos transistores M6 e M7, responsáveis pela polarização do OTA.(a) Esquema. (b) Implementação. . . . . . . . . . . . . . . . . . . . . . 48

IV.7 Layout dos transistores M10, M11, M12, M13 e M14, pertencentes aocircuito de start-up. (a) Esquema. (b) Implementação. . . . . . . . . . . 48

IV.8 Layout do circuito com calibração . . . . . . . . . . . . . . . . . . . . . 49IV.9 Layout dos resistores Rb0, Rb1 e Rb2, pertencentes ao esquema de calibra-

ção. (a) Esquema. (b) Implementação. . . . . . . . . . . . . . . . . . . . 50IV.10Layout das chaves analógicas M15, M16, M17 e M18. (a) Esquema. (b)

Implementação. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

V.1 Circuitos empregados para obtenção da resposta em frequência e outrascaracterísticas. (a) Caso sem carga. (b) Caso com carga. . . . . . . . . . . 52

V.2 Circuitos empregados para obtenção da tensão de offset de entrada. (a)Caso sem carga. (b) Caso com carga. . . . . . . . . . . . . . . . . . . . . 53

V.3 Resposta em frequência do OTA do circuito preliminar. . . . . . . . . . . 53V.4 Resposta em frequência do OTA obtido após otimização das áreas dos

componentes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55V.5 Comportamento do circuito preliminar em função da temperatura. (a)

Tensão de referência em função da temperatura. (b) Erro entre o valor datensão de referência do circuito esquemático e a tensão calculada. . . . . 56

V.6 Análise da tensão de referência no circuito preliminar em função do tempo.(a) Circuito de start-up não empregado. (b) Circuito de start-up empre-gado. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

V.7 Tensão de referência produzida pelo circuito preliminar em função da ten-são de alimentação. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

V.8 Taxa de rejeição da fonte de alimentação (PSRR) para o circuito preliminar. 58V.9 Análise de Monte Carlo para o circuito preliminar. (a) Histograma do

valor da tensão de referência na temperatura de 27C. (b) Histograma docoeficiente de temperatura. . . . . . . . . . . . . . . . . . . . . . . . . . 59

V.10 Comportamento do circuito sem calibração em função da temperatura.(a) Tensão de referência em função da temperatura. (b) Diferença entre ovalor da tensão de referência do circuito esquemático e a tensão calculada.(c) Diferença entre o valor da tensão de referência do circuito esquemáticoe a tensão de referência do circuito extraído. . . . . . . . . . . . . . . . . 61

V.11 Análise da tensão de referência em função do tempo no circuito sem cali-bração. (a) Sem circuito de start-up. (b) Com circuito de start-up. . . . . 62

xii

V.12 Tensão de referência em função da tensão de alimentação no cicuito semcalibração. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

V.13 Taxa de rejeição da fonte de alimentação (PSRR) para o circuito sem ca-libração. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

V.14 Histogramas da tensão de referência a 27C obtidos por simulação deMonte Carlo com 500 iterações para o circuito sem calibração. (a) Cir-cuito esquemático. (b) Circuito extraído. . . . . . . . . . . . . . . . . . . 64

V.15 Histogramas do coeficiente de temperatura obtidos por simulação de MonteCarlo com 500 iterações para o circuito sem calibração. (a) Circuito es-quemático. (b) Circuito extraído. . . . . . . . . . . . . . . . . . . . . . . 65

V.16 Comportamento do circuito com calibração em função da temperatura.(a) Tensão de referência em função da temperatura. (b) Diferença entre atensão de referência do circuito esquemático e do circuito extraído. . . . . 66

V.17 Análise da Tensão de referência em função do tempo para o circuito comcalibração. (a) Circuito de start-up não empregado. (b) Circuito de start-

up empregado. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67V.18 Tensão de referência em função da tensão de alimentação para o circuito

com calibração. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67V.19 Taxa de Rejeição da Fonte de Alimentação (PSRR). . . . . . . . . . . . . 68V.20 Histogramas da tensão de referência a 27C obtida de 500 iterações da

simulação de Monte Carlo para o circuito com calibração. (a) Resultadopara o circuito do esquemático. (b) Resultado para o circuito extraído. . . 69

V.21 Histogramas do coeficiente de temperatura obtidos de uma simulação deMonte Carlo com 500 iterações para o circuito com calibração. (a) Resul-tado para o circuito do esquemático. (b) Resultado para o circuito extraído. 70

V.22 Esquema básico do circuito utilizado no teste do mecanismo de calibração. 71V.23 Circuito digital do contador decrescente com enable e preset. . . . . . . . 72V.24 Dois cruzamentos pela tensão de limiar devido aos efeitos capacitivos. . . 73V.25 Circuito empregado no teste do mecanismo de calibração. . . . . . . . . . 73V.26 Teste dos resistores de calibração no circuito esquemático com calibração. 74V.27 Sinais para o circuito de teste: clock, preset, S1 e S2. . . . . . . . . . . . 74V.28 Gráfico ilustrando a redução progressiva do espalhamento da tensão de

referência. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75V.29 Histogramas da tensão de referência na temperatura de 27C obtida por

simulação de Monte Carlo com 500 iterações visando a avaliação da re-dução de imprecisão. (a) Circuito esquemático. (b) Circuito extraído. . . . 76

V.30 Histogramas do coeficiente de temperatura obtida por simulação de MonteCarlo com 500 iterações visando saber a influência da calibração neste pa-râmetro. (a) Circuito do esquemático. (b) Circuito extraído. . . . . . . . . 76

xiii

A.1 Esquema para obter a corrente de coletor IC a partir da corrente de emissorIE especificada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

A.2 Esquema para extração da Curva β (T ). . . . . . . . . . . . . . . . . . . 84A.3 Esquema para extração da Curva ∆Veb Vs. IE . . . . . . . . . . . . . . . . 85A.4 Esquema para extração de R(T ). . . . . . . . . . . . . . . . . . . . . . . 87

B.1 Transistores como espelhos de corrente. . . . . . . . . . . . . . . . . . . 91B.2 Par Diferencial. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92B.3 Circuito do projeto incluindo a tensão de offset de entrada do OTA e re-

presentação das correntes I1 e I2 descasadas. . . . . . . . . . . . . . . . 94B.4 Amplificador Operacional de Transcondutância. . . . . . . . . . . . . . . 96

xiv

LISTA DE TABELAS

III.1 Valores dos resistores. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28III.2 Razões W/L dos transistores do OTA e do espelho de corrente do circuito

de bandgap. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31III.3 Dimensões dos Transistores do circuito start-up. . . . . . . . . . . . . . . 32III.4 Tabelas contendo as dimensões Preliminares dos componentes para o cir-

cuito bandgap sem calibração. (a) Dimensões dos transistores MOS. (b)Dimensões dos resistores. . . . . . . . . . . . . . . . . . . . . . . . . . . 32

III.5 Tabelas contendo as dimensões finais dos componentes para o circuitobandgap sem calibração. (a) Dimensões dos transistores MOS. (b) Di-mensões dos resistores. . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

III.6 Valores dos resistores para calibração. . . . . . . . . . . . . . . . . . . . 41III.7 Dimensões das chaves NMOS. . . . . . . . . . . . . . . . . . . . . . . . 41III.8 Tabelas contendo as dimensões finais dos componentes para o circuito

bandgap com calibração. (a) Dimensões dos transistores MOS. (b) Di-mensões dos resistores. . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

V.1 Tabela contendo as principais características do OTA empregado no cir-cuito preliminar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

V.2 Tabela contendo as principais características do OTA empregado nos cir-cuitos sem e com calibração. . . . . . . . . . . . . . . . . . . . . . . . . 55

V.3 Tabela com algumas características do circuito de tensão de referênciapreliminar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

V.4 PSRR do circuito preliminar. . . . . . . . . . . . . . . . . . . . . . . . . 59V.5 Resultados da simulação de Monte Carlo para o circuito preliminar. . . . 59V.6 Tabela com algumas características do circuito sem calibração. . . . . . . 61V.7 PSRR do circuito sem calibracão. . . . . . . . . . . . . . . . . . . . . . 64V.8 Simulações de Monte Carlo para o circuito sem calibração. . . . . . . . . 65V.9 Características do circuito de tensão de referência com calibração. . . . . 66V.10 PSRR do circuito com calibração. . . . . . . . . . . . . . . . . . . . . . 69V.11 Resultados da simulação de Monte Carlo para o circuito com calibração. . 70

xv

V.12 Resultados da simulação de Monte Carlo para o circuito com calibração,onde foi a operação de calibração foi realizada. . . . . . . . . . . . . . . 76

V.13 Tabela Comparativa. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

xvi

CAPÍTULO I

INTRODUÇÃO

I.1 - TEMA

O tema deste trabalho é o projeto de um circuito de referência de tensão de bandgap,capaz de fornecer uma tensão pouco dependente da temperatura e da fonte de alimentaçãoempregada.

Por se tratar de uma referência, o esperado é que esta tensão seja precisa apesar dasvariações de processo e descasamentos causados durante a fabricação do circuito inte-grado. Portanto, o foco deste trabalho é o projeto do circuito a partir da especificação deuma incerteza máxima a ser obtida em um conjunto de circuitos fabricados.

I.2 - DELIMITAÇÃO

Os objetivos principais do trabalho são o estudo e o projeto de uma referência detensão de bandgap, utilizando o processo de fabricação 0,35 µm CMOS (Complemen-

tary Metal Oxide Semiconductor). Essas referências são úteis em circuitos integradospara fornecer uma tensão robusta às variações de temperatura e da fonte de alimenta-ção a outros módulos, tais como LDO’s (Low Drop Out Regulator) e conversores A/D(Analógico/Digital) e D/A (Digital/Analógico).

I.3 - JUSTIFICATIVA

Em microeletrônica existem diversos circuitos de grande importância, tanto para sis-temas analógicos quanto para digitais, que são dependentes de uma referência de tensão.

CAPÍTULO I INTRODUÇÃO 2

Esta dependência é um fator limitante nos requerimentos de precisão destes circuitos. Nocaso de um conversor D/A, por exemplo, a saída analógica correspondente a um bit éproporcional à tensão de referência [3]. Consequentemente, a incerteza da referência étransmitida à tensão convertida, limitando a precisão do conversor. Assim, uma vez queos blocos mencionados possuem seus requerimentos de precisão diretamente limitadospela referência, um requisito essencial é o projeto de uma referência precisa, que não so-fra grandes variações devido ao descasamento dos componentes utilizados, gradientes doprocesso de fabricação, variações da tensão de alimentação e da temperatura.

Um circuito de referência de bandgap é capaz de fornecer uma tensão estável em rela-ção à temperatura, com variações limitadas em cerca de 50 ppm/C [4]. Adicionalmente,ela deve ser robusta a variações de sua tensão de alimentação. Para atingir tal desempe-nho, o circuito possui uma estrutura auto-polarizada (self-biased) [5], pouco dependentede sua alimentação, e gera sua referência adicionando dois termos cujas variações com atemperatura tendem a se anular por possuírem coeficientes de temperatura opostos (umpositivo e outro negativo).

Os requisitos de baixa sensibilidade em relação ao descasamento e a variações do pro-cesso de fabricação são objetivos determinantes no desempenho de circuitos analógicosintegrados em geral e, portanto, necessitam de tratamento especial na etapa de dimensi-onamento dos seus componentes e na posterior confecção do layout. Algumas correçõespodem também ser realizadas após a fabricação, pela inclusão, durante a etapa de projeto,de circuitos específicos de calibração ou trimming (ajuste).

Devido à grande importância da classe dos circuitos de referência e das qualidadesmencionadas da referência de bandgap, decidiu-se pesquisar e realizar o projeto e de-senvolvimento deste, focando principalmente no dimensionamento dos componentes e noprocedimento de calibração do circuito.

I.4 - OBJETIVO

O objetivo geral deste trabalho é projetar o circuito de referência de tensão chamadoreferência de bandgap, realizando duas versões distintas: (1) bandgap 1: uma referênciacom uma incerteza nominal (medida na temperatura de 27C) especificada em 1% (3σ)

do valor da referência; (2) bandgap 2: será o bandgap 1 adicionado de uma rede resistivade calibração, visando reduzir a imprecisão de 1% para 0.25% (3σ) do valor nominalda referência em 27C. Desta forma, têm-se como objetivos específicos: (1) estudare pesquisar sobre a referência de bandgap, escolhendo uma topologia específica a serdesenvolvida; (2) dimensionar os componentes a serem utilizados; (3) projetar a rederesistiva de calibração; (4) realizar o desenho das máscaras (layout) para que o sistema


possa ser fabricado em um circuito integrado CMOS.

I.5 - METODOLOGIA

Primeiramente foi realizada uma extensa pesquisa sobre o tema, estudando livros eartigos. Em paralelo, fazia-se um treinamento no uso das ferramentas presentes no soft-ware Cadence, que foram utilizadas como auxílio no projeto, na simulação do circuito ena confecção das máscaras de layout.

Em seguida foi escolhida a topologia a ser empregada na referência de bandgap e,posteriormente, foram produzidas diversas versões, buscando um aperfeiçoamento do cir-cuito e culminando em uma versão preliminar testada por meio de simulações.

A partir da versão preliminar contendo as razões dos transistores MOS, o valor dosresistores e o número de transistores bipolares definidos, realizou-se um estudo com-plementar para o dimensionamento da área de cada dispositivo. Este estudo procuroumodelar a relação entre a incerteza do valor da tensão produzida pela referência e a áreaocupada pelos seus componentes. Com essa finalidade foram empregadas as equações dePelgrom para se estimar o descasamento de dispositivos integrados [6, 7, 8] e a fórmulageral de propagação de incertezas [7, 8, 9]. Com um modelo desenvolvido foi possívelutilizar um método de otimização, de forma a atender à especificação de uma incertezamáxima (3σ) e, simultaneamente, minimizar a área total do circuito integrado. Apósesta etapa, o projeto foi validado através de simulações, chegando a um projeto final docircuito, que foi denominado como bandgap 1 (sem calibração).

Tendo cumprido o primeiro objetivo geral do trabalho, a rede resistiva de calibraçãopara o circuito bandgap 2 foi dimensionada e teve seu funcionamento verificado com asferramentas do software Cadence. Após esta fase iniciou-se a etapa final do projeto, queconsistiu do desenvolvimento das máscaras dos circuitos para um processo de fabricaçãoCMOS 0,35 µm. As máscaras realizadas tiveram seu circuito extraído e simulado, ondeos efeitos parasitas presentes foram reduzidos, quando possível, de forma a garantir odevido funcionamento do circuito.

I.6 - DESCRIÇÃO

No Capítulo II será mostrada a ideia do circuito de tensão de referência de bandgap,assim como a teoria envolvida, sendo apresentadas duas topologias de implementação.Serão ainda definidos alguns parâmetros de avaliação de desempenho.

No Capítulo III são descritos todos os passos envolvidos no projeto dos circuitos de


bandgap sem e com calibração para a topologia escolhida.No Capítulo IV são apresentadas as máscaras de layout dos circuitos desenvolvidos,

assim como as máscaras de cada um de seus blocos individualmente.No Capítulo V serão apresentados os resultados de simulação dos circuitos esquemá-

tico e extraído dos circuitos desenvolvidos.No Capítulo VI encontram-se as conclusões obtidas e ainda trabalhos a serem realiza-

dos posteriormente.No Apêndice A são apresentados os métodos de extração dos parâmetros dos transis-

tores bipolares e resistores para utilização nos cálculos do projeto.No Apêndice B encontra-se o método de propagação de incertezas aplicado ao projeto

do circuito implementado neste trabalho.

CAPÍTULO II

REFERÊNCIA DE BANDGAP

II.1 - INTRODUÇÃO

O circuito de referência de bandgap foi proposto em 1971 por Robert J. Widlar [10],que o utilizou como referência em seu circuito regulador de tensão, substituindo a tra-dicional referência com compensação de temperatura a diodo zener. Desde então muitofoi pesquisado e desenvolvido buscando o aperfeiçoamento do circuito, que utilizava atecnologia de fabricação bipolar. Com o advento da tecnologia de fabricação CMOS, no-vas pesquisas se iniciaram, visando superar as limitações impostas pelo novo processo.Ainda hoje esta referência é objeto de pesquisa e apresenta vários desafios a projetistasde circuitos integrados.

II.2 - IDEIA PRINCIPAL

A ideia principal do circuito de referência de bandgap é obter uma tensão quase in-dependente das variações de temperatura. Isto é feito através da soma ponderada de duastensões que possuam comportamentos opostos em função da temperatura, como pode servisto na Fig. II.1.

Uma tensão que aumente com a elevação da temperatura (possua derivada positiva) éconhecida como PTAT (Proportional To Absolute Temperature), enquanto outra que re-duza com a elevação da temperatura (possua derivada negativa) é conhecida como CTAT(Complementary To Absolute Temperature) [5]. Desta forma, é possível escrever algebri-camente a ideia apresentada como

Vre f = cPTAT VPTAT + cCTAT VCTAT . (II.1)

CAPÍTULO II REFERÊNCIA DE BANDGAP 6

Somador

cPTAT

cCTAT

T

Vref

T0

VCTAT

TT0

VPTAT

TT0

Figura II.1: Esquema básico de como é obtida a tensão de referência.

Na Fig. II.1, cPTAT e cCTAT são constantes a serem escolhidas de forma que a variaçãoda tensão de referência seja nula, dada uma variação da temperatura (derivada zero), comoexpresso na Eq. (II.2). Como, em geral, as tensões a serem utilizadas não exibem umcomportamento linear com a temperatura, impõe-se esta condição em uma temperaturaespecífica T0, ou seja,

∂Vre f

∂T

∣∣∣∣T=T0

= cPTAT∂VPTAT

∂T

∣∣∣∣T=T0

+ cCTAT∂VCTAT

∂T

∣∣∣∣T=T0

= 0. (II.2)

Apresentada esta ideia, é possível seguir no desenvolvimento do assunto, apresen-tando os componentes PTAT e CTAT utilizados em uma referência de bandgap.

II.2.1 - COMPONENTE DE TENSÃO CTAT

O componente de tensão CTAT (Complementary To Absolute Temperature) utilizadona referência de bandgap é a tensão de junção Vbe ou Veb de um transistor bipolar, polari-zado por uma corrente bem caracterizada, como ilustrado na Fig. II.2.

VDD

IC

Vbe

+

-

(a)

VDD

IC

Veb

+

-

(b)

Figura II.2: Forma de obter uma tensão CTAT. (a) Utilizando Transistor NPN. (b) Utili-zando Transistor PNP.

Embora se possa utilizar tanto transistores NPN como PNP, o uso do último é pre-ferido por questões que serão detalhadas no Capítulo II. As equações para os dois tiposde transistores são as mesmas, bastando trocar Vbe por Veb para utilizar o transistor PNP.


Desta forma, daqui em diante se empregarão transistores PNP nos cálculos e figuras.Assume-se, também, que os transistores apresentados são ideais, tal que o valor de β étão elevado que é possível considerar IC = IE .

Tendo o conhecimento do componente CTAT, Veb, é importante ter uma equação queexpresse seu comportamento em relação à temperatura. A equação básica do transistorbipolar pode ser escrita como

IC = IS eVebvt , (II.3)

onde IC é a corrente de coletor do transistor, IS é sua corrente de saturação, Veb é a suatensão de junção emissor-base e vt é a tensão térmica do transistor bipolar. Apesar destafórmula ser útil, ela oculta a dependência da corrente com a temperatura. Para mostrá-la,é necessário conhecer vt e IS. A equação de vt é

vt =k Tq, (II.4)

onde k = 1,38062 · 10−23 J/K [11] é a constante de Boltzmann, q = 1,60219 · 10−19 C[11] é a carga do elétron e T é a temperatura expressa em Kelvin (K).

A equação correspondente à corrente de saturação IS é mais complicada, mas é possi-vel escrevê-la de forma simplificada como [12]

IS =C T η e−VG0

vt , (II.5)

onde C é uma constante independente da temperatura, T a temperatura dada em Kelvin,η = 4−n, com n sendo uma constante dependente do processo e VG0 é a tensão de band-gap do silício, extrapolada em torno de 0 K.

Na realidade, a tensão de bandgap do silício é dependente da temperatura e a apariçãode VG0 em IS surge de uma aproximação. No entanto, a discussão destes detalhes foge aoescopo deste trabalho, podendo ser encontrada em [12].

Conhecendo vt e IS é possível, então, expressar a dependência de IC com a temperaturapor

IC(T ) =C T η e(Veb(T )−VG0)q

k T . (II.6)

Da Eq. (II.6) é possível obter a tensão de junção Veb em função da temperatura

Veb(T ) =VG0 +k Tq

ln(

IC(T )C T η

). (II.7)

Embora a Eq. (II.7) já expresse a dependência da tensão de junção emissor-base com atemperatura, uma forma mais interessante é obtida pelo cálculo de Veb(T )Tre f −Veb(Tre f )T

utilizando a Eq. II.7, onde Tre f é uma temperatura de referência em que o valor de tensão


Veb(Tre f ) é conhecida. O resultado é escrito como [12]

Veb(T ) =Veb(Tre f )

(T

Tre f

)+VG0

(1− T

Tre f

)+ vt ln

(IC(T )

IC(Tre f )

)−η vt ln

(T

Tre f

).

(II.8)Existe ainda uma forma particular bastante útil, o caso em que IC(T ) = aT δ :

Veb(T ) =Veb(Tre f )

(T

Tre f

)+VG0

(1− T

Tre f

)− (η−δ )

k Tq

ln(

TTre f

). (II.9)

Na Eq. (II.9) é possível notar o comportamento CTAT de Veb(T ), pois Veb(Tre f )<VG0,de forma que um aumento em T faz com que o termo T/Tre f eleve mais a parte nega-tiva VG0 que a positiva Veb, fazendo com que a função Veb(T ) diminua com a tempe-ratura. Outro detalhe importante é que esta dependência é não linear devido ao termo(η−δ ) vt ln

(T/Tre f

).

A Fig. II.3 mostra o gráfico de Veb(T ) em função da temperatura, para valores deVeb(Tre f ) = 0,66 V , VG0 = 1,16 V , η = 3 e δ = 0.

−40 −25 −10 5 20 35 50 65 80 95 110 1250,45

0,50

0,55

0,60

0,65

0,70

0,75

0,80

0,85

Temperatura (ºC)

Veb

(V

)

Figura II.3: Gráfico de Veb em função da temperatura.

II.2.2 - COMPONENTE DE TENSÃO PTAT

O componente de tensão PTAT pode ser obtido polarizando dois transistores bipolarescom densidades de corrente diferentes e subtraindo suas tensões de junção, como podeser visto nos desenhos da Fig. II.4. Na Fig. II.4 (b), o transistor Q1 é polarizado com umacorrente IC. Para obter uma densidade de corrente diferente são utilizados n transistoresem paralelo idênticos a Q1, também polarizados por uma corrente total IC. Desta forma,IC se divide entre os n transistores e por cada um, flui uma corrente IC/n.


VDD

IC/n

Veb

+

-

VDD

IC

ΔVeb

+

-

Q1 Veb

+

-

Q2

1 2

(a)

VDDVDD

IC

ΔVeb

+

-

Q1 Q2 Qn Qn+1.......

IC

IC/n

n Transistores

(b)

Figura II.4: Forma de obter uma tensão PTAT. (a) Utilizando apenas dois transistores. (b)Utilizando n transistores em paralelo.

Para escrever a equação referente a esta componente de tensão, é necessário obter Veb

a partir da Eq. (II.3):

Veb = vt ln(

ICIS

). (II.10)

De posse da Eq. (II.10), basta subtrair as duas tensões de junção, lembrando das con-siderações discutidas anteriormente, ou seja,

Veb1 = vt ln(

ICIS

)Veb2 = vt ln

(IC

nIS

)∆Veb =Veb1−Veb2 = vt ln(n) =

k Tq

ln(n) . (II.11)

Assim, é possível ver que ∆Veb varia linearmente com a temperatura com um coefici-ente dado por k

q ln(n). Outra característica muito interessante é o fato de este resultadoser independente da corrente de coletor ou corrente de saturação do transistor bipolar. AFig. II.5 mostra o gráfico de ∆Veb em função da temperatura para n = 24.


−40 −25 −10 5 20 35 50 65 80 95 110 12560

70

80

90

100

110

120

Temperatura (ºC)

∆Veb

= ln

(24)

vt

(mV

)

Figura II.5: Gráfico de ∆Veb em função da temperatura.

II.2.3 - A TENSÃO DE REFERÊNCIA DE Bandgap

Com os componentes PTAT e CTAT caracterizados, podemos, então, encontrar a ex-pressão teórica para a tensão de referência de bandgap. Como o coeficiente de tempera-tura de Veb é da ordem de −1,5mV/C, cuja magnitude é maior que a do coeficiente detemperatura de ∆Veb, da ordem de (0,087mV/C), sempre se escolhe a constante CCTAT

igual a um, assim

Vre f =Veb + cPTAT ln(n)vt , (II.12)

onde a única variável a ser dimensionada é a constante cPTAT , o que é feito a partir da Eq.(II.2). Desta forma, o valor desta constante é encontrado pela equação

cPTAT ln(n)∂vt

∂T

∣∣∣∣T=T0

=− ∂Veb

∂T

∣∣∣∣T=T0

. (II.13)

A derivada de vt é simples, expressa por

∂vt

∂T=

kq. (II.14)

A derivada de Veb é obtida através da Eq. (II.9) e dada por:

∂Veb

∂T=

Veb(Tre f )−VG0

Tre f− vt

(η−δ )

T

(1+ ln

(T

Tre f

)). (II.15)

Logo, utilizando as relações acima, encontra-se o valor necessário para cPTAT :

cPTAT =1

ln(n)

[(η−δ )

(1+ ln

(T0

Tre f

))−(Veb(Tre f )−VG0

) T0

Tre f

]. (II.16)

A Eq. (II.16), quando substituída na Eq. (II.12) de Vre f , permite encontrar a expressão


Vre f =VG0 +(η−δ )k Tq

(1− ln

(TT0

)). (II.17)

A Eq. (II.17) depende apenas de constantes do processo e, além disto, permite explicar aorigem do termo referência de bandgap. Note que no limite em que T tende a 0K, a tensãode referência tende para VG0, que é nada mais do que a tensão de bandgap extrapolada emtorno de zero Kelvin.

Na Fig. II.6 é mostrado o gráfico da tensão de referência para VG0 = 1,16 V , η = 3 eδ = 1.

−40 −25 −10 5 20 35 50 65 80 95 110 1251,2120

1,2125

1,2130

1,2135

1,2140

1,2145

1,2150

Temperatura (ºC)

Vre

f (V

)

Figura II.6: Gráfico da tensão de referência em função da temperatura.

II.3 - IMPLEMENTAÇÃO E BAIXA

DEPENDÊNCIA DA TENSÃO DE

ALIMENTAÇÃO

Após a discussão da teoria básica sobre a referência de bandgap e como obter seuscomponentes PTAT e CTAT, resta encontrar um circuito capaz de implementar a somadestes componentes e obter, de fato, a tensão de referência.

Dentre as dificuldades da implementação do circuito estão: polarizar os transistores deuma forma independente da tensão de alimentação (VDD), como ilustrado na Fig. II.4 (b),e extrair a tensão ∆Veb deste esquema, multiplicando-a por uma constante.

A seguir são mostradas duas topologias que resolvem os problemas mencionados e,desta forma, implementam a referência de tensão de bandgap.


II.3.1 - TOPOLOGIA I

O circuito da figura abaixo mostra a primeira topologia. O circuito pode ser divididoem duas partes: um gerador de corrente PTAT, responsável por polarizar os transistorese extrair o compontente ∆Veb e o ramo responsável pela soma dos componentes PTAT eCTAT.

M1

VDD

M4 M3

M2

n Transistores

Q2 Qn+1.......Q1

R1ΔVeb

+

-

2Veb

+

-

1Veb

+

-

YX

Q3

R2

Vref

IR1

VDD VDD

IR1IR1

2Veb

+

-

3Veb

+

-

M5

Figura II.7: Topologia 1 - Primeiro circuito capaz de gerar a referência de bandgap.

O gerador de corrente PTAT garante a baixa sensibilidade da tensão de alimentação aoutilizar a estrutura formada por M1,M2,M3,M4, todos possuindo as mesmas dimensões.Para análise desta estrutura, considere a figura abaixo:

M1 M2

II

VDDVDD

M4 M3

Figura II.8: Circuito didático de um espelho de corrente auto-polarizado.

A estrutura acima é constituida de dois espelhos de corrente, onde um deles copia acorrente no transistor M1 para o transistor M2 e o outro copia a corrente no transistor M3para o transistor M4. No entanto, a corrente em M3 é a mesma que em M2, que foi copiadade M1, assim a corrente em M4 será indiretamente uma cópia de sua própria corrente, já


que as correntes em M1 e M4 devem ser iguais. Isto significa que existe uma dependênciamútua entre as correntes nos dois ramos e, portanto, diz-se que o circuito se autopolariza[5]. É esta característica que garante a baixa sensibilidade da tensão de alimentação VDD

quando esta estrutura é inserida no gerador de corrente PTAT. Isto porque a existência evalor das correntes estão condicionadas a elas próprias. Outra característica importantea ser notada é que as tensões nos nós X e Y no circuito da Fig. II.7 serão iguais, devidoàs dimensões iguais dos transistores (relação 1:1 entre eles) e, consequentemente, suastensões VGS serem iguais.

A característica discutida anteriormente garante a baixa dependência da tensão dealimentação, mas permite a existência de qualquer nível de corrente, uma vez que as cor-rentes nos ramos são iguais. A corrente quiescente do circuito será fixada pelo esquemacomposto pelo resitor R1 e os transistores bipolares Q1 e Q2 · · ·Qn+1. Como as correntesnos dois ramos são iguais, é possível notar que a polarização mostrada na Fig. II.4 (b)está implementada e que, desta forma, é possível extrair uma tensão PTAT do esquema.Como as tensões nos nós X e Y são iguais, conclui-se que a tensão sobre o resistor R1 seráVR1 =Veb1−Veb2 = k T ln(n)/q e sua corrente será dada por

IR1 =k Tq

ln(n)R1

. (II.18)

Então, esta corrente fixa a corrente dos espelhos e possui um comportamento PTAT,admitindo que R1 não varie com a temperatura . Desta forma, a componente de tensãoPTAT é transformada em uma corrente. Esta é, então, copiada para o bloco que realizaráa soma dos componentes. Assim, a tensão de referência será a tensão sobre o transistorbipolar Q3, CTAT, somada à tensão sobre o resistor R3, PTAT devido à corrente IR1. Logo,a tensão de referência será dada por

Vre f =Veb3 +R2

R1ln(n)

k Tq, (II.19)

onde R2/R1 pode ser escolhido para satisfazer à Eq. (II.16) e, consequentemente, à Eq.(II.2).

II.3.2 - TOPOLOGIA II

Outra topologia, que emprega um amplificador operacional e é utilizada neste projetoestá ilustrada na Fig. II.9.

Neste circuito, as funções de gerar uma corrente PTAT e somar os componentes a secompensarem não estão separadas em blocos como no circuito anterior. No entanto, aideia é basicamente a mesma. Os transistores M1 e M2 possuem as mesmas dimensõese, assim, as correntes nos dois ramos são iguais e, portanto, os transistores bipolares Q1 e


VDDVDD

n Transistores

Q2 Qn+1.......Q1

M1 M2

R2

R1

R3

Vref

ΔVeb

+

-

2Veb

+

-

IR1IR1

1Veb

+

-

YX

S

Figura II.9: Topologia 2 - Segundo circuito capaz de gerar a referência de bandgap.

Q2 · · ·Qn+1 estão polarizados para formar uma tensão PTAT. O amplificador operacionalpossui uma alta impedância de entrada, de forma que não há fuga de corrente para suasentradas, e um ganho alto o suficiente para garantir que as tensões nos nós X e Y sejamiguais, o que, como na Topologia 1, fará com que a tensão sobre o resistor R1 seja VR1 =

Veb1 −Veb2 = k T ln(n)/q e sua corrente dada pela Eq. (II.18), na qual IR1 possuirá umcomportamento PTAT. O amplificador operacional permite que a tensão de referênciaseja extraida diretamente do ramo à direita. Desta forma, ela será a soma da tensão sobreos transistores bipolares Q2 · · ·Qn+1, com comportamento CTAT, com a tensão sobre osresistores R2 e R1, com comportamento PTAT, sendo dada por

Vre f =Veb2 +

(R2

R1+1)

ln(n)k Tq. (II.20)

Ainda restam algumas observações importantes a respeito desta topologia. O ampli-ficador operacional possui duas funções principais, uma é garantir que as tensões nosnós X e Y sejam iguais e a outra é regular a tensão nos gates dos transistores M1 e M2,de tal forma que compense uma variação da tensão de alimentação VDD. Isto pode servisto, por exemplo, supondo inicialmente que a tensão de alimentação aumente. Com suaelevação, a magnitude da tensão VGS (tensão entre gate e source) dos transistores MOSelevam-se, e conseqüentemente a corrente no circuito se eleva, aumentando a tensão sobreos resistores e transistores bipolares e, assim, também a tensão de referência. No entanto,considerando que as variações de tensão dos transistores bipolares são muito pequenas(aumentam com ln(IC)) em relação à variação da tensão sobre o resistor R1, a tensão donó Y do amplificador operacional aumentará mais que a do nó X e a tensão na saída doamplificador também se elevará, de forma que o valor absoluto da tensão VGS dos tran-sistores MOS será reduzida, diminuindo a corrente no circuito e, conseqüentemente, a


tensão de referência, voltando à situação inicial.Para garantir o funcionamento do circuito, a realimentação do amplificador precisa ser

negativa, sendo necessário posicionar corretamente os terminais + e − do amplificadoroperacional. O raciocínio é semelhante ao anterior, onde agora uma variação da saída doamplificador não pode modificar o funcionamento do circuito. Admitindo VDD constante,uma redução da tensão na saída do amplificador, por algum motivo, fará com que a cor-rente no circuito aumente, o que elevará mais a tensão no nó Y do que no nó X . Destaforma, a escolha da posição dos terminais deve ser feita para compensar o efeito inicial nasaída, ou seja, elevar a tensão de saída de forma a reduzir a corrente do circuito. Assim,os terminais + e − devem ser posicionados como na Fig. II.9, pois, assim, o ganho serápositivo, aumentando a tensão de saída. Note, que se a posição fosse escolhida invertida,o ganho seria negativo, reduzindo a tensão de saída e elevando ainda mais a corrente nocircuito, tornando-o instável.

Outra observação se refere ao uso do resistor R3, cuja função é compensar os efeitosde modulação de canal [5] nos transistores MOS. Sem R3, as tensões de dreno de M1 eM2 irão diferir, tornando as suas correntes diferentes. Assim, R3 deverá ser escolhidoigual a R2, para que as tensões de dreno dos transistores fiquem iguais, garantindo que ascorrentes nos dois ramos sejam iguais.

II.3.3 - PROBLEMA DO START-UP

As duas topologias de circuito apresentadas possuem um problema intrínseco, conhe-cido como problema do start-up. Este problema consiste na possível operação do circuitoem um estado de baixa corrente, onde diz-se que o circuito está desligado, pois, ao ligar-sea fonte de alimentação, o circuito continua sem fornecer a tensão de referência [5, 13].

Para entender melhor o problema vamos considerar o circuito da Fig. II.9. O circuitoé projetado para um ponto de operação específico. No entanto, existe ainda o estado des-ligado do circuito. Então, para encontrar este ponto desligado, vamos chamar a correntefluindo pelo transitor M2 de IM2 e a por M1 de IM1. O espelho de corrente garante que

IM1 = IM2. (II.21)

Das Eqs. (II.11) e (II.18) obtém-se

IM2 = vt

ln(

nIM1

IM2

)R1

, (II.22)

de onde segue a relação


IM1 =IM2

neR1IM2/vt . (II.23)

Assim, as soluçôes para as correntes devem satisfazer às Eqs. (II.21) e (II.23), comopodem ser vistas graficamente através da intersecção entre as duas curvas na Fig. II.10,que fornece duas soluções: uma igual a zero e outra diferente.

0 0,5 1,0 1,5 2,0 2,5 3,0 3,5 4,0 4,50

1,0

2,0

3,0

4,0

5,0

6,0

7,0

IM2

[µA]

IM

1 [µA

]

Figura II.10: Gráfico mostrando os dois pontos de operação do circuito da Fig. II.9.

O circuito é projetado para que a corrente seja diferente de zero, mas é possível queao ligar-se o circuito ele permaneça no estado zero, ou seja, possuindo corrente e tensãode referência com valores iguais a zero. Isto ocorre se todos os componentes forem ide-ais e casados. Na presença de não idealidades, como descasamentos e tensão de offset

do amplificador operacional, estes terão seus erros adicionados às equações mostradas,mudando o ponto de operação de corrente zero para um outro de baixíssima corrente.

Assim, é necessário garantir a operação desejada do circuito, o que é feito atravésde um circuito de start-up, cuja função é detectar o estado desligado e injetar a correntenecessária no circuito até que ele passe para o estado ligado. É preciso ainda que ocircuito de start-up deixe de funcionar uma vez alcançado o estado ligado para não alteraro comportamento projetado para o circuito. Uma forma de implementar este circuito podeser vista na Fig. II.11 e é a mesma empregada neste projeto.

Vref

S

M3

Figura II.11: Circuito de start-up.


O inversor lógico é utilizado para verificar se o circuito está num estado desligado.Estando desligado, a tensão de referência possui um valor baixo, próximo de zero Volts.Assim um nível lógico baixo está na entrada da porta inversora e um nível lógico altoaparece em sua saída, o que faz o transistor M3 funcionar como uma chave ligando opotencial de GND ao nó S do circuito na Fig. II.9, obrigando os transistores M1 e M2 aconduzirem, o que eleva a tensão de referência. Quando o circuito chega a seu ponto deoperação projetado (ligado), a entrada do inversor lógico reconhecerá a tensão de referên-cia como um nível lógico alto, de forma que, em sua saída, o nível lógico será baixo e otransistor M3 estará cortado, desconectando o bloco de start-up do circuito e garantindoseu funcionamento devido.

II.4 - FIGURAS DE MÉRITO

Com a teoria básica e os circuitos de referência de bandgap apresentados, é necessáriodefinir critérios de avaliação e comparação de circuitos de referência de tensão distintos.Abaixo são apresentados os principais parâmetros de avaliação [1].

II.4.1 - TC - COEFICIENTE DE TEMPERATURA

O coeficiente de temperatura, TC (Temperature Coefficient), mede quanto varia a ten-são de referência dada uma variação de temperatura. Seu cálculo é feito em todo o in-tervalo de temperatura desejada, obtendo a taxa de variação da tensão de referência coma temperatura e normalizando este resultado pela tensão de referência nominal, cujo va-lor é aquele avaliado na temperatura de trabalho. Assim, este parâmetro é definido emppm/C, por [13]

TC =1

Vre fnom

·(

Vre fmax−Vre fmin

Tmax−Tmin

)·10−6 ppm/C, (II.24)

onde Tmax e Tmin são, respectivamente, as temperaturas máxima e mínima do intervaloconsiderado, Vre fmax e Vre fmin são, respectivamente, a máxima e a mínima tensões de re-ferência neste intervalo e Vre fnom é o valor de tensão nominal na temperatura de trabalho,geralmente 27C.


II.4.2 - REGULAÇÃO DE LINHA

A regulação de linha [1] mede a sensibilidade da tensão de referência em relação àsua tensão de alimentação e é definida como

LNR =Vre f (VDDmax)−Vre f (VDDmin)

VDDmax−VDDmin

=∆Vre f

∆VDDµV/V, (II.25)

onde VDDmax e VDDmin são, respectivamente, as tensões máxima e mínima da alimentaçãoa serem consideradas, e Vre f (VDDmax) e Vre f (VDDmin) são respectivamente os valores datensão de referência quando a tensão de alimentação é a máxima e a mínima definidasanteriormente.

Esta definição não é muito utilizada. A mais encontrada na literatura é a PSRR (Power

Supply Rejection Rate) DC (Direct Current), definida a seguir.

II.4.3 - PSRR - TAXA DE REJEIÇÃO DA FONTE DE

ALIMENTAÇÃO

A Taxa de Rejeição da Fonte de Alimentação, PSRR pode ser dividida em duas cate-gorias: medida de rejeição DC e medida de rejeição AC (Alternate Current). É importantenotar que rejeição é diferente de sensibilidade, sendo seu oposto. Assim, a tensão de re-ferência vai ser tão menos sensível quanto maior sua taxa de rejeição.

II.4.3.1 - REJEIÇÃO DC

A medida de rejeição DC fornece uma medida de quão robusta é a tensão de referênciaàs variações da sua tensão de alimentação, ou seja, mede o quanto a tensão de referênciairá rejeitar uma redução ou aumento de sua tensão de alimentação. Assim, ela é definida,em dB, por

PSRR(DC) = 20log(

∆VDD

∆Vre f

)dB, (II.26)

onde ∆VDD e ∆VREF são definidos como para a regulação de linha, mostrada anterior-mente.


II.4.3.2 - REJEIÇÃO AC

Diferente da medida de rejeição DC, a AC mede quanto a tensão de referência é capazde não ser influenciada por sinais de interferências provenientes do meio externo ou deoutros circuitos no mesmo chip. Desta forma, ela é uma medida dada em função dafrequência e mostrada através de um gráfico da função [1]

PSRR( f ) = 20log(

VDD( f )Vre f ( f )

)dB. (II.27)

II.4.3.3 - IMPRECISÃO INICIAL

A imprecisão inicial de um circuito de tensão de referência é um parâmeto estatísticoque leva em consideração o erro provindo das não idealidades da fabricação do circuitointegrado, como variação dos parâmetros de processo, descasamento entre os componen-tes do circuito e gradientes de processo. Assim, ela é definida através do desvio padrãoda tensão de referência , σVre f , que é obtido por simulações através da análise de MonteCarlo e, após a fabricação, pelo cálculo da distribuição estatística dos valores de tensãoobtidos dos vários chips medidos. Desta forma, a imprecisão é dada por [14]

Imprecisão =3σVre f

Vre fmédia

×100%. (II.28)

CAPÍTULO III

PROJETO DO CIRCUITO DE

REFERÊNCIA DE BANDGAP

III.1 - ETAPAS DO PROJETO

O projeto pode ser dividido em duas partes, como indicado na Fig. III.1: (i) o pro-jeto do circuito de referência de bandgap sem nenhum tipo de circuito para calibração e(ii) o projeto do circuito de referência de bandgap com calibração, que consiste apenasno projeto de uma rede resistiva de calibração para reduzir a imprecisão do circuito dereferência.

Projeto InicialÁrea dos

DispositivosLayout Simulações

Projeto da Rede Resistiva

para CalibraçãoSimulaçõesLayout

Parte I - Circuito sem Calibração

Parte II - Circuito com Calibração

Figura III.1: Partes do Projeto e suas etapas.

Neste capítulo serão apresentados o projeto inicial, que dimensiona os dispositivossem considerar suas áreas, o projeto das áreas destes dispositivos e o projeto da rede re-sistiva para calibração. As etapas de Layout e Simulação serão apresentadas nos capítulos

CAPÍTULO III PROJETO DO CIRCUITO DE REFERÊNCIA DE BANDGAP 21

posteriores.

III.2 - ESPECIFICAÇÕES

Foram tomadas como especificações para a polarização uma tensão de alimentação de3,3V , nominal do processo, e uma corrente de polarização para os transistores bipolaresde 4µA a 27C, de forma a reduzir a potência dissipada.

No domínio da temperatura a faixa a ser considerada será de−40C à 125C (faixa mi-litar) e a temperatura cuja derivada é zero será a localizada no centro desta faixa (42.5C).

As imprecisões iniciais requeridas serão de 1% e 0,25%, para o circuito sem calibra-ção e para o circuito com calibração, respectivamente.

Tanto a faixa de temperatura como as imprecisões iniciais foram escolhidas de acordocom o que é comumente encontrado em artigos científicos, como se pode verificar, porexemplo, na tabela comparativa encontrada em [15].

III.3 - PROJETO INICIAL

Nesta seção é apresentado o projeto das razões, W/L (Largura de canal/comprimentode canal), dos transistores MOS, o número n de transistores bipolares e o valor dos resis-tores para o circuito da Topologia 2, Fig. II.9, apresentada no Capítulo II.

A razão dos transistores MOS foi obtida através de simulações, uma vez que o simu-lador utiliza modelos mais avançados se comparados ao modelo de Shichman e Hodges(SPICE nível 1) [16], que geralmente é utilizado para realizar os cálculos. O métodoempregado pode ser visualizado na Fig. III.2, onde os terminais gate (G), dreno (D),source (S) e substrato (B) do transistor PMOS ou NMOS são polarizados por fontes detensão. Primeiramente, estas fontes têm seus valores escolhidos para satisfazer às condi-ções de operação do dispositivo no circuito, a tensão VDS, entre dreno e source, a tensãoVGS = Vod + vth , entre gate e source, onde Vod é a tensão de overdrive requerida [5], e atensão VBS, entre substrato e gate. Em seguida, o valor de L é fixado e uma varredura deW é realizada, tendo seu valor escolhido no ponto onde a corrente de dreno é a requeridapelo projeto. Desta forma, um valor W/L bem acurado pode ser obtido.


G

D

S

B

VG VS

VD

VB

Figura III.2: Dimensionamento da razão W/L.

III.3.1 - TRANSISTORES BIPOLARES

III.3.1.1 - TRANSISTOR BIPOLAR PNP

Transistores Bipolares NPN geralmente são preferidos em projetos, pois possuem va-lores de β maiores que transistores PNP [1]. Entretanto, no processo de fabricação CMOScom substrato tipo P é comum se encontrar apenas transistores PNP, pois a realizaçãodo transistor NPN exige um maior número de camadas e, assim de máscaras, elevando ocusto do projeto. Assim, não são todos os processos que possuem transistores NPN, sendomais comum encontrarem-se trabalhos empregando transistores PNP, como é o caso desteprojeto. Na figura abaixo podem ser vistos transistores NPN e PNP verticais.

Substrato Tipo P

ColetorBaseEmissor

P+

Poço N

N+ P+

(a)

Substrato Tipo P

ColetorBaseEmissor

N+

P

Poço N

P+ N+

(b)

Figura III.3: Fabricação de transistores bipolares (BJTs) PNP e NPN [1]. (a) TransistorPNP Vertical. (b) Transistor NPN Vertical.


Os desenhos na Fig. III.3 ilustram transistores do tipo vertical, onde é importantechamar a atenção para o fato de que o BJT PNP possui seu terminal coletor preso ao nívelde tensão mais baixo do circuito, uma vez que este terminal corresponde ao substrato dochip.

Além dos transistores verticais, existem também transistores de realização lateral, cu-jos valores de β são bem mais elevados. No entanto, transistores laterais são dispositivosmais pobres, apresentando características mais afastadas das ideais se comparados aostransistores verticais. Assim, o uso do tipo vertical é preferido, tendo sido, portanto, oempregado neste projeto.

III.3.1.2 - NÚMERO DE TRANSISTORES

O número de transistores, n, discutido no Capítulo II deve ser dimensionado tendoem vista o layout do circuito. Para reduzir o efeito dos gradientes de processo existentesno wafer, os transistores Q1 Q2 · · ·Qn+1 devem estar organizados em centroide comum[2, 17], onde Q1 estará no centro, como pode ser visto na Fig. III.4, para n = 8.

Q1

Q2

Q5

Q4Q3

Q6

Q8 Q9Q7

Figura III.4: Layout dos transistores bipolares [2].

Esta característica impõe a restrição

n = i2−1 , para i = 3,4,5 · · · (III.1)

Além desta relação, deve-se também levar em consideração a não idealidade do am-plificador operacional (AMP-OP) empregado. No Capítulo II não foi considerado que elepossui uma tensão de offset de entrada, sendo que este efeito é um dos maiores responsá-veis por erros no circuito de referência. Isto pode ser observado se uma fonte de tensão,vos, for colocada em uma das entradas do AMP-OP, de forma a representar a tensão deoffset, e equacionar o resultado na saída:

Vre f =Veb2 +

(R2

R1+1)(vt ln(n)+ vos) . (III.2)


Assim, é possível notar que o offset é multiplicado pela razão dos resistores R2 e R1

mais um. Logo, para uma razão de 6 e um offset de 5mV , por exemplo, na saída haverá umerro de 70mV . Este erro é relativamente grande e refere-se apenas ao valor nominal, poisé introduzido também um coeficiente de temperatura que prejudicará a independência docircuito em relação à temperatura. Levando este fato em consideração, deve-se procurarelevar o termo ln(n), pois isto implica em uma redução da razão de resistores necessáriano projeto e, consequentemente, no erro imposto pelo offset na saída.

Como a diferença entre os possíveis valores de n é muito grande, e cada transistorbipolar ocupa uma área considerável, por uma questão de compromisso, escolheu-se:

n = 24. (III.3)

III.3.2 - EFEITOS NÃO IDEAIS EM TRANSISTORES

BIPOLARES

Todo o desenvolvimento realizado no Capítulo I, que culminou nas Eqs. (II.9), (II.11)e (II.17), leva em consideração BJTs ideais, que não apresentam resistência de base, pos-suem um ganho de corrente β elevado, independente da temperatura e da polarização dotransistor. No entanto, todos estes efeitos estão presentes no caso real e a maior partedeles não pode ser desprezada.

Como, na Seção III.3.3, serão dimensionados os valores dos resistores R1, R2 e R3 deforma a obter uma primeira aproximação de seus valores finais, é necessário conhecer ocomportamento, ao menos aproximado, do transistor bipolar. Assim, torna-se interessanteabordar os principais efeitos não-ideais presentes.

Os principais efeitos podem ser visualizados na Fig. III.5, para o transistor Q1 e parao conjunto de n transistores Q2 · · ·Qn+1, que são tratados como um único transistor equi-valente QN , que possui uma resistência de base n vezes menor que a de Q1 [18].

QN

rb/n

IE

IC=β2(T)IB

2Veb

+

-IB

Q1

rb

IE

IC=β1(T)IB

1Veb

+

-IB

Figura III.5: Transistores bipolares incluindo imperfeições.

Dentre os efeitos mostrados, os que possuem maior influência são a resistência de


base, o valor de β finito (para o processo empregado neste projeto β está em torno de 6),e suas variações com a temperatura. A variação de β em função de sua corrente de coletoré muito pequena se comparada com sua variação com a temperatura e, portanto, pode serdesprezada. Desta forma, alterando a Eq. (II.8), Veb1 e Veb2 são dadas por:

Veb1(T ) =Veb1(Tre f )

(T

Tre f

)+VG0

(1− T

Tre f

)−η vt ln

(T

Tre f

)

+ vt ln(

IE(T )IE(Tre f )

)+ vt ln

1+1

β (Tre f )

1+1

β (T )

+ rb(T )IE(T )

β (T )+1, (III.4)


(T

Tre f

)+VG0

(1− T

Tre f

)−η vt ln

(T

Tre f

)

+ vt ln(

IE(T )IE(Tre f )

)+ vt ln

1+1

β (Tre f )

1+1

β (T )

+rb(T )

nIE(T )

β (T )+1. (III.5)

Subtraindo as Eqs. (III.4) e (III.5), obtém-se

∆Veb(T ) =(

TTre f

)(Veb1(Tre f )−Veb2(Tre f )

)+

rb(T ) IE(T )β (T )+1

(1− 1

n

), (III.6)

onde, é interessante notar que o primeiro termo de ∆Veb(T ) é idealmente igual a vt ln(n).Desta forma, para realizar o projeto é necessário extrair os parâmetros Veb1 , Veb2 , VG0, η ,rb(T ) e ainda a equação de β (T ) para o processo utilizado. O método de extração destesparâmetros é apresentado no Apêndice A.

III.3.3 - RESISTORES

O tipo de resistor escolhido para o projeto foi o poly de alta resistividade (Hres), poiscom ele é possível realizar grandes valores de resistências com menor emprego de área,comparado aos outros tipos de resistores disponíveis no processo de fabricação CMOSadotado.

Como mencionado anteriormente, no dimensionamento dos resistores é necessárioconsiderar as não idealidades dos transistores bipolares. Adicionalmente, também é pre-ciso considerar as características dos resistores, já que eles também variam com a tem-peratura e, no caso do Hres, com a tensão sobre seus terminais. Assim, um bom modelo


para a resistência é

R(T ) = Rr0(1+ r1(T −273)+ r2(T −273)2 ), (III.7)

onde R é a resistência realizada, r1 e r2 são os coeficientes de temperatura de primeira esegunda ordens, respectivamente, e r0 é a única constante de polarização a ser conside-rada, pois as outras podem ser desprezadas sem prejudicar os resultados.

O método de extração dos parâmetros r0, r1 e r2 é descrito no Apêndice A.

III.3.3.1 - RESISTOR R1

O valor do resistor R1 pode ser obtido de forma semelhante à que produziu a Eq.(II.18), combinando a equação IR1(T ) = IE(T ) = ∆Veb/R1(T ) com a Eq. (III.6), forne-cendo

IE(T ) =

(T

Tre f


)R1(T )

1

1− rb(T )R1(T )

(1

β (T )+1

)(1− 1

n

) , (III.8)

onde R1(T ) é da ordem de dezenas de kilo-ohms e rb geralmente é da ordem de dezenasa centenas de ohms, de forma que o segundo termo da Eq. (III.8) é bem próximo de 1,o que torna o efeito da resistência de base irrelevante. Assim, o valor de R1(T ) pode seraproximado por

R1(T ) =

(T

Tre f


)IE(T )

. (III.9)

Portanto, no projeto desenvolvido neste trabalho, para uma temperatura de 27C, umacorrente especificada IE(27+273K) = 4 µA e utilizando os parâmetros extraídos para oresistor e os transistores bipolares, obtemos

R1 = 20,41 kΩ ≈ 20,4 kΩ. (III.10)

III.3.3.2 - RESISTORES R2 E R3

Como discutido no Capítulo I, o resistor R3 deve ser igual ao resistor R2 para queas correntes nos dois ramos do circuito sejam efetivamente as mesmas. Desta forma,é necessário dimensionar apenas o resistor R2, utilizando as Eqs. (II.2) e (II.20), para


encontrar a razão R2/R1 na condição em que a derivada de Vre f seja nula na temperaturade 42.5C, ou seja,

R2

R1=−1−

∂Veb2

∂T∂∆Veb

∂T

∣∣∣∣∣∣∣T=42.5+273K

. (III.11)

Para resolver a equação acima é preciso levar em consideração o efeito da variação doresistor R1 com a temperatura, o que é feito substituindo a Eq. (III.8) nas Eqs. (III.4) e(III.5), que se tornam:


(T

Tre f

)+VG0

(1− T

Tre f

)− (η−1)vt ln

(T

Tre f

)

+ vt ln(

R1(Tre f )

R1(T )

)+ vt ln

1−rb(Tre f )

(β (Tre f )+1)R1(Tre f )

(1− 1

n

)1− rb(T )

(β (T )+1)R1(T )

(1− 1

n

)

+ vt ln

1+1

β (Tre f )

1+1

β (T )

+ rb(T )IE(T )

β (T )+1, (III.12)


(T

Tre f

)+VG0

(1− T

Tre f

)− (η−1)vt ln

(T

Tre f

)

+ vt ln(

R1(Tre f )

R1(T )

)+ vt ln

1−rb(Tre f )

(β (Tre f )+1)R1(Tre f )

(1− 1

n

)1− rb(T )

(β (T )+1)R1(T )

(1− 1

n

)

+ vt ln

1+1

β (Tre f )

1+1

β (T )

+rb(T )

nIE(T )

β (T )+1. (III.13)

É interessante notar nas expressões apresentadas acima, que a tensão de junção é igualao seu valor ideal, dado pela Eq. (II.9), somado a termos referentes às variações de β e R1

com a temperatura, além de termos referentes à resistência da base.A expressão de ∆Veb é dada pela diferença entre as Eqs. (III.12) e (III.13) e, portanto,

independe de β (T ) e R1(T ), como indicado em

∆Veb(T ) =(

TTre f


)+ rb(T )

IE(T )β (T )+1

(1− 1

n

). (III.14)


Assim, substituindo nas Eqs. (III.12), (III.13) e (III.14) os valores extraídos dos parâ-metros do transistor bipolar, de β (T ), dos resistores, e ainda o valor calculado para R1,foi possível calcular a razão R2

R1através da Eq. (III.11), utilizando a função diff do soft-

ware Matlab para computar a derivada simbólica das equações apresentadas, chegando àsolução

R2

R1= 6,756≈ 6,75. (III.15)

Consequentemente, obtém -se

R3 = R2 = 137,7kΩ. (III.16)

Os valores encontrados para os resistores R1, R2 e R3 são mostrados na Tabela III.1.

Tabela III.1: Valores dos resistores.Resistor R (kΩ)

R1 20,4R2, R3 137,7

III.3.4 - ESPELHO DE CORRENTE

O espelho de corrente na Fig. II.9, formado pelos transistores M1 e M2, foi dimensi-onado para operar na região de inversão forte e possuir uma tensão de overdrive vod de300mV , permitindo que o circuito de tensão de referência funcione com uma tensão dealimentação mínima em torno de 1.5 V .

Desta forma, utilizando o método descrito na Seção III.3, a razão W/L foi dimensio-nada pelo valor

W1,2

L1,2= 2. (III.17)


III.3.5 - AMPLIFICADOR OPERACIONAL DE

TRANSCONDUTÂNCIA

III.3.5.1 - TOPOLOGIA UTILIZADA

Foi escolhido para o amplificador no circuito da Fig. II.9 utilizar um amplificadoroperacional de transcondutância (OTA), já que sua saída estará apenas em gates de tran-sistores MOS que possuem intrinsecamente uma resistência muito elevada. A topologiaempregada pode ser vista junto de seu esquema de alimentação na Fig. III.6, onde VS é atensão no nó S do circuito apresentado na Fig. II.9.

Vout = VS

Input + Input -

Vpolarização = VS

VDD VDDVDD

M9M8

M5M4

M7M6

M3

Z

Figura III.6: Amplificador operacional de transcondutância.

O OTA escolhido é simples, possuindo um único estágio, pois, desta forma, dispensa-se o uso de compensação e apenas dois pares de transistores devem estar casados [2], oque facilita o projeto, uma vez que descasamento resulta em offset.

Para reduzir o consumo de potência do circuito de referência e elevar o ganho doamplificador, optou-se por utilizar o par diferencial, composto pelos transistores M8 e M9,operando na região de inversão fraca, enquanto os demais transistores foram polarizadosem inversão forte. Assim, o par diferencial e os demais transistores, com exceção de M7,foram polarizados com uma corrente de 200 nA, correspondendo à 1/20 da corrente IR1 .

Conhecendo estas características foi possível projetar as razões W/L destes dispositi-vos como descrito nas seções seguintes.


III.3.5.2 - CARGA ATIVA E ESPELHOS DE POLARIZAÇÃO

Pela Fig. III.6 pode-se perceber que a polarização do OTA é fornecida pelo circuitode bandgap, pois VS é a tensão no nó S na Fig. II.9. Desta forma, como a corrente notransistor M3 é 1/20 vezes a corrente IR1 , então M3 pôde ser facilmente dimensionadomultiplicando a razão encontrada para os espelhos de corrente por este valor. Assim,

W3

L3=

120

W1,2

L1,2= 0,1, (III.18)

onde chama-se a atenção para o fato de M3 estar polarizado em inversão forte.Os transistores M6 e M7 possuem uma relação 1 : 2, de forma que o transistor M7

está polarizado com uma corrente de 400 nA e em altas temperaturas deve permanecer naregião de saturação com uma tensão VDS de 100 mV , para garantir que M8 e M9 perma-neçam em inversão fraca na condicão de temperatura máxima (125C), onde a tensão deVeb é a mínima. Desta forma, empregando o método da Seção III.3 para a temperatura de125C, ID = 400 nA e vod = 100 mV , a razão W/L para M7 obtida é

W7

L7= 1,5 (III.19)

Como a relação entre M6 e M7 é de 1 : 2, então

W6

L6=

12

W7

L7= 0,75 (III.20)

Na condição de equilíbrio, a tensão no nó Z e VS devem ser idênticas para impedirque seja criada na entrada do amplificador uma tensão de offset sistemática. Isto pode serfeito se for estabelecida uma relação entre os transistores do espelho de corrente M1,2 eos transistores M4,5. Assim, a razão para os transistores M4 e M5 foram obtidas por

W4,5

L4,5=

120

W1,2

L1,2= 0,1, (III.21)

onde nota-se que M4 e M5 não estão em inversão fraca.

III.3.5.3 - PAR DIFERENCIAL

Uma vez que o par diferencial operará em inversão fraca, para garantir que o amplifi-cador tenha o funcionamento desejado para toda a faixa de temperatura, o par diferencialdeve ser projetado na temperatura máxima (125C), quando a tensão Veb do transistor bi-polar é a mínima e, portanto, representa o pior caso. Desta forma, utilizando o métododescrito na Seção III.3, a razão encontrada foi


W8,9

L8,9= 11. (III.22)

As razões W/L dos transistores do OTA são apresentdas na Tabela III.2.

Tabela III.2: Razões W/L dos transistores do OTA e do espelho de corrente do circuitode bandgap.

Transistor W/LM1, M2 2

M3, M4, M5 0,1M6 0,75M7 1,5

M8, M9 11

III.3.6 - CIRCUITO DE START-UP

O circuito de start-up foi realizado como apresentado na Seção II.3.3, onde apenas aporta lógica inversora foi implementada de uma forma pouco usual, como pode ser obser-vado no circuito da Fig. III.7. A dificuldade de utilização do circuito inversor tradicionalreside no fato de que a diferença entre a tensão de alimentação VDD e a tensão de referên-cia Vre f é maior que o vth de um transistor PMOS, o que dificulta o desacoplamento docircuito start-up do circuito de bandgap. Para eliminar este problema, foi realizado umemplilhamento de transistores, de forma a reduzir a tensão no terminal source de M12.Para definir o número de transistores foi utilizada a expressão:

ntransistores ≥VDD−Vre f

|vthp|. (III.23)

Assim, para VDD = 3,3V , Vre f ≈ 1,2V e |vthp | ≈ 0,7V , obtém-se

ntransistores = 3. (III.24)

Esta parte do circuito foi desenvolvida independentemente do restante do circuito, jáque não influencia a imprecisão da tensão de referência. Assim, os transistores MOS M10,M11, M12 e M13 foram escolhidos próximos às dimensões mínimas, enquanto M14 foidimensionado com um comprimento de canal L alto se comparado à sua largura de canalW , aumentando sua capacitância de gate, para que o dreno de corrente não seja súbito, oque provocaria elevados sobrepassos na tensão de referência. Os valores das dimensõesdestes transistores se encontram na Tabela III.3.


Vref

S

M14

M13

VDD

M10

M11

M12

Figura III.7: Circuito start-up empregado.

Tabela III.3: Dimensões dos Transistores do circuito start-up.Transistor W (µm) L (µm)

M10, M11, M12 0,8 0,35M13 0,4 0,35M14 0,4 11

III.4 - CIRCUITO PRELIMINAR

Com o projeto funcional (razões W/L e valores dos resistores) do circuito realizado,um primeiro teste pode ser feito. Para isto utilizou-se um circuito preliminar, cujas di-mensões encontram-se na Tabela III.4.

Tabela III.4: Tabelas contendo as dimensões Preliminares dos componentes para o cir-cuito bandgap sem calibração. (a) Dimensões dos transistores MOS. (b) Dimensões dosresistores.

Transistor W (µm) L (µm)M1, M2 26 13

M3, M4, M5 1,3 13M6 3,75 5M7 7,5 5

M8, M9 11 1M10, M11, M12 0,8 0,35

M13 0,4 0,35M14 0,4 11

(a)


Resistor W (µm) L (µm) R (kΩ)R1 10 166,6 20,4

R2, R3 10 1124,55 137,7(b)

III.5 - ÁREA DOS DISPOSITIVOS

III.5.1 - VISÃO GERAL

Como discutido anteriormente, este projeto visa atender à especificação de 1% para aimprecisão da tensão de referência nominal. Esta imprecisão tem origem em três fontes:variações sistemáticas, variações de processo e variações aleatórias [19].

As variações sistemáticas são inerentes ao processo de fabricação, como os chamadosgradientes de processo e outros efeitos que fazem com que as dimensões dos dispositivosimplementadas em silício difiram das especificadas pelas máscaras de layout, como oefeito de overetching. Não há modelo analítico para este tipo de imprecisão. Portanto, nãopode ser prevista por simulação, mas pode ser minimizada durante a fase de confecçãodo layout do circuito, realizando-o cuidadosamente e aplicando técnicas como centróidecomum, interdigitação e dispositivos dummy [17].

As variações de processo referem-se às variações dos parâmetros dos componentesdevido à impossibilidade de manter as condições, como temperatura e níveis de concen-tração constantes durante todo o processo de produção em larga escala [19]. A imprecisãodevido a esta variação é modelada estatisticamente e pode ser prevista através da análisede Monte Carlo ou ainda por uma análise de piores casos.

As variações aleatórias ocorrem ainda que não existam as outras duas variações, umavez que não é possível garantir que dois dispositivos tenham exatamente as mesmas ca-racterísticas, tal como número e localização de dopantes, por exemplo [19]. Assim, estasvariações são aleatórias, comumente referidas como descasamentos (mismatches), e mo-deladas por distribuições estatísticas, o que permite a utilização da análise de Monte Carlopara prever a imprecisão de determinada variável do circuito.

As três fontes de imprecisão são importantes, mas as variações sistemáticas só podemser minimizadas durante a fase de layout e as variações de processo apenas são previstascom o auxílio do simulador. No entanto, as variações aleatórias, ou seja, o descasamentoentre os componentes, são as mais relevantes e existem equações que as relacionam àsáreas dos dispositivos. Estas equações foram introduzidas por Pelgrom [6], e possuem aforma [19]

σ2∆P =

A2P

WL+ S2

P D2, (III.25)


onde ∆P é a variação de um parâmetro P de dois dispositivos que possuem as mesmasdimensões nominais, representando seu descasamento, AP é o termo referente ao des-casamento do parâmetro P, WL é a área do canal do dispositivo, D é a distância entreos dispositivos e SP é o termo correspondente à distância entre os dispositivos. Assim,pode-se observar que, quanto mais próximos estiverem os componentes e maior foremsuas áreas, maior será o casamento entre eles. No entanto, para distâncias menores que1mm, o efeito da distância é de pouca influência, de forma que o produto S2

P D2 pode serdesprezado na maioria dos casos.

Ignorando o componente referente à distância, a imprecisão dos parâmetros pode sercontrolada inteiramente pela área do dispositivo. Assim, o procedimento para cumprir aespecificação de 1% para a imprecisão da tensão de referência do circuito de bandgap

consiste em elevar a área de seus dispositivos. Porém, um aumento de área sem umaanálise bem definida da influência de cada componente do circuito neste erro certamentelevará ao desperdício de um recurso caro como o é a área de silício. Foi realizado, então,um dimensionamento da área dos dispositivos através de um método de otimização.

σ2Vre f

= σ2processo + σ

2descasamento. (III.26)

Para esta finalidade, foi desenvolvida a relação que expressa a incerteza da tensãode referência, pela Eq. (III.26), considerando tanto o descasamento entre os dispositivos,quanto as variações de processo, cujo efeito é praticamente independente da área, podendoassim ser obtido por uma simulação de Monte Carlo.

Diferentemente do termo referente ao processo, o termo referente ao descasamento émensurado através das equações de Pelgrom,

σ2∆vth

=A2

vth

WL(III.27)

σ2∆β

β=

A2β

WL(III.28)

σ2∆RR

=A2

RWL

(III.29)

aplicadas às varias partes do circuito. Assim, o que precisa ser avaliado são os principaisdescasamentos do circuito da Fig. II.9, que foram identificados como:

1. Descasamento dos transistores bipolares (σBip);

2. Descasamento do espelho de corrente composto por M1 e M2 (σEsp);

3. Descasamento entre os resistores R1 e R2 e imprecisão de R1 (σRes);


4. Descasamento dos transistores do OTA (σOTA), caracterizados como um offset deentrada (σo f f set)

Desta forma, a Eq. (III.26), considerando que todos estes erros sejam descorrelacio-nados, assume a forma

σ2Vre f

= σ2processo + σ

2Bip + σ

2Esp + σ

2Res + σ

2OTA (III.30)

Assim, só é preciso conhecer as expressões de imprecisão da Eq. (III.30) e a equaçãode custo (área), dada por

Areatotal = AreaEsp + AreaRes + AreaOTA (III.31)

onde a área dos transistores bipolares foi ignorada, pois depende somente da área definidapelo fabricante do processo, que não pode ser modificada, e do número de transistores n,que já foi definido no projeto. As Eqs. (III.30) e (III.31) constituem, então, as funções aserem utilizadas na minimização da área utilizada pelo circuito.

A obtenção das equações para as imprecisões das diversas partes do circuito consistena obtenção da relação entre o descasamento e a tensão de referência e aplicação da lei depropagação de incertezas [8, 9]. A obtenção destas relações encontram-se no ApêndiceB. O método de obtenção do componente referente às variações de processo e a técnicade otimização empregada são apresentados abaixo.

III.5.2 - VARIAÇÕES DE PROCESSO

O componente da Eq. (III.30) referente às variações de processo não depende da áreado circuito e, portanto, pôde ser obtida através de uma simulação de Monte Carlo docircuito preliminar, considerando apenas o processo, consistindo do desvio padrão aoquadrado da tensão de referência.

III.5.3 - DESCASAMENTO DO BJT

Como mencionado, a contribuição dos transistores bipolares para a área é fixa e, por-tanto, sua referida imprecisão também. Desta forma, um procedimento semelhante ao deobtenção das variações de processo foi realizado, mas agora realizando uma análise deMonte Carlo considerando o descasamento apenas dos transistores bipolares.


III.5.4 - DESCASAMENTO NO ESPELHO DE CORRENTE

M1 - M2

O termo correspondente ao descasamento entre os transistores M1 e M2 do espelhode corrente é dado pela equação

σ2Esp =

12

1Area1,2

(2ϑ2−2ϑvt + v2

t )

A2β+

(gm1,2

ID1,2

Avth

)2 , (III.32)

onde

ϑ = vt

(R2

R1+1). (III.33)

Aβ é um parâmetro do processo fornecido pelo fabricante e gm1,2 e ID1,2 são, respectiva-mente, a transcondutância e a corrente de dreno dos transistores M1 e M2, que são obtidasa partir da simulação do circuito preliminar para garantir maior acurácia.

III.5.5 - DESCASAMENTO ENTRE R1 E R2

A contribuição dos resistores R1 e R2 é dada pela expressão

σ2Res =

v2t2

A2R

AreaR1

[1+ r ln(n)(2+ ln(n)(1+ r))] , (III.34)

onde AR é um parâmetro do processo fornecido pelo fabricante, r é a razão R2/R1 e AreaR1

é a área do resistor R1. Como R2 é um múltiplo de R1, uma vez obtida a área do resistorR1, a área de R2 também será conhecida.

III.5.6 - DESCASAMENTO NO OTA

A contribuição do amplificador empregado é resultado de sua tensão de offset de en-trada, que existirá devido ao descasamento das cargas ativas M4 e M5, e também do pardiferencial M8, M9. Ela é dada pela expressão

σ2OTA =

(1+

R2

R1+

1ln(n)

)2

σ2O f f set , (III.35)

onde


σ2o f f set =

1Area8,9

(A2

vth+

ID8,9

gm8,9A2

β

)

+1

Area4,5

ID8,9

gm8,9

A2β+

(gm4,5

ID4,5

Avth

)2 (III.36)

é a variância da tensão de offset na entrada do OTA, Area4,5 e Area8,9 são, respectiva-mente, a área da carga ativa e a área do par diferencial, Avth e Aβ são parâmetros doprocesso, ID4,5 e ID8,9 , são as correntes de dreno da carga ativa e do par diferencial, res-pectivamente, e gm4,5 e gm8,9 são suas respectivas transcondutâncias.

III.5.7 - OTIMIZAÇÃO

Com todas as equações correspondentes às imprecisões e relacionadas com as áreasapresentadas, é possível enunciar o procedimento de otimização como

Min. f (Area) = AreaTotal =

(2+3

W4,5/L4,5

W1,2/L1,2

)Area1,2 +(1+ r)x AreaR +2 Area8,9

(III.37)

Sujeito a h(Area) =A

Area1,2+

BAreaR

+C

Area8,9= (σ2

Vre f−σ

2Processo−σ

2Bip)

= ((0,01 ·1,215)2− (3,06m)2− (0,21m)2) (III.38)

onde Area refere-se ao conjunto de áreas domínio das funções f (·) e h(·), e A, B e C sãoconstantes obtidas das Eqs. (III.32), (III.34) e (III.35), respectivamente. O termo Area4,5

foi incorporado à constante A, uma vez que para se obter um bom casamento entre ostransistores M1, M2, M3, M4 e M5 foi determinado que seus comprimentos de canal L

seriam iguais e, desta forma, foi estabelecida uma relação entre as áreas Area1,2, Area3 eArea4,5.

Este problema de otimização com restrição pôde ser resolvido pelo método de multi-plicadores de Lagrange [20] e o auxílio do software Matlab para a realização dos cálculos.O método dos multiplicadores de Lagrange consiste em fazer

∇ f (Area) = λ ∇h(Area), (III.39)

onde λ é o multiplicador de Lagrange, um escalar, e ∇ é o operador gradiente formadopelo vetor das derivadas parcias da função,


∇ =

[∂ f (x,y,z)

∂x∂ f (x,y,z)

∂y∂ f (x,y,z)

∂ z

]T

, (III.40)

onde T denota o operador de transposição. Para a função f (Area) por exemplo:

∇ f (Area) =

[∂ f (Area)∂ Area1,2

∂ f (Area)∂ AreaR

∂ f (Area)∂ Area8,9

]T

. (III.41)

Desta forma, é possível encontrar cada variável da área em função do multiplicadorλ . Substituindo cada resultado na Eq. (III.37) é possível, então, encontrar o valor domultiplicador que minimiza a função AreaTotal e, desta forma, encontrar os valores deArea1,2, AreaR e Area8,9.

Aplicando este método, encontram-se as dimensões necessárias. As dimensões paraos dispositivos do circuito bandgap sem calibração estão apresentadas na Tabela III.5.

Tabela III.5: Tabelas contendo as dimensões finais dos componentes para o circuito band-gap sem calibração. (a) Dimensões dos transistores MOS. (b) Dimensões dos resistores.


M3, M4, M5 5,2 52M6 3,75 5M7 7,5 5

M8, M9 187 17M10, M11, M12 0,8 0,35

M13 0,4 0,35M14 0,4 11

(a)

Resistor W (µm) L (µm) R (kΩ)R1 5,4 88,4 20,4

R2, R3 5,4 596,7 137,7(b)

Os transistores M6 e M7 não participaram do processo de otimização, pois o descasa-mento entre eles não possui uma contribuição significante de imprecisão para a referência,uma vez que é alterada apenas a polarização comum dos transistores pertencentes ao pardiferencial e à carga ativa. As dimensões mostradas na Tabela III.5 (a) foram determina-das de forma a minimizar o efeito de modulação de canal, obtidas através de simulaçõeselevando o comprimento de canal L e mantendo a razão W/L constante até que a correntecopiada estivesse próxima de seu valor ideal, o que não ocorria para baixos valores de L.


III.6 - CIRCUITO PARA CALIBRAÇÃO

O circuito de calibração é na verdade constituído de um resistor variável incluido emsérie com o resistor R2, como pode ser visto na Fig. III.8.

VDDVDD

n Transistores

Q2 Qn+1.......Q1

M1 M2

R2b

R1

R3

Vref

ΔVeb

+

-

2Veb

+

-

IR1IR1

1Veb

+

-

YX

S

RTrim

Figura III.8: Circuito de bandgap com rede resistiva para calibração.

III.6.1 - REDE RESISTIVA

A rede resistiva inserida pode elevar a tensão de referência através de um aumento dasua resistência e pode reduzí-la por uma diminuição da resistência. Esta redução é reali-zada por um curto-circuito em uma parte do resistor R2. Além disto, esta rede resistivatambem influenciará na temperatura em que a derivada da tensão de referência é zero,uma vez que R2 influencia no ganho de ajuste desta temperatura. Assim, sua implementa-ção é feita através de resistores, cujos valores são ponderados binariamente, em paralelocom chaves analógicas que permitem desconsiderá-los do circuito. O esquema desta rederesistiva pode ser visto na Fig. III.9.

O número de resistores a serem empregados é dimensionado pelo número de bitsnecessários para reduzir uma imprecisão inicial σinicial para uma imprecisão final σ f inal .Isto pode ser feito através da equação [21, 22]:


Rb0 Bit 0

Bit 1

Bit 2

Bit 3

RTrim

Rb1 = 2.Rb0

Rb2 = 4.Rb0

Rb0

Rb3

M15

M16

M17

M18

Figura III.9: Rede resistiva utilizada para calibração.

bits≥ log2

(ζ

σinicial

σ f inal+1), (III.42)

onde bits refere-se ao número mínimo de bits necessários e ζ é uma constante maior ouigual a 1, que eleva o número de bits para garantir a especificação. Para σinicial = 1%,σ f inal = 0,25% e ζ = 2, obtém-se

bits≥ 3,2. (III.43)

E o valor escolhido foi

bits = 4. (III.44)

Com o número de bits definido, é possível escolher o valor do menor resistor a serutilizado que formará os outros através de

Rmin =Vre f (27C)σ f inal

IE= 759,4 Ω≈ 750 Ω (III.45)

Portanto, Rb0 será igual a Rmin e Rb1 e Rb2 seguirão a relação apresentada na Fig. III.9.O resistor Rb3 deve estar entre um resistor de valor máximo devido à especificação deincerteza inicial e a soma dos resistores Rb0, Rb1, Rb2, ou seja,

Vre f (27C)σinicial

IE≤Rb3 ≤ Rb0(1+2+4) (III.46)

3 kΩ≤ Rb3 ≤ 5,25 kΩ. (III.47)

O valor de Rb3 foi escolhido levando em consideração o layout dos resistores R1, R2 e R3,o que resultou em


Rb3 = 5,1 kΩ. (III.48)

Os valores dos resistores encontram-se na Tabela III.6.

Tabela III.6: Valores dos resistores para calibração.Resistor R (kΩ)

Rb0 0,75Rb1 1,5Rb2 3,0Rb3 5,1R2b 132,6

III.6.2 - CHAVES ANALÓGICAS

Foram empregados transistores NMOS como chaves. Quando elas se encontram emcurto-circuito suas resistências não são nulas como idealmente se gostaria, e efeitos aindapiores correspondem às suas não-linearidades e coeficientes com a temperatura, capazesde prejudicar o desempenho do circuito. Por isto, ao invés de utilizar dimensões mínimaspara estas chaves, como usualmente é feito, procurou-se reduzir a resistência destes dis-positivos quando cada um deles estivesse em curto-circuito, para que seu efeito no valorda tensão de referência fosse desprezível ( σ f inal) e seu efeito no TC da mesma seja deno máximo 1ppm/C em relação ao que seria um curto-circuito ideal. Esta análise foirealizada com o auxílio do simulador, fixando o comprimento de canal L no valor minimoe variando a largura do canal W de forma a obter a largura ideal. Os resultados de W

obtidos para as diferentes chaves foram muito próximos e por isto se optou por utilizar omesmo valor para todas.

Tabela III.7: Dimensões das chaves NMOS.Transistor W (µm) L (µm)

M15, M16, M17, M18 60,9 0,35

As dimensões finais para os dispositivos do circuito de bandgap com calibração encontram-se na Tabela III.8.


Tabela III.8: Tabelas contendo as dimensões finais dos componentes para o circuito band-gap com calibração. (a) Dimensões dos transistores MOS. (b) Dimensões dos resistores.


M3, M4, M5 5,2 52M6 3,75 5M7 7,5 5

M8, M9 187 17M10, M11, M12 0,8 0,35

M13 0,4 0,35M14 0,4 11

M15, M16, M17, M18 60,9 0,35(a)

Resistor W (µm) L (µm) R (kΩ)R1 5,4 88,4 20,4R2b 5,4 574,6 132,6R3 5,4 596,7 137,7Rb0 5,4 - 0,75Rb1 5,4 - 1,5Rb2 5,4 13 3,0Rb3 5,4 22,1 5,1

(b)

Na Tabela III.8 as larguras L dos resistores Rb0 e Rb1 não são informadas, pois elessão formados a partir de resistores Rb2 em paralelo.

CAPÍTULO IV

LAYOUT

IV.1 - INTRODUÇÃO

Na fase de layout é realizado o desenho das máscaras do circuito que serão utilizadasdurante o processo de fabricação. Esta fase é importante, pois nela pode-se reduzir osefeitos dos erros sistemáticos, discutidos no Capítulo III, através da utilização de técnicascomo centroide comum, cross-quad e uso de elementos dummy [17].

Nas seções seguintes são apresentadas a realização dos circuitos com e sem calibraçãoe a confecção de cada parte do circuito, aplicando as técnicas mencionadas anteriormente.

IV.2 - LAYOUT DO CIRCUITO SEM

CALIBRAÇÃO

O layout completo do circuito sem calibração pode ser visto na Fig. IV.1, onde é espe-cificado o que cada parte representa. Os blocos ST e N apresentados são, respectivamente,o circuito start-up e os transistores NMOS M6 e M7, constituintes do espelho de correntede polarização do OTA.

Devido à necessidade dos espelhos de corrente PMOS estarem casados, inclusive ascargas ativas M4 e M5 pertencentes ao OTA, todos eles foram organizados em um únicobloco. Desta forma, o OTA não encontra-se todo em uma área específica, mas divididopelo CI (Circuito Integrado), como se pode notar na Fig. IV.1.

Nas próximas seções encontram-se mais detalhes a respeito da realização de cadabloco.

A área final para este circuito sem calibração foi de aproximadamente 0,0953 mm2,

CAPÍTULO IV LAYOUT 44

tendo 330,65 µm de comprimento e 288,30 µm de largura.

TRANSISTORES

BIPOLARES

PAR

DIFERENCIAL

RESISTORESESPELHOS

DE

CORRENTE

PMOS

ST

N

Figura IV.1: Layout do circuito sem calibração.

IV.2.1 - TRANSITORES BIPOLARES

Para reduzir os efeitos de gradiente de processo, os transistores bipolares foram orga-nizados em centroide comum, onde o transistor Q1 está localizado no centro e os outrosn transistores encontram-se ao seu redor. O esquema empregado pode ser visto na Fig.IV.2 (a), enquanto sua implementação pode ser vista na Fig. IV.2 (b).

Q1

Q8

Q13

Q10Q9

Q14

Q18 Q19Q17

Q7

Q12

Q16

Q11

Q15

Q20

Q23 Q24Q22Q21 Q25

Q4 Q5Q3Q2 Q6

(a) (b)

Figura IV.2: Layout dos transistores bipolares Q1 e Q2 · · ·Qn+1. (a) Esquema. (b) Imple-mentação.


IV.2.2 - RESISTORES

Os resistores R1, R2 e R3 devem estar bem casados, para isto, os três foram divididosem função de um resistor unitário R = 5,1 kΩ, onde R2 = R3 = 27R e R1 = 4R. Destaforma, as técnicas de interdigitação e centróide comum puderam ser utilizadas para redu-zir os efeitos negativos dos gradientes de processo. Infelizmente, devido ao número ímparde resistores unitários de R2 e R3, o layout não obteve a simetria perfeita. O resultado éapresentado na Fig. IV.3 (a).

Outro ponto chave refere-se às bordas de cada resistor. Para que dois dispositivosestejam bem casados, eles devem enxergar as mesmas fronteiras de forma a uniformi-zar o etching de suas bordas durante a fabricação, assim, aos resistores das extremidadessuperior, inferior e das laterais devem ser anexados resistores dummies, que possuem afinalidade de proporcionar que os resistores mais externos enxerguem as mesmas bordasque os mais internos. Desta forma, anexou-se ao redor dos resistores R1, R2 e R3 disposi-tivos dummies, como se pode observar na Fig. IV.3 (a), onde estes são referenciados comoD.

D R3 R2 R3 R3 R2 R3 D

R2 R2 R3 R2 R20 R3 R2 R2

R3 R2 R1 R3 R3 R2 R3

R2 R3 R3 R2 R2 R3 R3 R2

R2 R3 R3 R2 R2 R3 R3 R2

D R2 R1 R3 R3 R2 R3

R2 R2 R3 R2 R2 R3 R2 D

D R3 R2 R3 R3 R2 R3 D

D DD D D DD D D D

D DD D D DD D D D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

R1

R1

(a) (b)

Figura IV.3: Layout dos Resistores R1, R2 e R3. (a) Esquema. (b) Implementação.


IV.2.3 - PAR DIFERENCIAL

Assim como para os resistores, no layout do par diferencial do OTA foram empregadasas técnicas de interdigitação e centróide comum para minimizar os efeitos dos gradientesde processo. Para isto, cada transistor do par foi dividido em 10 transistores de largura decanal 18,7 µm, implementados por 5 transistores divididos em 4 gates, como se pode verna Fig. IV.4 (a). Não foram empregados dispositivos dummies, devido à grande área ocu-pada por cada transistor do par. O esquema utilizado para o layout e sua implementaçãoencontram-se, respectivamente, nas Figs. IV.4 (a) e IV.4 (b).

M8 M9 M9 M8

M9 M8 M8 M9

M8 M9 M9 M8

M8 M9 M9 M8

M9 M8 M8 M9

(a) (b)

Figura IV.4: Layout do par diferencial composto pelos transistores M8 e M9. (a) Es-quema. (b) Implementação.

IV.2.4 - ESPELHOS DE CORRENTE PMOS

Como mencionado anteriormente, os transistores M1 e M2, pertencentes ao espelhode corrente principal do circuito de bandgap, o transistor M3 da polarização do OTA e ostransistores M4 e M5 pertencentes à carga ativa do OTA devem estar bem casados. Destaforma, eles foram divididos em transistores unitários com 2,6 µm de largura de canal e52 µm de comprimento de canal, o que possibilitou aplicar as técnicas de interdigitação ecentroide comum, como se pode observar no esquema da Fig. IV.5 (a).

Os transistores M3, M4 e M5, por terem um menor número de transistores unitáriose pela necessidade de estarem bem casados entre si, foram posicionados no centro doesquema, onde para os transistores M4 e M5 foi empregada a técnica de cross-quad.


Para que todos os transistores enxergassem as mesmas fronteiras foram empregadostransistores dummies na parte superior e inferior do esquema, indicados por D na Fig.IV.5 (a). Além disto, entre todos os transistores foram desenhadas linhas de VDD parapolarização do substrato, pois a distância entre o primeiro e último transistor supera adistância máxima recomendada para evitar o latch-up [17].

D D

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M4 M5

M3 M3

M5 M4

D D

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

M1 M1

M2 M2

(a) (b)

Figura IV.5: Layout dos transistores dos espelhos de corrente PMOS M1, M2, M3, M4 eM5. (a) Esquema. (b) Implementação.


IV.2.5 - ESPELHO DE CORRENTE NMOS

Ao espelho de corrente NMOS, constituído pelos transistores M6 e M7 que polarizamo OTA, foi empregada a técnica de interdigitação. Para que isto fosse possível, o transistorM7 foi dividido em dois transistores contendo a mesma largura de canal do transistor M6.O esquema de como o layout foi realizado pode ser observado na Fig. IV.6 (a), enquantosua implementação pode ser vista na Fig. IV.6 (b).

M6

M7

M7

(a) (b)

Figura IV.6: Layout dos transistores M6 e M7, responsáveis pela polarização do OTA. (a)Esquema. (b) Implementação.

IV.2.6 - START-UP

Para os transistores M10, M11, M12, M13 e M14, pertencentes ao circuito de start-up,não houve nenhum cuidado específico, uma vez que não é um circuito que exige que seuscomponentes estejam casados. A única observação a ser feita é que os transistores M10,M11 e M12 foram implementados como três transistores em série.

O esquema do layout deste circuito, juntamente com sua implementação, pode servisto na Fig. IV.7.

M10 M11 M12 M13

M14

(a) (b)

Figura IV.7: Layout dos transistores M10, M11, M12, M13 e M14, pertencentes ao cir-cuito de start-up. (a) Esquema. (b) Implementação.


IV.3 - LAYOUT DO CIRCUITO COM

CALIBRAÇÃO

O layout do circuito com calibração completo pode ser visto na Fig. IV.8, onde aúnica diferença em relação ao layout do circuito sem calibração está no emprego daschaves analógicas e dos resistores referentes à calibração. Outro ponto a ser mencionadoé que um dos resistores do bloco de resistores, referenciado como C na figura, passa afazer parte do circuito de calibração, tendo uma das chaves ligada a ele.

O layout dos resistores de calibração e as chaves empregadas encontram-se nas seçõesa seguir.

O circuito final com calibração ocupa uma área em silício de aproximadamente 0,097 mm2,tendo 330,65 µm de comprimento e 293,3 µm de largura.

TRANSISTORES

BIPOLARES

PAR

DIFERENCIAL

RESISTORESESPELHOS

DE

CORRENTE

PMOS

ST

N

CHAVES

CALIBRAÇÃO C

Figura IV.8: Layout do circuito com calibração

IV.3.1 - RESISTORES DE CALIBRAÇÃO

Os resistores de calibração foram divididos em resistores unitários de mesmo valorque Rb2. Assim, Rb1 é composto por dois resistores unitários em paralelo, enquanto Rb0 écomposto por quatro.

Foi utilizada a técnica de interdigitação e centroide comum, como se pode observarna Fig. IV.9 (a), assim como empregaram-se também resistores dummies ao redor da rederesistiva. A implementação do esquema do layout pode ser vista na Fig. IV.9 (b).


Rb0 Rb0 Rb0 Rb0

D DD D D DD D

D

D

D

D DD D D DD D D

Rb2Rb1 Rb1

(a) (b)

Figura IV.9: Layout dos resistores Rb0, Rb1 e Rb2, pertencentes ao esquema de calibração.(a) Esquema. (b) Implementação.

IV.3.2 - CHAVES

Cada chave analógica empregada, M15, M16, M17 e M18, foi implementada por21 transistores empilhados. O esquema de layout e sua implementação encontram-se,respectivamente, nas Figs. IV.10 (a) e IV.10 (b).

M15 M18

M16 M17

(a)

(b)

Figura IV.10: Layout das chaves analógicas M15, M16, M17 e M18. (a) Esquema. (b)Implementação.

CAPÍTULO V

SIMULAÇÕES

V.1 - RESULTADOS A SEREM APRESENTADOS

Os resultados apresentados neste capítulo foram divididos em quatro partes:

1. Características do OTA empregado;

2. Circuito preliminar;

3. Circuito sem calibração;

4. Circuito com calibração.

A Seção V.2 mostra os resultados para o OTA empregado nos circuitos sem calibraçãoe com calibração e para o OTA preliminar, obtido antes da etapa de otimização da áreautilizada pelo circuito. Devido ao fato deste bloco não possuir um layout isolado no cir-cuito de bandgap, não foram realizadas simulações de circuito extraído do layout. Foramapenas feitas simulações através do circuito esquemático.

A Seção V.3 expõe os resultados do circuito preliminar sem calibração, obtido antesde definir a área efetiva dos dispositivos para garantir a precisão especificada, de formaa verificar a real necessidade do emprego de um procedimento de otimização. São apre-sentados os resultados das simulações do circuito esquemático preliminar, empregando asdimensões dos dispositivos encontradas na Tabela III.4.

Na Seção V.4 são apresentados os resultados do cicuito final sem calibração. Assim,são comparados os resultados dos circuitos esquemático e extraído, podendo-se observaro efeito dos componentes parasitas oriundos da etapa de layout.

Na Seção V.5 encontram-se os resultados obtidos com o circuito com calibração, ondetambém são comparados resultados do esquemático e do circuito extraído, verificando seufuncionamento.

CAPÍTULO V SIMULAÇÕES 52

V.2 - AMPLIFICADOR OPERACIONAL DE

TRANSCONDUTÂNCIA (OTA)

Esta seção apresenta a resposta em frequência e principais características obtidas paraos OTAs do circuito preliminar e dos circuitos sem e com calibração, nas condições semcarga na saída e com carga efetiva, que é aquela inserida pelo circuito de bandgap.

Para acessar a resposta em frequência, o ganho, a margem de fase e o produto ganho-banda, foram empregados os circuitos da Fig. V.1, onde VMC é a tensão de modo comum,fixada em 650mV , ou seja, em torno da tensão sobre o transistor bipolar Q1.

VDDVDD

M1 M2

Balun

VMC

Vd

IE IE

VDD

MP

IE

(a)

VDDVDD

M1 M2

IE IE

VDD

MP

IE

Balun

Vd

VMC

(b)

Figura V.1: Circuitos empregados para obtenção da resposta em frequência e outras ca-racterísticas. (a) Caso sem carga. (b) Caso com carga.

Na Fig. V.1 o pino extra corresponde à polarização do circuito e o bloco conectadoà saída do amplificador na Fig. V.1 (b) é equivalente à carga inserida pelo circuito debandgap. Também foi obtida a tensão de offset de entrada e seu desvio padrão. O esquemautilizado para encontrá-los nas condições sem carga e com carga encontram-se na Fig.V.2, onde a polarização foi omitida do desenho. Empregando estes dois circuitos, foramobtidos os resultados apresentados nas Seções V.2.1 e V.2.2.

V.2.1 - CIRCUITO PRELIMINAR

O OTA empregado no circuito preliminar, sua polarização e sua carga possuem asdimensões de transistores encontradas na Tabela III.4. Sua resposta em frequência podeser vista na Fig. V.3, onde a linha contínua refere-se ao caso sem carga e a linha tracejadaao caso do circuito com carga na saída.

É possível notar pelo diagrama de ganho, que o polo dominante do circuito sofre um


VMC

(a)

VDDVDD

M1 M2

VMC

IE IE

(b)

Figura V.2: Circuitos empregados para obtenção da tensão de offset de entrada. (a) Casosem carga. (b) Caso com carga.

101

102

103

104

105

106

107

108

−100

−50

0

50

100

Gan

ho (

dB)

101

102

103

104

105

106

107

108

−120

−100

−80

−60

−40

−20

0

Frequência (Hz)

Fas

e (g

raus

)

Sem CargaCom Carga

Sem CargaCom Carga

Figura V.3: Resposta em frequência do OTA do circuito preliminar.

deslocamento para baixas frequências, modificando também o diagrama de fase. Estamodificação se deve ao fato da carga capacitiva dos transistores M1 e M2 somarem-seà impedância capacitiva de saída do amplificador, responsável pelo polo dominante dosistema.

Na Tabela V.1 encontram-se as demais características do circuito, onde apenas o pro-duto ganho-banda sofre grandes modificações devido ao deslocamento do polo. Os pa-râmetros ganho DC, vo f f set e 3σ(vo f f set) por serem características DC não são afetadospor cargas capacitivas, desta forma, permanecem inalterados. É importante notar que ooffset de entrada e o valor de 3σvo f f set são muito elevados. No entanto, apenas o efeitode seu desvio padrão será de grande prejuízo para o circuito de bandgap, uma vez queeste é proveniente dos descasamentos ocorridos no amplificador e o offset sistemático serábastante reduzido pela realimentação. Isso ocorre devido à polarização e ao ganho DC do


OTA, cuja polarização foi otimizada para o emprego no circuito de bandgap através darelação imposta entre os transistores do espelho de corrente formado por M1 e M2 e, ostransistores da carga ativa M3 e M4.

Tabela V.1: Tabela contendo as principais características do OTA empregado no circuitopreliminar.

Parâmetros Sem Carga Com CargaGanho DC 53,18dB 53,18dB

Ganho-Banda 45,48MHz 149kHzMargem de Fase 81,83 86,46

vo f f set 3,65mV 3,65mV3σ(vo f f set) 9,42mV 9,42mV

V.2.2 - CIRCUITO OBTIDO APÓS O

DIMENSIONAMENTO DAS ÁREAS DOS

DISPOSITIVOS

Nesta seção são apresentados os resultados para o OTA utilizado nos circuitos sem ecom calibração, cujas dimensões foram obtidas após a otimização da área a ser empregadano circuito de bandgap. As dimensões empregadas podem ser consultadas na Tabela III.5.

A resposta em frequência deste OTA encontra-se na Fig. V.4, onde as curvas tracejadasreferem-se à condição com carga na saída e as de linha contínua à condição sem carga nasaída do OTA.

Assim como para o OTA do circuito preliminar, o polo dominante na condição semcarga sofre um deslocamento para baixas frequências na condição com carga, pelos mes-mos motivos já apresentados. A diferença reside nas frequências destes polos, que sãomais baixas devido às maiores dimensões dos transistores e, consequentemente, maio-res capacitâncias. As demais características do OTA encontram-se na Tabela V.2, ondeé possível observar que a maior diferença entre o OTA com carga e sem carga ocorre novalor do produto ganho-banda, de forma semelhante ao ocorrido para o OTA do circuitopreliminar.

Em comparação ao OTA do circuito preliminar, o ganho deste mostrou-se mais ele-vado, devido ao maior comprimento de canal dos transistores da carga ativa. A tensãode offset de entrada foi reduzida devido tanto ao aumento de ganho, quanto à elevaçãodo comprimento de canal dos transistores, que reduz o efeito de modulação do canal. Odesvio padrão do offset também foi drasticamente reduzido, como já esperado, devido aoaumento da área de seus dispositivos, e consequêntemente à redução do descasamento.


101

102

103

104

105

106

107

108

−100

−50

0

50

100

Gan

ho (

dB)

101

102

103

104

105

106

107

108

−200

−150

−100

−50

0

Frequência (Hz)

Fas

e (g

raus

)

Sem CargaCom Carga

Sem CargaCom Carga

Figura V.4: Resposta em frequência do OTA obtido após otimização das áreas dos com-ponentes.

Por último, o produto ganho-banda é bem menor, o que pode ser explicado pela maiorcarga capacitiva e efeito capacitivo dos transistores do OTA, se comparado ao OTA docircuito preliminar.

Tabela V.2: Tabela contendo as principais características do OTA empregado nos circuitossem e com calibração.

Parâmetros Sem Carga Com CargaGanho DC 64,9dB 64,9dB

Ganho-Banda 9,324MHz 23,45kHzMargem de Fase 79,1 86,15

vo f f set 0,808mV 0,807mV3σ(vo f f set) 0,843mV 0,843mV

V.3 - CIRCUITO PRELIMINAR

Esta seção apresenta os resultados referentes ao circuito preliminar, cujas dimensõesdos dispositivos encontram-se na Tabela III.4. Estes resultados mostram o funcionamentoefetivo do circuito e sua grande imprecisão intrínseca.


V.3.1 - COMPORTAMENTO EM RELAÇÃO À

TEMPERATURA

A primeira simulação realizada foi para obter o comportamento da tensão de referên-cia em função da temperatura. Isto é facilmente realizado através de uma varredura DCda temperatura. O resultado pode ser visto na Fig. V.5 (a), onde a curva contínua refere-se à simulação e a tracejada ao cálculo teórico, utilizando as expressões apresentadas noCapítulo III.

A Fig. V.5 (b) apresenta o erro entre a curva do circuito preliminar e a calculada, erevela o bom modelamento realizado pelas equações dos transistores bipolares mostradasno Capítulo III quando comparadas aos resultados do simulador. A maior diferença ocorreem altas temperaturas com um erro máximo de 0,19 mV . Da Fig. V.5 (a) é possível extrairo valor da tensão de referência na temperatura de 27C, a temperatura em que a derivadada referência em relação à temperatura é zero (T0) e o coeficiente de temperatura (TC),dado pela Eq. (II.24). Os resultados são apresentados na Tabela V.3.

−40 −25 −10 5 20 35 50 65 80 95 110 1251,2100

1,2110

1,2120

1,2130

1,2140

1,2150

1,2160

Temperatura (ºC)

Ten

são

de R

efer

ênci

a (V

)

CalculadoSimulado

(a)

−40 −25 −10 5 20 35 50 65 80 95 110 1250

0,05

0,10

0,15

0,20

Temperatura (ºC)

Vpr

elim

inar−

VC

alcu

lado

(m

V)

(b)

Figura V.5: Comportamento do circuito preliminar em função da temperatura. (a) Tensãode referência em função da temperatura. (b) Erro entre o valor da tensão de referência docircuito esquemático e a tensão calculada.

Tabela V.3: Tabela com algumas características do circuito de tensão de referência preli-minar.

Parâmetros Calculado SimuladoVre f @27C (V ) 1,215041 1,215060

T0 (C) 40,70 41,76

TC (ppm/C) 24,67 24,46


V.3.2 - REGIME TRANSITÓRIO

Foram realizadas simulações em regime transitório, visando verificar o comporta-mento da referência de tensão ao iniciar-se o circuito. O método de teste consistiu emutilizar a tensão de alimentação como um degrau de tensão com a opção do simuladorque suaviza a curva. A simulação foi realizada sem utilizar o circuito de start-up, cujoresultado encontra-se na Fig. V.6 (a), verificando que o circuito permanece no estado ini-cial, como discutido no Capítulo II. Posteriormente, realizou-se o teste com o circuito destart-up, cujo resultado foi o esperado, ou seja, o circuito vai para o estado ligado semapresentar um grande overshoot, como pode ser visto na Fig. V.6 (b).

0 30 60 90 120 150 180 210 240 270 3000

10

20

30

40

Tempo (µs)

Ten

são

de R

efer

ênci

a (m

V)

(a)

0 25 50 75 100 125 150 175 200 225 250 275 3000

0,25

0,50

0,75

1,00

1,25

Tempo (µs)

Ten

são

de R

efer

ênci

a (V

)

(b)

Figura V.6: Análise da tensão de referência no circuito preliminar em função do tempo.(a) Circuito de start-up não empregado. (b) Circuito de start-up empregado.

V.3.3 - COMPORTAMENTO EM FUNÇÃO DA TENSÃO DE

ALIMENTAÇÃO

A simulação seguinte visa verificar a sensibilidade da referência de tensão em relaçãoà sua tensão de alimentação, como indicado na Fig. V.7. Foi realizada uma simulação emregime transitório paramétrica, variando a tensão de alimentação do circuito. A tensão dereferência foi avaliada em t = 1,5 ms, onde o circuito já estaria ligado, e o resultado éapresentado na Fig. V.7.

Na Fig. V.7 é possível notar a grande rejeição em relação à tensão de alimentaçãoalcançada pelo circuito. É interessante observar também que a alimentação nominal docircuito é de 3,3 V . No entanto, para uma tensão em torno de 1,4V o circuito já é capazde fornecer uma tensão de referência próxima ao valor nominal.


1.2 1.5 1.8 2.1 2.4 2.7 3 3.3 3.60

0,25

0,50

0,75

1,00

1,25

VDD

(V)

Ten

são

de R

efer

ênci

a (V

)

Figura V.7: Tensão de referência produzida pelo circuito preliminar em função da tensãode alimentação.

V.3.4 - TAXA DE REJEIÇÃO DA FONTE DE

ALIMENTAÇÃO (PSRR)

Para avaliar o PSRR, foi empregada uma varredura AC da fonte de tensão de alimen-tação e plotada a curva dada pela Eq. (II.27), cujo resultado pode ser visto na Fig. V.8.Deste gráfico também pode ser estimado o PSRR DC, apresentado na Tabela V.4 jun-tamente com os resultados obtidos por simulações de Monte Carlo com 500 iterações.Adicionalmente, foi avaliado o PSRR em 60 Hz e 120 Hz, pois ao utilizar-se uma fontede alimentação ligada à rede elétrica brasileira uma destas frequências será a que maiscontaminará o circuito de bandgap, dependendo da retificação empregada na fonte dealimentação.

100

101

102

103

104

105

106

107

108

109

0

20

40

60

80

100

120

Frequência (Hz)

PS

RR

(dB

)

Figura V.8: Taxa de rejeição da fonte de alimentação (PSRR) para o circuito preliminar.


Tabela V.4: PSRR do circuito preliminar.

Parâmetro NominalMonte Carlo

Média 3σ

PSRR DC (dB) 100,2 98,32 28,56PSRR@60 Hz (dB) 99,35 96,32 18,62

PSRR@120 Hz (dB) 97,52 94,56 13,86

V.3.5 - SIMULAÇÃO DE MONTE CARLO

Para verificar a robustez do valor da tensão de referência fornecida pelo circuito, atra-vés da medida de sua imprecisão, foram realizadas 500 iterações da simulação de MonteCarlo, que resultaram nas distribuições estatísticas da tensão de referência e de seu coefi-ciente de temperatura, como se pode observar nos histogramas da Fig. V.9. Os resultadospara a média e o valor de 3σ destes parâmetros podem ser visualizados na Tabela V.5.

1.14 1.16 1.18 1.2 1.22 1.24 1.26 1.28 1.30

5

10

15

20

25

30

35

40

45

50

Tensão de Referência (V)

Núm

ero

de O

corr

ênci

as

(a)

20 25 30 35 40 450

20

40

60

80

100

120Histograma

Coeficiente de Temperatura (ppm/ ° C)

Núm

ero

de O

corr

ênci

as

(b)

Figura V.9: Análise de Monte Carlo para o circuito preliminar. (a) Histograma do va-lor da tensão de referência na temperatura de 27C. (b) Histograma do coeficiente detemperatura.

Tabela V.5: Resultados da simulação de Monte Carlo para o circuito preliminar.Parâmetros Média 3σ PorcentagemVre f @27C 1,21519V 72,52mV 5,97%

TC (ppm/C) 29 12,71 43,82%

Observando a Tabela V.5, pode-se notar que o circuito preliminar possui uma impre-cisão em torno de 6%, aproximadamente seis vezes maior que a requerida pelo projeto.Comparando as Tabelas III.4 notamos que os resistores empregados no circuito preliminarpossuem cerca de quatro vezes a área daqueles empregados no circuito do projeto final.Isto mostra que os resistores não são os elementos que mais contribuem para o erro, e quese as dimensões forem escolhidas aleatoriamente, como no caso destas escolhidas para os


resistores, será grande a probabilidade de desperdício de área em silício, o que indica anecessidade de uma forma de otimização para escolha das áreas dos dispositivos.

V.4 - CIRCUITO SEM CALIBRAÇÃO

Serão apresentados nesta seção os resultados obtidos através de simulações do circuitoesquemático e extraído do circuito projetado sem calibração (bandgap 1), cujas dimensõesdos componentes encontram-se na Tabela III.5.


TEMPERATURA

As curvas de tensão de referência em função da temperatura para o circuito esquemá-tico e o circuito extraído do layout são mostradas na Fig. V.10 (a), juntamente com a curvafornecida pelos cálculos realizados a partir das expressões desenvolvidas no Capítulo IIIpara os transistores bipolares. A Fig. V.10 (b) indica que a diferença entre o resultado dasimulação do circuito esquemático e o do modelo utilizado para os cálculos, aumenta coma temperatura, com um valor máximo de aproximadamente 0,35 mV . Na Fig. V.10 (c) émostrada a diferença entre a tensão de referência obtida do circuito extraído e a fornecidapela simulação do circuito esquemático. A diferença, da ordem de µV , bem pequena éatribuída a componentes parasitas modelados no circuito extraído.

−40 −25 −10 5 20 35 50 65 80 95 110 1251,2100

1,2110

1,2120

1,2130

1,2140

1,2150

1,2160

Temperatura (ºC)

Ten

são

de R

efer

ênci

a (V

)

CalculadoEsquemáticoExtraído

(a)


−40 −25 −10 5 20 35 50 65 80 95 110 1250

0,1

0,2

0,3

0,4

Temperatura (ºC)

VE

sque

mát

ico −

VC

alcu

lado

(m

V)

(b)

−40 −25 −10 5 20 35 50 65 80 95 110 125−10

10

30

50

Temperatura (ºC)

VE

xtra

ído −

VE

sque

mát

ico (

µV

)

(c)

Figura V.10: Comportamento do circuito sem calibração em função da temperatura. (a)Tensão de referência em função da temperatura. (b) Diferença entre o valor da tensão dereferência do circuito esquemático e a tensão calculada. (c) Diferença entre o valor datensão de referência do circuito esquemático e a tensão de referência do circuito extraído.

Das curvas apresentadas na Fig. V.10 (a) podem ser obtidas as informações de valornominal da tensão de referência (Vre f ), temperatura central (T0) e coeficiente de tempera-tura (TC). Os valores desses parâmetros encontram-se na Tabela V.6.

Tabela V.6: Tabela com algumas características do circuito sem calibração.Parâmetros Calculado Esquemático Extraído

Vre f @27C (V ) 1,215041 1,215082 1,215085T0 (

C) 40,70 42,05 42,13TC (ppm/C) 24,67 24,52 24,61

Comparando as Tabelas V.3 e V.6 nota-se que a tensão de referência no circuito semcalibração afasta-se mais do valor calculado do que a tensão de referência no circuito pre-liminar, que não possui otimização de área. Isto se deve ao fato do offset sistemático sernegativo, assim, com a redução de seu módulo há um aumento na tensão de referência.Também é importante lembrar que os valores calculados foram obtidos de modelos apro-ximados com base em simulações, que não são tão acurados quanto as mesmas, o quefaz aparentar que o efeito do offset é maior no circuito sem calibração do que no circuitopreliminar.


O comportamento da tensão de referência em função do tempo, quando a fonte dealimentação é ligada, foi examinado utilizando o método empregado para o circuito pre-liminar na Seção V.3.2.


Primeiro foi avaliado o circuito sem a utilização do módulo de start-up. O resultadoobtido para o circuito esquemático é apresentado na Fig. V.11 (a). Pode-se observar que ocircuito permanece em um estado desligado, comprovando a necessidade de um circuitode start-up. O resultado para o circuito extraído não é mostrado, devido à dificuldade deretirar o circuito de start-up do layout.

Na Fig. V.11 (b) é apresentado o comportamento da tensão de referência em função dotempo, para os circuitos esquemático e extraído, quando utilizado o circuito de start-up.É possível observar que ambas convergem para o valor desejado. As diferenças entre asduas curvas são causadas pelos componentes parasitas do circuito extraído.

0 30 60 90 120 150 180 210 240 270 3000

20

40

60

80

Tempo ( µs)

Ten

são

de R

efer

ênci

a (m

V)

(a)

0 30 60 90 120 150 180 210 240 270 3000

0,25

0,50

0,75

1,00

1,25

Tempo (µs)

Ten

são

de R

efer

ênci

a (V

)

EsquemáticoExtraído

(b)

Figura V.11: Análise da tensão de referência em função do tempo no circuito sem cali-bração. (a) Sem circuito de start-up. (b) Com circuito de start-up.


ALIMENTAÇÃO

Empregando o método descrito na Seção V.3.3, a curva da tensão de referência emfunção da tensão de alimentação utilizada no circuito pode ser avaliada. O resultado émostrado na Fig. V.12 para os circuitos esquemático e extraído, onde é possível observarpara ambos a elevada rejeição às variações da tensão de alimentação empregada, assimcomo a capacidade do circuito fornecer a tensão de referência nominal para uma alimen-tação tão baixa quanto VDD = 1,5 V .


1.2 1.5 1.8 2.1 2.4 2.7 3 3.3 3.61,05

1,10

1,15

1,20

1,25

VDD

(V)

Ten

são

de R

efer

ênci

a (V

)


Figura V.12: Tensão de referência em função da tensão de alimentação no cicuito semcalibração.



O gráfico da taxa de rejeição da fonte de alimentação em função da frequência éobtido realizando uma varredura AC da fonte de alimentação e avaliando a Eq. (II.27).Os resultados encontrados para os circuitos esquemático e extraído encontram-se na Fig.V.13, onde as diferenças nas curvas são atribuídas à presença de dispositivos parasitaspresentes no circuito extraído.

100

101

102

103

104

105

106

107

108

109

0

20

40

60

80

100

120

Frequência (Hz)

PS

RR

(dB

)


Figura V.13: Taxa de rejeição da fonte de alimentação (PSRR) para o circuito sem cali-bração.

Da Fig. V.13 também podem ser avaliados os valores de PSRR em DC, 60 Hz e 120Hz para os circuitos esquemático e extraído sem calibração, apresentados na Tabela V.7juntamente com resultados obtidos por simulação de Monte Carlo com 500 iterações.


Tabela V.7: PSRR do circuito sem calibracão.

Circuito Parâmetro NominalMonte Carlo

Média 3σ

EsquemáticoPSRR DC (dB)

111 100,01 29,43Extraído 111,1 100,57 29,46

EsquemáticoPSRR@60Hz (dB)

95,24 92,58 9,12Extraído 106 98,22 18,62


89,3 88,26 5,08Extraído 101,1 96,26 14,27


Assim como para o circuito preliminar, foram realizadas 500 iterações da simulaçãode Monte Carlo com o objetivo de medir a distribuição estatística da tensão de referênciafornecida pelo circuito e do seu coeficiente de temperatura. Seus histogramas podem servistos nas Figs. V.14 e V.15 para os circuitos esquemático e extraído, respectivamente.Os valores médios e de 3σ avaliados são apresentados na Tabela V.8, onde observa-seque os resultados para os circuitos esquemático e extraído são basicamente os mesmos.Estes valores também permitem notar a melhoria significativa da precisão da tensão dereferência em relação ao valor obtido para o circuito preliminar, apresentado na TabelaV.5. Além disto, o resultado obtido é bem próximo do erro de 1% especificado, o quecomprova a eficácia do método de projeto proposto, que utiliza as equações de Pelgrom eo procedimento de otimização da área total do circuito.

1.2 1.205 1.21 1.215 1.22 1.225 1.230

10

20

30

40

50

60


Núm

ero

de O

corr

ênci

as

(a)

1.2 1.205 1.21 1.215 1.22 1.225 1.230

10

20

30

40

50

60


Núm

ero

de O

corr

ênci

as

(b)

Figura V.14: Histogramas da tensão de referência a 27C obtidos por simulação de MonteCarlo com 500 iterações para o circuito sem calibração. (a) Circuito esquemático. (b)Circuito extraído.


20 25 30 35 40 20 25 30 350

20

40

60

80

100

120

140

Coeficiente de Temperatura [ppm/ ° C]

Núm

ero

de O

corr

ênci

as

(a)

20 25 30 35 40 450

20

40

60

80

100

120

Coeficiente de Temperatura [ppm/ ° C]

Núm

ero

de O

corr

ênci

as

(b)

Figura V.15: Histogramas do coeficiente de temperatura obtidos por simulação de MonteCarlo com 500 iterações para o circuito sem calibração. (a) Circuito esquemático. (b)Circuito extraído.

Tabela V.8: Simulações de Monte Carlo para o circuito sem calibração.Circuito Parâmetros Média 3σ Porcentagem

EsquemáticoVre f @27C 1,21515 V 12,49 mV 1,03%

TC (ppm/C) 28,02 9,44 33,67%

ExtraídoVre f @27C 1,21520 V 12,50 mV 1,03%

TC (ppm/C) 28,06 9,76 34,80%

V.5 - CIRCUITO COM CALIBRAÇÃO

Nesta seção são apresentados os resultados obtidos para o circuito com calibração(bandgap 2). As primeiras simulações mostradas utilizam a combinação binária das cha-ves 0111, onde os resistores Rb0, Rb1 e Rb2, mostrados na Fig. III.9, encontram-se emcurto circuito devido à utilização das chaves. Assim, esta é a combinação binária equiva-lente ao circuito sem calibração e as simulações fornecidas apresentarão o efeito causadopelas chaves no circuito.

As simulações restantes visam testar o funcionamento do mecanismo de calibração e,para isto, serão utilizadas simulações de Monte Carlo.


TEMPERATURA

Para obter a curva da tensão de referência em função da temperatatura foi realizadauma simulação de varredura DC. Os resultados obtidos para os circuitos esquemático eextraído são apresentados na Fig. V.16 (a).


−40 −25 −10 5 20 35 50 65 80 95 110 1251,2100

1,2110

1,2120

1,2130

1,2140

1,2150

1,2160

Temperatura (ºC)

Ten

são

de R

efer

ênci

a (V

)


(a)

−40 −25 −10 5 20 35 50 65 80 95 110 12510

30

50

70

90

110

130

Temperatura (ºC)

VE

xtra

ído −

VE

sque

mát

ico (

µV

)

(b)

Figura V.16: Comportamento do circuito com calibração em função da temperatura. (a)Tensão de referência em função da temperatura. (b) Diferença entre a tensão de referênciado circuito esquemático e do circuito extraído.

Na Fig. V.16 (b) é apresentada a diferença entre a tensão de referência produzida pelocircuito extraído e pelo circuito esquemático. A diferença, bem pequena, entre os doiscasos é causada pelos componentes parasitas do circuito extraído.

Na Tabela V.9 encontram-se os parâmetros obtidos a partir das curvas da Fig. V.16 (a),onde se pode observar diferenças muito pequenas entre os dois circuitos. No entanto,se estes resultados forem comparados aos do circuito sem calibração da Tabela V.6 no-taremos uma diferença de ≈ 0,5 mV na tensão de referência nominal, ≈ 3C em T0 e≈ 2 ppm/C para o coeficiente de temperatura. A causa principal dessas diferenças é apresença das três chaves NMOS, que possuem uma resistência em curto-circuito diferentede zero e variante com a temperatura.

Tabela V.9: Características do circuito de tensão de referência com calibração.Parâmetros Esquemático Extraído

Vre f @27C (V ) 1,215595 1,215635T0 (

C) 45,26 45,56TC (ppm/C) 26,05 26,23


Na Fig. V.17 são mostrados os resultados das simulações transitórias. Primeiro foitestado o circuito esquemático sem o circuito de start-up, e verificou-se a permanênciado circuito em seu estado desligado, como pode ser visto na Fig. V.17 (a). Em seguida,foram feitas simulações para os circuitos esquemático e extraído, com o circuito de start-

up, e como esperado, o circuito converge para o valor desejado da tensão de referência,


como indicado na Fig. V.17 (b). Como mencionado, devido à dificuldade em simular ocomportamento do circuito extraído sem o circuito de start-up, apenas o resultado para ocircuito esquemático é apresentado.

0 30 60 90 120 150 180 210 240 270 3000

20

40

60

80

Tempo ( µs)

Ten

são

de R

efer

ênci

a (m

V)

(a)

0 30 60 90 120 150 180 210 240 270 3000

0,25

0,50

0,75

1,00

1,25

Tempo (µs)

Ten

são

de R

efer

ênci

a (V

)


(b)

Figura V.17: Análise da Tensão de referência em função do tempo para o circuito comcalibração. (a) Circuito de start-up não empregado. (b) Circuito de start-up empregado.


ALIMENTAÇÃO

O método empregado para obter o gráfico da tensão de referência em função de suatensão de alimentação é o mesmo apresentado na Seção V.3.3, e o resultado obtido desteprocedimento para os circuitos esquemático e extraído com calibração encontra-se na Fig.V.18.

1.2 1.5 1.8 2.1 2.4 2.7 3 3.3 3.61,05

1,10

1,15

1,20

1,25

VDD

(V)

Ten

são

de R

efer

ênci

a (V

)


Figura V.18: Tensão de referência em função da tensão de alimentação para o circuitocom calibração.

Na Fig. V.18 é possível notar que a tensão de alimentação mínima capaz de permitir


que o circuito forneça uma tensão muito próxima do valor nominal é aproximadamente1,4 V para os dois circuitos e, notadamente, ambos os circuitos possuem uma granderejeição às variações da tensão de alimentação, assim como os circuitos preliminar e semcalibração.



As curvas da taxa de rejeição da fonte de alimentação para os circuitos esquemáticoe extraído com calibração são apresentadas na Fig. V.19. Elas foram obtidas realizandouma simulação de varredura AC e avaliando a Eq. (II.27).

Na Fig. V.19, a diferença entre as duas curvas é causada pela presença das capaci-tâncias parasitas existentes no circuito extraído. Existe ainda uma diferença entre esteresultado e o encontrado para o circuito sem calibração. No circuito sem calibração, ataxa de rejeição tende em altas frequências para 0 dB (ver Fig. V.13), enquanto no circuitocom calibração essa taxa tende para 20 dB. Essa diferença ocorre devido à existência deuma elevada capacitância inserida pelas chaves analógicas no ramo de saída, que produzo efeito de deslocamento do zero para uma frequência mais baixa.

100

101

102

103

104

105

106

107

108

109

0

20

40

60

80

100

120

Frequência (Hz)

PS

RR

(dB

)


Figura V.19: Taxa de Rejeição da Fonte de Alimentação (PSRR).

A partir da Fig. V.19 é possível ainda obter os valores de PSRR em DC, 60 Hz e 120Hz para os circuitos. Estes parâmetros podem ser vistos na Tabela V.10 juntamente comos resultados obtidos por simulação de Monte Carlo com 500 iterações.


Tabela V.10: PSRR do circuito com calibração.

Circuito Parâmetro NominalMonte Carlo

Média 3σ

EsquemáticoPSRR DC (dB)

110,9 99,59 29,58Extraído 111 99,20 27,39


95,22 92,42 9,13Extraído 105,9 97,40 18,83


89,29 88,15 5,16Extraído 101 95,70 14,97


Os histogramas obtidos com 500 iterações da simulação de Monte Carlo para os cir-cuitos esquemático e extraído com calibração encontram-se nas Figs. V.20 e V.21, cor-respondendo, respectivamente, à distribuição estatística da tensão de referência nominal eao seu coeficiente de temperatura. Os resultados dos valores médios e 3σ das grandezasavaliadas encontram-se na Tabela V.11, onde é possível observar que não existem grandesdiferenças entre os circuitos esquemático e extraído, pois ambos permanecem com umaincerteza em torno de 1%. Os resultados estão de acordo com os apresentados na Ta-bela V.8, para o circuito sem calibração, onde a única mudança notável refere-se ao valormédio da tensão de referência devido à presença das chaves analógicas.

1.2 1.205 1.21 1.215 1.22 1.225 1.230

10

20

30

40

50

60


Núm

ero

de O

corr

ênci

as

(a)

1.2 1.205 1.21 1.215 1.22 1.225 1.230

10

20

30

40

50

60


Núm

ero

de O

corr

ênci

as

(b)

Figura V.20: Histogramas da tensão de referência a 27C obtida de 500 iterações dasimulação de Monte Carlo para o circuito com calibração. (a) Resultado para o circuitodo esquemático. (b) Resultado para o circuito extraído.


20 25 30 35 40 450

20

40

60

80

100

120

140


Núm

ero

de O

corr

ênci

as

(a)

20 25 30 35 40 450

20

40

60

80

100

120

140


Núm

ero

de O

corr

ênci

as

(b)

Figura V.21: Histogramas do coeficiente de temperatura obtidos de uma simulação deMonte Carlo com 500 iterações para o circuito com calibração. (a) Resultado para ocircuito do esquemático. (b) Resultado para o circuito extraído.

Tabela V.11: Resultados da simulação de Monte Carlo para o circuito com calibração.Circuito Parâmetros Média 3σ Porcentagem


TC (ppm/C) 28,60 11,62 40,63 %


TC (ppm/C) 28,43 11,05 38,86%

V.5.6 - TESTE DO MECANISMO DE CALIBRAÇÃO

Os resultados obtidos até aqui não levam em consideração o funcionamento da rederesistiva de calibração. Esta seção aborda o teste deste dispositivo, de forma a veri-ficar sua efetividade em realizar a redução da imprecisão da tensão de referência para0,25%Vre fnominal . O teste consiste em avaliar a imprecisão do circuito de bandgap atravésde simulações de Monte Carlo, e verificar se o circuito de calibração é capaz de produzirem todos os casos (iterações) a tensão de referência na nova faixa de precisão especifi-cada. Para isto, é necessário testar todas as combinações binárias das chaves analógicas everificar, dentre estas, aquela cujo valor de tensão associado encontra-se ou mais se apro-xima da faixa desejada. Para realizar isto, é necessário a utilização de um circuito auxiliarde teste, abordado na seção a seguir.

V.5.6.1 - CIRCUITO DE TESTE

O teste dos códigos binários e as comparações entre os valores de tensão resultantesdevem ser feitos por um circuito auxiliar, que aproveita a organização dos códigos bináriosde calibração para que não seja necessário o teste de todas as combinações possíveis. Os


códigos estão organizados em ordem decrescente, de forma que o menor valor da tensãode referência está associado ao código binário 1111, para qual todas as chaves analógicasestão em curto-circuito, e a maior tensão de referência está associada ao código 0000, emque todas as chaves encontram-se em circuito aberto. Supondo uma simulação no domíniodo tempo, se o circuito de bandgap for inicializado com o menor valor da tensão dereferência (1111) e, à medida que o tempo passar, esta tensão for gradativamente elevada(código decresça), para algum código binário a tensão de referência cruzará o valor detensão limiar Vre fmin , correspondente a 99,875% Vre fnominal , devido à constante ζ presentena Eq. (III.42). Neste momento, o circuito de teste deve fixar o código binário, pois esteé aquele capaz de levar a tensão de referência para a faixa requerida. Portanto, o circuitode teste consiste basicamente de um contador decrescente, um comparador e uma tensãode limiar para comparação, como mostrado na Fig. V.22.

Clock

Vref

Vref = 1,21356 Vmin

Bit

0

Bit

1

Bit

2

Bit

3

Clo

ck

VD

D

Comparador

Contador

Decrescente

Enable Preset

Bit3 Bit2 Bit1 Bit0

Pre

set

Pre

set

Figura V.22: Esquema básico do circuito utilizado no teste do mecanismo de calibração.

Como pode ser visto na Fig. V.22, é necessária a utilização de um sinal de preset, deforma a garantir que o primeiro código a ser testado seja efetivamente 1111. É necessáriotambém um sinal com forma de onda quadrada, denominado clock na Fig. V.23, que ditaráo intervalo de tempo entre os testes de dois códigos binários consecutivos, de forma quea cada transição de subida o contador decresce sua contagem para alterar os resistores decalibração. Este intervalo de tempo deve ser suficiente para que a tensão atinja o regimepermanente. Com esse objetivo foi empregado um período de 100 µs.

As transições de código só ocorrerão enquanto a tensão de referência de bandgap Vre f

for menor do que a tensão de limiar Vre fmin , pois esta situação faz com que a saída docomparador esteja com um nível lógico alto, mantendo o contador habilitado. Quandoa tensão Vre f se torna igual ou superior à Vre fmin , a saída do comparador vai para umnível lógico baixo, fixando o último código testado e desabilitando a contagem. Esteúltimo código é o que ajusta Vre f , de forma que o circuito de calibração é efetivo se estevalor estiver dentro da nova faixa de imprecisão especificada para todas as iterações dasimulação de Monte Carlo e o valor de 3σ da distribuição estatística obtida estiver abaixoda imprecisão requerida.


O contador síncrono mostrado na Fig. V.23 foi projetado a partir da tabela verdade docontador decrescente e empregando o mapa de Karnaugh [23].

Clock

Preset

Enable

Bit3PRESET

D Q

Q

D3 Bit2PRESET

D Q

Q

D2 Bit1PRESET

D Q

Q

D1 Bit0PRESET

D Q

Q

D0

Q3 Q2 Q1 Q0

Bit

0D

0

Bit

0

Bit

1

Q1

Q0

D1

Bit3

D2

Q2

Q1

Q2

Q0

Bit

2

Bit

0

Bit

1

Bit

2

Bit

3

Bit

1

Q3

Q2

Q1

Bit

3

Bit

3

Bit

0

Q0

D3

Figura V.23: Circuito digital do contador decrescente com enable e preset.

É importante observar que a função enable é implementada por uma função lógicaAND entre os sinais enable e clock, para que o contador seja desabilitado se o sinal deenable for mantido em nível lógico baixo. Este esquema apresenta um problema quandoutilizado em conjunto com o comparador, pois os efeitos capacitivos do circuito de band-

gap podem fazer com que após o chaveamento dos resistores de calibração a tensão dereferência aumente subitamente e decresça rapidamente, como mostrado na Fig. V.24,passando duas vezes pela tensão de limiar. Assim, o contador será desabilitado erronea-mente após a primeira passagem pelo limiar, e na segunda passagem ele será reabilitadofazendo com que a contagem prossiga sem que a tensão de referência associada ao códigoanterior tenha sido testada de fato. Este detalhe é capaz de provocar saltos na contageme erros no procedimento de teste. Portanto, foi adicionado ao esquema da Fig. V.22 umflip-flop tipo D após o comparador, responsável por manter o contador habilitado durantetodo o período de teste de um código (100 µs).

O circuito completo empregado no teste é apresentado na Fig. V.25, onde pode servisto o flip-flop tipo D e o comparador, que foi implementado por uma fonte de tensãocontrolada por tensão, com elevado ganho e saída limitada entre 0 V e VDD. Tambémforam adicionados ao esquema duas fontes de tensão de forma de onda quadrada, deno-minadas S1 e S2. A fonte S1 é utilizada como sinal de clock do flip-flop D e é igual ao sinalde clock do contador atrasado em um período, pois neste período os dois se encontram soba ação da função preset. Esta fonte foi utilizada desta forma, mas se poderia em seu lugarempregar o mesmo sinal de clock do contador. A fonte S2 tem a finalidade de desabilitaro flip-flop tipo D após dado um tempo suficientemente grande (24 bits × 100 µs) paraencontrar a combinação binária correta. Isto é necessário, pois deseja-se saber tambémo comportamento do circuito calibrado em função da temperatura e, como é necessário


0,38 0,39 0,40 0,41 0,421,20000

1,21356

1,31000

Tempo (ms)

Ten

são

de R

efer

ênci

a(V

)

Figura V.24: Dois cruzamentos pela tensão de limiar devido aos efeitos capacitivos.

inicialmente realizar o ajuste da tensão de referência, esta informação deve ser obtida pelasimulação transitória, após este ajuste, através de uma opção do simulador que permite amudança da temperatura de simulação a partir de determinado tempo informado. Comoesta mudança de temperatura terá um efeito transitório na tensão de referência, o que fa-ria o circuito de teste voltar a realizar a contagem para a procura pelo melhor código, ocontador precisa ser desabilitado. Assim, após o período de tempo de 16 × 100 µs, oflip-flop tipo D é desabilitado de forma a não permitir que o contador volte a realizar acontagem.

PRESET

D Q

Q

Contador

Decrescente

Enable Preset

Bit3 Bit2 Bit1 Bit0

Clock

Pre

set

Pre

set

S1 S2

VC

A = 106

A.VC

Vref

Vref = 1,21356 Vmin

Bit

0

Bit

1

Bit

2

Bit

3

Clo

ck

Pre

set

VD

D

Figura V.25: Circuito empregado no teste do mecanismo de calibração.

O circuito de teste da Fig. V.25 pôde ser avaliado no circuito extraído, onde o valor fi-nal da tensão de referência Vre f convergiu para o valor nominal apresentado na Tabela V.9.O gráfico mostrando o ajuste é apresentado na Fig. V.26. Neste teste foram empregados


os sinais indicados na Fig. V.27 para o controle do circuito de teste.

0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1,0 1,1 1,2 1,3 1,4 1,5 1,60

0,25

0,50

0,75

1,00

1,25

Tempo (ms)

Ten

são

de R

efer

ênci

a(V

)

0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1,0 1,1 1,2 1,3 1,4 1,5 1,61,17

1,19

1,21

1,23

Figura V.26: Teste dos resistores de calibração no circuito esquemático com calibração.

0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1,0 1,1 1,2 1,3 1,4 1,5 1,6 1,7−0,7

0

3,34,0

Clo

ck (

V)

0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1,0 1,1 1,2 1,3 1,4 1,5 1,6 1,7−0,7

0

3,34,0

Pres

et (

V)

0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1,0 1,1 1,2 1,3 1,4 1,5 1,6 1,7−0,7

0

3,34,0

S1 (

V)

0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1,0 1,1 1,2 1,3 1,4 1,5 1,6 1,7−0,7

0

3,34,0

S2 (

V)

Tempo (ms)

Figura V.27: Sinais para o circuito de teste: clock, preset, S1 e S2.


V.5.6.2 - RESULTADOS DA SIMULAÇÃO DE MONTE CARLO

Com a metodologia de avaliação do circuito de calibração apresentada, nesta seçãosão descritos os resultados do teste realizado através da simulação de Monte Carlo. NaFig. V.28 é mostrado o resultado no domínio do tempo de 20 iterações de Monte Carlo,de forma que se pode observar a redução progressiva do espalhamento das curvas obti-das, o que indica a redução da imprecisão. Foram plotadas apenas 20 curvas devido aoelevado número de pontos nesta simulação, o que dificulta a obtenção de mais curvas nosimulador.

0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1,0 1,1 1,2 1,3 1,4 1,5 1,60

0,25

0,50

0,75

1,00

1,25

Tempo (ms)

Ten

são

de R

efer

ênci

a(V

)

0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1,0 1,1 1,2 1,3 1,4 1,5 1,61,17

1,19

1,21

1,23

Figura V.28: Gráfico ilustrando a redução progressiva do espalhamento da tensão de re-ferência.

Após observar o comportamento do circuito, resta saber se a redução da imprecisãopor ele fornecida é capaz de cumprir a especificação do projeto. Para isto, foram realiza-das 500 iterações da simulação de Monte Carlo. Os histogramas obtidos para a tensão dereferência e seu coeficiente de temperatura são apresentados, respectivamente, nas Figs.V.29 e V.30, para os circuitos esquemático e extraído.


1.212 1.213 1.214 1.215 1.216 1.217 1.2180

5

10

15

20

25

30

35

40


Núm

ero

de O

corr

ênci

as

(a)

1.212 1.213 1.214 1.215 1.216 1.217 1.2180

5

10

15

20

25

30

35

40


Núm

ero

de O

corr

ênci

as

(b)

Figura V.29: Histogramas da tensão de referência na temperatura de 27C obtida por si-mulação de Monte Carlo com 500 iterações visando a avaliação da redução de imprecisão.(a) Circuito esquemático. (b) Circuito extraído.

20 25 30 35 40 450

20

40

60

80

100

120

140


Núm

ero

de O

corr

ênci

as

(a)

20 25 30 35 40 450

20

40

60

80

100

120

140


Núm

ero

de O

corr

ênci

as

(b)

Figura V.30: Histogramas do coeficiente de temperatura obtida por simulação de MonteCarlo com 500 iterações visando saber a influência da calibração neste parâmetro. (a)Circuito do esquemático. (b) Circuito extraído.

Os resultados extraídos do histograma encontram-se na Tabela V.12, onde se podeobservar que o objetivo da rede resistiva é alcançado, reduzindo a imprecisão para menosde 0,25%. O único efeito colateral é um pequeno aumento da imprecisão do coeficientede temperatura em relação à do circuito sem calibração, cujos resultados se encontram naTabela V.8.

Tabela V.12: Resultados da simulação de Monte Carlo para o circuito com calibração,onde foi a operação de calibração foi realizada.

Circuito Parâmetros Média 3σ Porcentagem


TC (ppm/C) 27,71 9,09 32,80 %


TC (ppm/C) 27,76 10,26 36,96%


V.6 - COMPARAÇÕES COM OUTROS

PROJETOS

Na Tabela V.13 são apresentadas diversas características dos circuitos bandgap 1 (semcalibração) e bandgap 2 (com calibração). Durante o desenvolvimento deste trabalho, vá-rios artigos científicos divulgados na literatura foram consultados, alguns dos quais sãolistados em Referências Bibliográficas. Dentre estes destacamos [15] e [24] por apre-sentarem excelentes resultados. Adicionalmente, [24] utiliza um processo de fabricaçãosemelhante ao utilizado no trabalho aqui proposto. Os dados referentes aos circuitosbandgap 1 e bandgap 2 na Tabela V.13 encontram-se nas Tabelas V.7 e V.8 para o cir-cuito sem calibração e, nas Tabelas V.10, V.11 e V.12 para o circuito com calibração.Foram utilizados os valores obtidos para o circuito extraído de ambos, de forma a realizaruma melhor comparação entre os trabalhos apresentados na Tabela V.13, uma vez que osresultados de [15] e [24] foram obtidos a partir de testes em bancada.

Os dados na Tabela V.13 referentes aos dois artigos da literatura foram obtidos de[15]. É importante mencionar que nesta referência é utilizado um critério de avaliação daimprecisão da tensão de referência diferente do empregado nos projetos aqui realizados.O critério é referido como o método da "caixa" e considera toda a faixa de temperatura detrabalho para realizar o cálculo da imprecisão, não apenas o valor nominal na temperaturade 27C.

Tabela V.13: Tabela Comparativa.

ParâmetroEste Trabalho

[15] [24]Bandgap 1 Bandgap 2

Tecnologia CMOS 0,35 µm 0,35 µm 0,16 µm 0,35 µmFonte de Alimentação (V ) 3,3 3,3 1,8±10% 1,4

Área (mm2) 0,0953 0,097 0,12 1,2Tensão de Referência (V ) 1,2152b 1,2150b 1,0875 0,858

Imprecisão

Não calibrado 1,03% 1,01% 0,75% N.A.Calibrado - 0,21% 0,15% 0,91%

No de Amostras - - 61 11d

F.T.A.a (C) 27 27 −40 a 125 −20 a 120Faixa de Temperatura (C) −40 a 125 −20 a 120

TC (ppm/C) 28,06b 27,76b 5−12 12,4e

PSRR (dB) >71,11c@DC >71,8c@DC 74@DC 68@100HzConsumo de Corrente (µA) 8,56 8,56 55 116

aFaixa de temperatura avaliada no cálculo da imprecisão. bValor médio. cValor de piorcaso (3σ ). dCalibração utilizada em apenas uma temperatura. eCalibração utilizada emduas temperaturas.


A observação da Tabela V.13 permite concluir que a imprecisão das referências de-senvolvidas neste projeto é semelhante à dos trabalhos citados, mas requer uma área emsilício menor. Ainda que a área utilizada em [15] seja próxima às dos circuitos propostos,o processo de fabricação empregado permite projetos com comprimento de canal mínimo50% menor. O consumo de corrente dos circuitos propostos neste projeto é considerá-velmente menor, o que leva a um menor consumo de potência mesmo com a tensão dealimentação de 3,3 V . Conforme visto nos resultados apresentados nas Figs. V.12 e V.18,é possível reduzir a alimentação de 3,3 V para um valor mais baixo, próximo de 1,5 V .

Para reduzir o valor do coeficiente de temperatura, em [24] é utilizado um processode calibração em duas temperaturas, e em [15], é empregada uma técnica de chopper

no amplificador e um esquema para compensação dos termos não lineares da tensão dereferência em função da temperatura.

Uma vantagem do circuito aqui proposto é a reduzida complexidade do circuito, queé resultante do modelamento adequado ao projeto de fontes de referência, desenvolvi-mento criterioso das equações de projeto e elaboração de um procedimento eficiente deotimização.

CAPÍTULO VI

CONCLUSÕES

VI.1 - CONCLUSÕES GERAIS

O objetivo deste trabalho foi realizar o projeto de dois circuitos de referência de band-

gap, um sem calibração e outro com calibração, de forma a satisfazer principalmente àsespecificações de imprecisão fixadas.

O objetivo foi cumprido com êxito. O projeto preliminar foi realizado através deextração dos principais parâmetros dos dispositivos empregados, e produziu resultadossatisfatórios em relação aos fornecidos pelo simulador. O projeto final foi alcançado atra-vés do modelamento dos principais descasamentos ocorridos nos circuitos e de uma etapade otimização, que determinou a área de cada componente. Após o desenvolvimento dolayout, simulações de Monte Carlo foram realizadas. Os resultados relativos às impre-cisões da tensão de referência ficaram bem próximos dos previstos, o que comprova aeficácia do método de projeto empregado. Os circuitos desenvolvidos neste trabalho pos-suem desempenhos semelhantes aos de outros trabalhos publicados na literatura, comomostrado na Tabela V.13, que também revela o êxito alcançado pelo método de otimiza-ção das áreas requeridas pelos circuitos.

VI.2 - TRABALHOS FUTUROS

Os circuitos desenvolvidos neste projeto foram enviados para fabricação. Portanto, apróxima etapa é a elaboração e montagem do circuito de teste a ser utilizado nas mediçõesem bancada, o que permitirá verificar o desempenho dos circuitos projetados.

REFERÊNCIAS BIBLIOGRÁFICAS

[1] T, C., TAM, W., CMOS Voltage References: An Analytical and Practical Perspec-

tive. Wiley, 2013.

[2] MOK, P., LEUNG, K. N., “Design considerations of recent advanced low-voltagelow-temperature-coefficient CMOS bandgap voltage reference”. In: Custom Inte-

grated Circuits Conference, 2004. Proceedings of the IEEE 2004, pp. 635–642,2004.

[3] BARÚQUI, F. A. P., “Eletrônica IV”. Apostila, DEL/UFRJ, Rio de Janeiro, RJ –Brasil.

[4] MILLER, P., MOORE, D., “Precision Voltage References”, Analog Application

Journal, , 1999.

[5] RAZAVI, B., Design of Analog CMOS Integrated Circuits. McGraw-Hill, 2001.

[6] PELGROM, M. J. M., DUINMAIJER, A. C. J., WELBERS, A. P. G., “Matchingproperties of MOS transistors”, Solid-State Circuits, IEEE Journal of, v. 24, n. 5,pp. 1433–1439, 1989.

[7] KINGET, P., “Device mismatch and tradeoffs in the design of analog circuits”, Solid-

State Circuits, IEEE Journal of, v. 40, n. 6, pp. 1212–1224, 2005.

[8] ZIRGER, A., “Random Offset in CMOS IC Design”. Apresentação de Slides, Nati-onal Semiconductor, Oct. 2007.

[9] CABRAL, P., “Erros e Incertezas nas Medições”. Apostila, Instituto EletrotécnicoPortuguês, Instituto Superior de Engenharia do Porto, June 2004.

[10] WIDLAR, R. J., “New Developments in IC Voltage Regulators”, Solid-State Cir-

cuits, IEEE Journal of, v. 6, pp. 2–7, Feb. 1971.

[11] REZENDE, S., Materiais e Dispositivos Eletrônicos. Editora Livraria da Física,2004.

REFERÊNCIAS BIBLIOGRÁFICAS 81

[12] TSIVIDIS, Y., “Accurate analysis of temperature effects in I/SUB c/V/SUB BE/characteristics with application to bandgap reference sources”, Solid-State Circuits,

IEEE Journal of, v. 15, n. 6, pp. 1076–1084, 1980.

[13] GRAY, P., HURST, P., LEWIS, S., et al., Analysis and Design of Analog Integrated

Circuits. Wiley, 2001.

[14] GUPTA, V., An accurate, trimless, high PSRR, low-voltage, CMOS bandgap refe-

rence IC. M.Sc. dissertation, 2007.

[15] GE, G., ZHANG, C., HOOGZAAD, G., et al., “A Single-Trim CMOS BandgapReference With a 3σ Inaccuracy of 0.15% From −40C to 125C”, Solid-State Cir-

cuits, IEEE Journal of, v. 46, n. 11, pp. 2693–2701, 2011.

[16] SHICHMAN, H., HODGES, D., “Modeling and simulation of insulated-gate field-effect transistor switching circuits”, Solid-State Circuits, IEEE Journal of, v. 3, n. 3,pp. 285–289, 1968.

[17] SAINT, C., SAINT, J., IC Mask Design: Essential Layout Techniques, McGraw-Hillprofessional engineering. McGraw-Hill, 2002.

[18] SONG, B.-S., GRAY, P., “A precision curvature-compensated CMOS bandgap refe-rence”, Solid-State Circuits, IEEE Journal of, v. 18, n. 6, pp. 634–643, 1983.

[19] CARUSONE, T., JOHNS, D., MARTIN, K., Analog Integrated Circuit Design, Ana-log Integrated Circuit Design. Wiley, 2011.

[20] STEWART, J., Cálculo, n. v. 2. Cengage Learning, 2010.

[21] RINCON-MORA, G., Voltage References: From Diodes to Precision High-Order

Bandgap Circuits. Wiley, 2002.

[22] MARTINEZ BRITO, J., BAMPI, S., KLIMACH, H., “A 4-Bits Trimmed CMOSBandgap Reference with an Improved Matching Modeling Design”. In: Circuits

and Systems, 2007. ISCAS 2007. IEEE International Symposium on, pp. 1911–1914,2007.

[23] CAPUANO, F., IDOETA, I., Elementos de eletrônica digital. Livros Erica, 2000.

[24] PERRY, R., LEWIS, S., BROKAW, A., et al., “A 1.4 V Supply CMOS FractionalBandgap Reference”, Solid-State Circuits, IEEE Journal of, v. 42, n. 10, pp. 2180–2186, 2007.

[25] WANG, G., CMOS Bandgap References and Temperature Sensors and Their Appli-

cations. M.Sc. dissertation, 2004.

REFERÊNCIAS BIBLIOGRÁFICAS 82

[26] MEIJER, G. C. M., VINGERLING, K., “Measurement of the temperature depen-dence of the I/SUB C/(V/SUB be/) characteristics of integrated bipolar transistors”,Solid-State Circuits, IEEE Journal of, v. 15, n. 2, pp. 237–240, 1980.

APÊNDICE A

EXTRAÇÃO DE PARÂMETROS DO

TRANSISTOR BIPOLAR (BJT) E DOS

RESISTORES

A.1 - DESCRIÇÃO

Neste apêndice é apresentado o método de obtenção dos parâmetros de transistoresbipolares e resistores, que são necessários para os cálculos do projeto.

Todos os parâmetros foram obtidos através de esquemas de simulação realizados nosoftware Cadence através do emprego dos modelos do processo utilizado no projeto.

A.2 - TRANSISTOR BIPOLAR

A.2.1 - A FUNÇÃO β (T )

Como o valor de β também é dependente da corrente de coletor do transistor, e oespecificado é, na verdade, a corrente de emissor, para obtenção de um modelo melhorpara uso no projeto primeiro é preciso obter a corrente de coletor correspondente à deemissor especificada. Para isto, foi utilizado o esquema da Fig. A.1, onde a fonte detensão Vx possui um valor arbitrário, a corrente IE tem o valor especificado para o projetoe a corrente de coletor IC é aquela que deseja-se medir.

Obtida a corrente IC, pode-se, então, utilizar o esquema da Fig. A.2 para obter a curvade β em função da temperatura.

APÊNDICE A 84

IE

IC

Q1

Vx

Figura A.1: Esquema para obter a corrente de coletor IC a partir da corrente de emissor IEespecificada.

Q1

ICVCVC

Vx

Veb

IB

Figura A.2: Esquema para extração da Curva β (T ).

Onde a corrente IC é a corrente obtida pelo esquema anterior, a fonte de tensão Vx possuium valor arbitrário e ainda é empregada uma fonte de tensão controlada por tensão deganho 1 de forma a garantir que a corrente de coletor seja igual a da fonte de corrente ICe que a condição de funcionamento do circuito de bandgap, onde a tensão de coletor éigual a tensão de base, seja satisfeita.

A partir do esquema ilustrado na Fig. A.2 pode ser realizada uma simulação DC va-riando a temperatura na faixa especificada e, desta maneira, plotar a função β em funçãoda temperatura, através da razão IC

IB, onde ambas as correntes estão indicadas na Fig. A.2.

Com a curva obtida, é possível, com o auxílido do software Matlab e sua função cftool,realizar um ajuste da curva com o seguinte formato quadrático

β (T ) = β0(1+b1(T −273)+b2(T −273)2), (A.1)

onde a temperatura T é dada em Kelvin.

A.2.2 - A RESISTÊNCIA DE BASE rb

A resistência de base rb(T ) pode ser extraída através do método encontrado em [25],que utiliza a diferença de tensão ∆Veb em função da corrente de emissor IE .

APÊNDICE A 85

Para obter ∆V eb pode-se empregar o esquema apresentado na Fig. A.3.

IE

ΔVeb (IE)+

-

Q1 Q2 Qn Qn+1.......

IE

n Transistores

Figura A.3: Esquema para extração da Curva ∆Veb Vs. IE .

A função ∆Veb pode ser expressa segundo a Eq. (III.14), que é reescrita na Eq. A.2,lembrando que seu primeiro termo é idealmente igual a vt ln(n) e que agora será empre-gada uma fonte de corrente no emissor, que não varia com a temperatura.

∆Veb(IE ,T ) =k Tq

ln(n)+ rb(T )IE

β (T )+1

(1− 1

n

). (A.2)

Se na Eq. (A.2), a derivada de ∆Veb em relação à corrente IE for tomada, será obtido

α =∂∆Veb

∂ IE=

rb(T )(n−1)n(β (T )+1)

, (A.3)

que rearranjada fornece

rb(T ) =α n(β (T )+1)

n−1. (A.4)

Logo, se a derivada de ∆Veb em relação à corrente de emissor IE , o número n de transisto-res e a função β (T ) forem conhecidas, é possível saber o valor da resistência de base rb

em função da temperatura.Utilizando o esquema da Fig. A.3, a curva de ∆Veb em função de IE pode ser obtida

através de uma varredura DC da fonte de corrente IE . De posse desta curva, e utilizandoo software Matlab, a derivada de ∆Veb para a corrente de emissor empregada no projetopode ser obtida. Assim, de posse dela, do conhecimento da curva β (T ) extraída anterior-mente e do número de transistores n, é possível, por meio da Eq. (A.4), calcular a curvade rb(T ). Desta forma, a função rb(T ) pode ser ajustada com o uso da função cftool como formato quadrático

rb(T ) = rb0 (1+ rb1(T −300)+ rb2(T −300)2), (A.5)

onde rb0 é o valor da resistência de base à temperatura de 27C, obtida diretamente da

APÊNDICE A 86

Eq. (A.4) e rb1 e rb2 são os coeficientes de primeira e segunda ordens de variação com atemperatura, respectivamente. As constantes a serem ajustadas são rb1 e rb2 .

A.2.3 - OS PARÂMETROS VG0 E η

A obtenção dos parâmetros VG0 e η é realizada a partir do mesmo esquema utilizadopara extração de β , onde utiliza-se uma fonte de corrente independente da temperaturaIC e afere-se a tensão de junção Veb(T ) através de uma varredura de temperatura. Obtidaesta curva, seus parâmetros podem ser extraídos pelo procedimento a seguir.

A tensão Veb(T ) extraída pode ser escrita na forma

Veb(T ) =VebBip.(T )+rb(T ) IC

β (T ). (A.6)

Assim, a curva de interesse a ser trabalhada passa a ser a curva

VebBip. =Veb(T )−rb(T ) IC

β (T ). (A.7)

De posse desta nova curva, pode-se realizar a extração dos parâmetros utilizando ométodo descrito em [26], que faz uso da Eq. (II.3) avaliada em três diferentes temperatu-ras, escolhidas aqui como sendo a temperatura de trabalho Tre f e as temperaturas máximaTmax e mínima Tmin da faixa escolhida. Desta forma, os parâmetros VG0 e η são obtidosresolvendo o sistema composto pelas Eqs. A.8 e A.9:

Tre f VebBip.(Tmin)−TminVebBip.(Tre f ) = (Tre f −Tmin)Vg0 +ηkTminTre f

qln(

Tre f

Tmin

), (A.8)

TmaxVebBip.(Tre f )−Tre f VebBip.(Tmax) = (Tmax−Tre f )Vg0+ηkTre f Tmax

qln(

Tmax

Tre f

). (A.9)

A.3 - CURVA DO RESISTOR EM FUNÇÃO DA

TEMPERATURA

O procedimento para extração da resistência em função da temperatura utiliza o es-quema mostrado na Fig. A.4. Nele polariza-se um resistor do tipo a ser utilizado (poly dealta resistividade) de 10 kΩ, com uma corrente que possui o mesmo valor da empregadano circuito de bandgap. Após isto, realiza-se uma varredura na temperatura, obtendo,

APÊNDICE A 87

assim, a curva da tensão VR sobre o resistor.

IE

R = 10 kΩ

VR

Figura A.4: Esquema para extração de R(T ).

Para conhecer a curva da resistência em função da temperatura basta dividir a tensãoVR obtida pela corrente IE empregada. Após isto, utilizando a função cftool do software

Matlab realiza-se o ajuste da curva para a função quadrática

R(T ) = R r0(1+ r1(T −300)+ r2(T −300)2 ), (A.10)

onde R é a resistência nominal do resistor, r0 é um coeficiente de ajuste e r1 e r2 são os co-eficientes de primeira e segunda ordens de variação com a temperatura, respectivamente.As constantes a serem ajustadas são r0, r1 e r2.

APÊNDICE B

PROPAGAÇÃO DE ERROS E

INCERTEZAS APLICADA À

MICROELETRÔNICA

B.1 - DESCRIÇÃO

Este apêndice descreve o método de propagação de erros e incertezas, aplicada a dis-positivos microeletrônicos como uma forma de estimar e limitar os efeitos de descasa-mento, ocorrido entre dispositivos iguais na pastilha de silício.

As bases para esta análise residem nas equações de Pelgrom [6] e na fórmula parapropagação de incertezas [7, 8, 9], ambas discutidas a seguir.

B.2 - FÓRMULA GERAL PARA PROPAGAÇÃO

DE INCERTEZAS

A fórmula utilizada para propagar erros e incertezas é, na verdade, resultado de umaaproximação da série de Taylor [9], sendo assim válida para erros pequenos, o que é útilna aplicação de redução de descasamento entre componentes, onde busca-se reduzir esteserros.

Para introduzir a ideia, vamos trabalhar com uma função f (x,y), onde as variáveisindependentes x e y possuem uma distribuição estatística, ou seja, uma incerteza σx e σy

associada. Desta forma, a função f (x,y) também terá uma distribuição estatística, umavez que é formada de operações envolvendo x e y. A fórmula de propagação de erros

APÊNDICE B 89

é capaz de expressar a incerteza σ f (x,y), independentemente das operações existentes nafunção.

Para a função de duas variáveis exemplificada, supondo que x e y sejam descorrelaci-onadas, a fórmula será

σ2f (x,y) =

(∂ f (x,y)

∂x

∣∣∣∣x=x·σx

)2

+

(∂ f (x,y)

∂y

∣∣∣∣y=y·σy

)2

, (B.1)

onde x e y são os valores médios de x e y, respectivamente.A Eq. (B.1) pode ser expandida também para um número N de variáveis, que sejam

correlacionadas, pela equação

σ2f (x) =

N

∑i=1

(∂ f (x)

∂xi

∣∣∣∣x=x·σxi

)2

+N−1

∑i=1

N

∑j=i+1

(∂ f (x)

∂xi

∂ f (x)∂x j

)∣∣∣∣x=x·σxi ·σx j ·Rxix j , (B.2)

onde Rxix j é o coeficiente de correlação entre as variáveis xi e x j, x refere-se ao conjuntode variáveis xi e x corresponde a seus valores médios.

A Eq. (B.2) é conhecida como a lei de propagação de incertezas [9]. No entanto,costuma-se assumir que as variáveis aleatórias sejam descorrelacionadas, sendo mais in-teressante considerar a equação

σ2f (x) =

N

∑i=1

(∂ f (x)

∂xi

∣∣∣∣x=x·σxi

)2

. (B.3)

Pode-se observar que a Eq. (B.3) é a generalização da Eq. (B.1), e esta é a que seráutilizada neste trabalho.

B.3 - AS EQUAÇÕES DE PELGROM

As equações de Pelgrom [6] são equações que fornecem as incertezas bases para traba-lhar com descasamento de dispositivos. Elas expressam descasamento entre transistoresMOS, resistores e capacitores, onde os parâmetros necessários são fornecidos pelo fabri-cante. Para um parâmetro genérico P, a equação de Pelgrom é dada por

σ2∆P =

A2P

WL+ S2

P D2, (B.4)

onde, ∆P é a diferença do parâmetro P de dois dispositivos que possuem as mesmasdimensões nominais, representando seu descasamento, AP é o termo referente ao desca-samento do parâmetro P, fornecido pelo fabricante, WL é a área do canal do dispositivo,D é a distância entre os dispositivos e SP é o termo correspondente à distância entre os

APÊNDICE B 90

dispositivos. Assim, é possível notar que quanto mais próximos os componentes e maiorsuas áreas, maior será o casamento entre eles. No entanto, o efeito da distância não é con-siderado pelo simulador e, para distâncias menores que 1 mm [7], seu efeito é de poucainfluência, de forma que o produto S2

P D2 pode ser desprezado na maioria dos casos.As equações de Pelgrom que serão consideradas neste trabalho são as equações:

σ2∆RR

=A2

RWL

, (B.5)

σ2∆vth

=A2

vth

WL, (B.6)

σ2∆β

β=

A2β

WL, (B.7)

onde, vth é a tensão de limiar (threshold) de um transistor MOS e

β = µCoxWL, (B.8)

com µ igual à mobilidade dos portadores majoritários, Cox igual à capacitância do óxidopor unidade de área, W igual à largura do canal e L igual ao comprimento de canal dotransistor MOS.

B.4 - PROPAGAÇÃO DE INCERTEZAS

APLICADA A TRANSISTORES MOS

Para conhecer o efeito do descasamento entre dois transistores é preciso utilizar umaexpressão que relacione seus principais parâmetros. A expressão utilizada é um modelosimples, que só considera efeitos de primeira ordem [8, 16] para a corrente de dreno emum transistor MOS na região de saturação ou inversão forte. Ela é dada pela por

ID =β

2(VGS− vth)

2 . (B.9)

A Eq. (B.9) relaciona as variáveis de interesse ID, para o uso de espelhos de corrente, eVGS, no caso de se estar trabalhando com um par diferencial. Desta forma, o descasamentoentre dois transistores iguais é refletido em um erro destes dois componentes, sendo afonte de erro proveniente das variáveis dependentes do processo vth e β , que possuemvariâncias dadas pelas Eqs. (B.6) e (B.7), respectivamente.

Desta forma, considerando que vth e β sejam descorrelacionadas a Eq. (B.3) pode ser

APÊNDICE B 91

aplicada, obtendo-se a expressão geral:

σ2∆ID

= (gmσ∆vth)2 +

(ID

σ∆β

β

)2

+ (gmσ∆VGS)2. (B.10)

onde gm é a transcondutância do transistor. Esta equação pode ser utilizada em dois casosparticulares:

• Transistores como espelhos de corrente;

• Transistores como par diferencial

B.4.1 - ESPELHO DE CORRENTE

Quando os transistores estão numa configuração de espelho de corrente, suas tensõesentre gate e source VGS são iguais, como pode ser visto na Fig. B.1.

I1 I2

VGS VGS

Figura B.1: Transistores como espelhos de corrente.

Desta forma, o desvio padrão de σ∆VGS é zero e o erro relativo de corrente (ID2 −ID1)/ID entre os dois transistores, dado pela Eq. (B.10), torna-se(

σ∆ID

ID

)2

=

(gmID

σ∆vth

)2

+

(σ∆β

β

)2

. (B.11)

Se as equações de Pelgrom forem aplicadas:

(σ∆ID

ID

)2

=1

W L

[(gmID

Avth

)2

+ A2β

]. (B.12)

Pode ser útil notar o caso específico em que os transistores operam em inversão forte.Nesta situação, a substituição de gm na Eq. (B.12) considerando Aβ Avth gm/ID [7]resulta em (

σ∆ID

ID

)2

=2β

ID

(Avth

L

)2

, (B.13)

onde se pode verificar que a variância da corrente copiada depende apenas do quadrado docomprimento de canal L ao invés da área. Assim, uma vez realizado o ajuste de imprecisãopor L, cabe à largura de canal W a definição da transcondutância do transistor.

APÊNDICE B 92

As Eqs. (B.12) e (B.13) são importantes, mas a variância refere-se à diferença ∆ID

entre as correntes de dreno dos dois transistores e, em muitos casos, é necessária a va-riância do valor absoluto, individual de cada uma delas. Assim, valendo-se do fato de∆ID = I2− I1 e, considerando-as descorrelacionadas, obtém-se

σ2I1= σ

2I2=

σ2ID

2. (B.14)

B.4.2 - PAR DIFERENCIAL

Se os transistores estiverem em uma configuração de par diferencial, como mostradona Fig. B.2, desenvolvendo a Eq. (B.10) encontra-se a expressão para a variância de ∆VGS ,a tensão de offset de entrada, dada pela Eq. (B.15).

Input + Input -

I

I1 I2

VGS2

VGS1

Figura B.2: Par Diferencial.

σ2vos

= σ2∆VGS

= σ2∆vth

+

(ID

gmσ∆β

β

)2

+

(σ∆ID

gm

)2

, (B.15)

onde σ∆ID é o descasamento de corrente de dreno proveniente de uma carga ativa porexemplo.

Se as equações de Pelgrom forem utilizadas, a Eq. (B.15) torna-se

σ2vos

= σ2∆VGS

=1

W L

[A2

vth+

(ID

gmAβ

)2]+

(ID

gmσ∆ID

ID

)2

. (B.16)

As Eqs. (B.12) e (B.16) obtidas são válidas para todas as regiões de operação dotransistor MOS [7], desta forma, elas são muito importantes e podem ser aplicadas avários tipos de projetos, tendo sido amplamente utilizadas neste.

Na maioria das tecnologias, desprezar o termo Aβ das expressões consiste em um boaaproximação [7], uma vez que Aβ Avth gm/ID. No entanto optou-se neste projeto porconsiderá-lo, de forma a obter resultados mais acurados.

APÊNDICE B 93

B.5 - PROPAGAÇÃO DE INCERTEZAS

APLICADA A RESISTORES

A equação de Pelgrom aplicada aos resistores fornece o descasamento ∆R = R2−R1.No entanto, é mais interessante saber o desvio padrão absoluto de cada um deles. Destaforma, conhecendo a variância da diferença, é possível obter um equivalente dado por

σ2R1

= σ2R2

=σ2

∆R2

. (B.17)

Outra relação importante é o caso em que se realiza um resistor R1 como a associaçãoem série de N resistores unitários R. Como a variância de R1 será a soma das variânciasde R, obtém-se

σ2R1

= N σ2R. (B.18)

B.6 - APLICAÇÃO AO CIRCUITO DE

REFERÊNCIA DE BANDGAP DESTE

TRABALHO

Como descrito no Capítulo III, a imprecisão da tensão de referência é fornecida pelarelação

σ2Vre f

= σ2processo + σ

2Bip + σ

2Esp + σ

2Res + σ

2OTA,

onde os termos σ2Esp, σ2

Res e σ2OTA são obtidos através das equações apresentadas nas

seções anteriores deste apêndice e principalmente pela Eq. (B.3). Estes termos referem-se aos seguintes blocos do circuito, respectivamente:

• Espelho de corrente M1−M2;

• Resistores R1 e R2;

• Amplificador Operacional (OTA)

Nas seções abaixo serão apresentados os cálculos relativos a estas imprecisões, queresultam nas expressões mostradas na Seção III.5.

O circuito empregado é novamente ilustrado na Fig. B.3, agora acrescentado de algu-mas variáveis.

APÊNDICE B 94

VDDVDD

n Transistores

Q2 Qn+1.......Q1

M1 M2

R2

R1

R3

Vref

2Veb

+

-

I2I1

1Veb

+

-

YX

S

ΔVeb

+

-

vos

Figura B.3: Circuito do projeto incluindo a tensão de offset de entrada do OTA e repre-sentação das correntes I1 e I2 descasadas.

B.6.1 - DESCASAMENTO DO ESPELHO DE CORRENTE

M1−M2

O descasamento entre os transistores M1 e M2 resulta em uma diferença nas corren-tes I1 e I2 apresentadas na Fig. B.3. Isto acaba causando um erro tanto na tensão Veb2 ,referente ao transistor Q2, quando na diferença de tensão ∆Veb. Para realizar a análise,primeiro é necessário encontrar a relação entre estas correntes e a tensão de referênciaVre f , que será

Vre f = vt ln(

1n

I2

IS

)+

(R2

R1+1)

vt ln(

nI1

I2

). (B.19)

Onde, supondo que I1 e I2 são descorrelacionadas, pode-se aplicar a Eq. (B.3), obtendo

σ2Vre f

= σ2Esp =

[ϑ

I1σI1

]2

+

[(vt−ϑ

I2

)σI2

]2

, (B.20)

onde, I1 e I2 são os valores médios destas correntes, iguais a ID, e ϑ é dado por

ϑ = vt

(R2

R1+1). (B.21)

Assim, utilizando as Eqs. (B.12) e (B.14):

APÊNDICE B 95

σ2Esp =

12

1Area1,2

(2ϑ2−2ϑvt + v2

t )

A2β+

(gm1,2

ID1,2

Avth

)2 . (B.22)

B.6.2 - DESCASAMENTO ENTRE R1 E R2 E IMPRECISÃO

DE R1

O descasamento entre os resistores R1 e R2 provocam um erro na tensão de referência,assim como o erro do valor absoluto de R1 através da alteração da corrente I2. Para avaliaro erro provocado, encontra-se a relação entre os resistores e a tensão de referência:

Vre f = vt ln(

vt ln(n)R1

1nIS

)+

(R2

R1+1)

vt ln(n). (B.23)

Supondo os resistores R1 e R2 descorrelacionados, a variância de R2 pode ser expressautilizando a Eq. (B.18):

σ2R2

= r σ2R1, (B.24)

onde r = R2/R1. Assim, a utilização da Eq. (B.3) conduz a

σ2Vre f

= σ2Res =

v2t2

A2R

AreaR1

[1+ r ln(n)(2+ ln(n)(1+ r))] . (B.25)

B.6.3 - EFEITO DO AMPLIFICADOR OPERACIONAL DE

TRANSCONDUTÂNCIA (OTA)

Os descasamentos no par diferencial e na carga ativa do OTA, da Fig. B.4, são respon-sáveis pela geração de um offset de entrada que aparecerá na tensão de referência com umganho. Assim, são dois passos a serem seguidos para encontrar o efeito do offset de en-trada na tensão de referência: o primeiro é encontrar a expressão para o offset e o segundoavaliar seu efeito na saída do circuito de referência.

A expressão para a tensão de offset é dada pelo descasamento do par diferencial (M8e M9) que já leva em consideração o descasamento das cargas ativas (transistores M4e M5), sendo dada pela Eq. (B.16), onde no terceiro termo é substituida a Eq. (B.12)correspondente ao descasamento da carga ativa. Desta forma, a equação da tensão ao

APÊNDICE B 96

Vout = VS

Input + Input -

Vpolarização = VS

VDD VDDVDD

M9M8

M5M4

M7M6

M3

Z

Figura B.4: Amplificador Operacional de Transcondutância.

quadrado de offset é dada por

v2os =

1Area8,9

(A2

vth+

(ID

gmAβ

)2)+

1Area4,5

(ID

gm

((gmID

Avth

)2

+ A2β

))2

.

(B.26)O que conclui o primeiro passo. Para o segundo passo basta analisar o circuito da Fig.

B.3, encontrando a expressão da tensão de referência:

Vre f = vt ln(

vt ln(n)+ vos

R1

1nIS

)+

(R2

R1+1)(vt ln(n)+ vos) . (B.27)

Onde, se for aplicada a Eq. (B.3), resultará na equação final

σ2Vre f

= σ2OTA =

(R2

R1+1+

1ln(n)

)2

v2os. (B.28)

Desta forma, a análise dos descasamentos do circuito é concluida, podendo iniciar-sea fase de otimização encontrada no Capítulo III.

projeto de circuito integrado de referência de tensão em

Documents