overview of basicscarteleras.webcindario.com/arq-pergamino-2.pdf · 2016-08-17 · consiste en un...
TRANSCRIPT
1
Primera Clase
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ARQUITECTURA DE COMPUTADORAS II
Funciones
Estructura
Componentes
Registros
ALU
Unidad de Control
Memorias
Buses
Entrada/Salida
Memorias externas
Elementos Perifericos
2
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ley de Moore
El numero de transistores por chip se duplica cada año
El costo del chip permanece sin cambios
CADA 18 MESES SE DUPLICA LA POTENCIA DE CALCULO SIN MODIFICAR EL COSTO
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Crecimiento CPU/Transistores
3
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Performance
Se incrementa la velocidad del procesador
Se incrementa la capacidad de la memoria
La velocidad de la memoria corre siempre por detras de la velocidad del procesador
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Caracteristicas del Procesador y la Dram
4
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Soluciones
Incrementar el numero de bits que se manejan simultáneamente
Cambiar las interfaces de las Dram
Cache
Reducir la frecuencia con que se debe acceder a la memoria principal
Cache mas complejas y cache en el chip
Incrementar el ancho de banda en la interconeccion
Buses de alta velocidad
Buses de diferente jerarquia según el uso
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ARQUITECTURA
Arquitectura son aquellos atributos visibles al programador
Set de instrucciones, numero de bits usados para representacion de datos, mecanismos de E/S, tecnicas de direccionamiento, etc.
Organizacion es como se implementan estos atributos
Señales de control, Interfaces, Tecnologias de memoria
5
MODELO OSI
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Funciones
Las funciones de una computadora son:
Proceso de Datos
Almacenamiento de datos
Movimiento de datos
Control
6
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Vista Funcional
Equipo
De mov.
De
datos
Mecanismo
De control
Almacenamiento
De datos
Proceso
De
datos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Operaciones
Movimiento de datos
e.j. Teclado a pantalla
Equipo
De mov.
De
datos
Mecanismo
De control
Almacenamiento
De datos
Proceso
De
datos
7
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Operacion
Almacenamiento
e.j. Bajar de Internet a disco
Equipo
De mov.
De
datos
Mecanismo
De control
Almacenamiento
De datos
Proceso
De
datos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Operacion
Proceso de o hacia almacenamiento
e.j. Poniendo al dia mov. bancario
Equipo
De mov.
De
datos
Mecanismo
De control
Almacenamiento
De datos
Proceso
De
datos
8
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Operacion
Procesando desde almacenamiento a E/S
e.j. Imprimiendo el estado bancario
Equipo
De mov.
De
datos
Mecanismo
De control
Almacenamiento
De datos
Proceso
De
datos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
EL MODELO Von Neumann
• El modelo Von Neumann tiene 5 componentes basicos:
(1) Unidad de entrada
(2) Unidad de salida
(3) Unidad Aritmetica Logica
(4) Unidad de Memoria
(5) Unidad de Control
9
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
EL MODELO Von Neumann
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
EL MODELO HARVARD
10
Arquitectura Harvard originalmente se refería a las ARQUITECTURAS DE COMPUTADORAS que utilizaban dispositivos de almacenamiento físicamente separados para las instrucciones y para los datos (en oposición a la Arquitectura de Von Neumann)
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Se puede fabricar memoria mucho más rápida, pero a costa de un precio muy alto. La solución, por tanto, es proporcionar una pequeña cantidad de memoria muy rápida conocida con el nombre de CACHE. Mientras los datos que necesita el procesador estén en la caché, el rendimiento será mucho mayor que si la caché tiene que obtener primero los datos de la memoria principal. La optimización de la caché es un tema muy importante de cara al diseño de computadoras.
La arquitectura Harvard ofrece una solución particular a este problema. Las instrucciones y los datos se almacenan en cachés separadas para mejorar el rendimiento. Por otro lado, tiene el inconveniente de tener que dividir la cantidad de caché entre los dos, por lo que funciona mejor sólo cuando la frecuencia de lectura de instrucciones y de datos es aproximadamente la misma. Esta arquitectura suele utilizarse en PICs, o Microprocontroladores, usados habitualmente en productos para procesamiento de audio y video.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
11
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
El modelo con BUS
Es un refinamiento del modelo Von Neuman
Su propósito es el de reducir la cantidad de conexiones entre la CPU y sus sistemas
La comunicación entre componentes se maneja por un camino compartido llamado BUS, el cual esta compuesto por
Bus de datos
Bus de direcciones
Bus de control
Pipeline
La arquitectura en pipeline consiste en ir transformando un flujo de datos en un proceso comprendido por varias fases secuenciales, siendo la entrada de cada una la salida de la anterior.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
12
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
BUS
13
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
COMPUTADOR
Se construye una configuración de uso general de funciones lógicas y aritméticas
Este hardware realizara diferentes funciones de acuerdo a las señales de control aplicadas al mismo
Acepta DATOS, SEÑALES DE CONTROL y PRODUCE RESULTADOS
En lugar de reconfigurar el hardware, reconfiguramos las SEÑALES DE CONTROL para cada caso
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
14
Señales de control
Cada programa es una secuencia de pasos
En cada paso se realiza una operación aritmética o lógica con ciertos datos.
Para cada paso se necesita un nuevo conjunto de señales logicas
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
SOLUCION
Asociar un CODIGO ESPECIFICO a cada posible conjunto de SEÑALES DE CONTROL.
Añadir al HARDWARE DE USO GENERAL una parte encargada de generar las SEÑALES DE CONTROL a partir del CODIGO ESPECIFICO.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
15
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
CPU
SECCION DE DATOS
REGISTROS
UNIDAD ARITMETICA LOGICA
SECCION DE CONTROL
interpreta las instrucciones y realiza la transferencia entre registros. Es responsable de la ejecucion de las instrucciones del programa, las que se almacenan en la memoria principal
Interfaz entre la unidad de control y la unidad de datos. Comprende los registros PC (program Counter) y el IR (Instrucción Register)
El CONTADOR DE PROGRAMA
Contiene la dirección de la instrucción en ejecución. La instrucción a la que apunta el PC se rescata de memoria y se almacena en el IR, desde donde se la interpreta.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
16
MEMORIA
Consiste en un conjunto de registros numerados (direccionados) en forma consecutiva.
Bit
4 bits: 1 nibble
8 bits: 1 octeto
Las palabras pueden se de 16, 32, 64, 128 o mas bits.
La estructura de la memoria consiste en un arreglo lineal de las diversas locaciones ordenadas en forma consecutiva
El numero que identifica en forma univoca cada palabra se define como su dirección
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
0 SISTEMA OPERATIVO
2048 ESPACIO PARA EL
USUARIO
PUNTERO DE PILA PILA DEL SISTEMA
FONDO DE LA PILA
231-4 DISCO
TERMINAL
IMPRESORA
232-4
Mapa de memoria
Los dispositivos de Entrada/Salida se tratan como posiciones de memoria
Una Memoria con un espacio de direcciones de 32 bits tiene una capacidad maxima de direccionamiento de 232 bytes = 4 Gigabytes
17
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
INTERPRETE DE INSTRUCCIONES
FUNCIONES LOGICAS Y ARITMETICAS DE USO
GENERAL
CODIGOS DE INSTRUCCION
RESULTADOS DATOS
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Estructura
Computer
Memoria
principal
E/S
BUS
Perifericos
Lineas de
comunicacion
CPU
Computadora
18
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Estructura - CPU
Computer
ALU
Unidad de
control
Conecciones
Internas CPU
Registros
CPU
E/S
Memoria
BUS
CPU
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Estructura – Unidad de Control
CPU
Control
De la
memoria
Unidad de control
Registros y
Decodificadores
Secuencias
logicas Unidad
De
Control
ALU
Registers
Con.
Unidad de Control
19
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
20
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
21
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Procesador
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
22
UNIDAD DE CONTROL
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
¿Que es un programa?
Una secuencia de pasos
Para cada paso se realiza una operacion logica o matematica
Para cada operacion se necesita un set de señales de control diferentes
23
La CPU genera las direcciones, mientras que la memoria las recibe.
El usuario escribe un programa en lenguaje de alto nivel, el cual se traduce a un lenguaje ensamblador por medio de un programa compilador
Un programa ensamblador convierte el programa en lenguaje simbolico o lenguaje de maquina
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Lenguaje de maquina: Lenguaje que puede entender el hardware. Utiliza palabras binarias
Lenguaje ensamblador (o simbolico): Funcionalmente equivalente al lenguaje de maquina pero que utiliza nombres mas intuitivos (Move, Add, Jump)
Add r0, r1, r2 → 0110 1011 1010 1101
ENSAMBLADOR MAQUINA
24
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
FUNCION DE LA UNIDAD DE CONTROL
Para cada operación se provee un codigo unico
e. J. ADD, MOVE
Un segmento de hardware acepta ese codigo y genera las señales de control necesarias
YA TENEMOS UNA
COMPUTADORA
Formato de lenguaje simbolico
Lab_1: addcc %r1, %r2, %r3 ;Ejemplo de codigo simbolico
Rotulo Comentario
Mnemonico Operandos de destino
Operandos de origen
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
25
Mediante un programa ensamblador convierte el programa mnemonico en
lenguaje simbolico o lenguaje de maquina
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
26
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
SALIDAS PARA LA UNIDAD DE CONTROL DEL REGISTRO %ir
AL MUX DE DIRECCIONES DE MEMORIA DE CONTROL CUANDO COND:111 (DECODE)
AL MUX C SI CMUX:1
LOGICA DE SALTOS DE CONTROL
AL MUX A SI AMUX:1
AL MUX B SI BMUX:1
Ejecución del programa: cada instrucción se carga en la CPU desde la memoria, una instrucción por vez, junto con cualquier dato que sea necesario para ejecutar la instrucción.
La salida se coloca en la pantalla o en un disco
Todo esto esta regulado por la unidad de control.
Las instrucciones se ejecutan en la CPU a pesar que las instrucciones y los datos se encuentran almacenados en memoria
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
27
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Componentes
La UNIDAD DE CONTROL y la UNIDAD ARITMETICA Y LOGICA constituyen la UNIDAD CENTRAL DE PROCESO
Las INSTRUCCIONES y los DATOS necesitan ingresar al sistema y poder entregar sus resultados e.j. ENTRADA/SALIDA
Se requiere un almacenamiento temporario de los codigos y sus resultados Memoria principal
Segunda Clase
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
28
Repaso
El usuario escribe un programa en un lenguaje de alto nivel.
Mediante un programa ensamblador se convierte el programa en lenguaje simbolico a lenguaje de maquina.
Se almacena en disco.
El sistema operativo de la computadora carga el programa en lenguaje de maquina desde el disco a la memoria principal
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Durante la ejecución del programa, cada instrucción se carga en la CPU desde la memoria, a razón de una instrucción por vez, junto con cualquier dato necesario para ejecutar la instrucción.
La salida del programa se coloca en un dispositivo como una unidad de disco o una pantalla de video.
Todas estas operaciones están reguladas por la unidad de control.
Las instrucciones se ejecutan dentro de la CPU a pesar de que las instrucciones y datos se encuentran almacenados en memoria
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
29
La interfaz entre la unidad de control y la unidad de datos utiliza los siguientes registros
PC (Contador de programas o Program Counter) que almacena la dirección de la instrucción en ejecución
Y
IR (Registro de instrucciones o Intruction Register) donde se guarda e interpreta la instrucción almacenada en el PC
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
30
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
INDICADOR DE ESTADO
DESPLAZADOR
COMPLEMENTADOR
LOGICA ARITMETICA Y
BOOLEANA
REGISTROS
UNIDAD DE CONTROL
ALU
BU
S IN
TERN
O D
EL S
ISTEM
A
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ALU
CONJUNTO
DE
REGISTROS
UNIDAD
DE
CONTROL
selecciona y regula las
funciones de los
REGISTROS y de la ALU
AL BUS DE DATOS
AL BUS DE DIRECCIONES
ESTADOS A LA UNIDAD DE CONTROL
A LOS REGISTROS DE DESTINO (rd)
DEL BUS DE
DATOS
REGISTROS ORIGEN 1
(rs1)
REGISTROS ORIGEN 2
(rs2)
Del IR
31
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
CICLO DE INSTRUCCION
Dos pasos
Extraer
Ejecutar
COMIENZO EXTRAER
PROXIMA
INSTRUCCION
EJECUTAR LA
PROXIMA
INSTRUCCION
FINALIZAR
Ciclo de extracción Ciclo de ejecución
32
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Registros de control y estado Se emplean para controlar el funcionamiento de la CPU
Contador de programa (PC) Contiene la dirección de la instrucción a captar
Registro de instrucción (IR) Contiene la información de la instrucción de la ultima
dirección captada
Registro de dirección de memoria (MAR) Contiene la dirección de una posición de memoria
Registro intermedio de memoria (MBR) Contiene la palabra de datos a escribir en memoria, o
la palabra leída mas recientemente
Ejemplo
Un procesador posee un solo registro de datos llamado ACUMULADOR (AC).
Las INSTRUCCIONES y los DATOS son de 16 bits.
El FORMATO DE INSTRUCCIÓN indica que puede haber 24=16 códigos de operación (codops) diferentes.
Se pueden redireccionar hasta 212=4096 palabras de memoria
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
33
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Codops
0001=116= cargar AC desde memoria
0010=216= Almacenar AC en memoria
0101=516 =sumar a AC un dato de memoria
MEMORIA REGISTROS
300 PC
301 AC
302 IR
…
940
941
codops
1: cargar
2: almacenar
5: sumar
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
34
El fragmento del programa suma el contenido en la direccion 94016 con el contenido de la palabra 94116 y almacena el resultado en esta ultima posicion
Se requieren TRES INSTRUCCIONES que consumen TRES CICLOS DE CAPTACION y TRES DE EJECUCION
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
1. El CONTADOR DE PROGRAMA (PC) contiene el valor 300 (direccion de la primera instrucción)
Esta instrucción se carga en el REGISTRO DE INSTRUCCIÓN (IR)
2. La notacion es hexadecimal, por lo que los primeros cuatro bits de IR indican que el acumulador (AC) se va a cargar. Los restantes 12 bits especifican la dirección que es 940
3. El registro PC se incrementa y capta la siguiente instrucción.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
35
MEMORIA REGISTROS
300 1940 300 PC
301 5941 AC
302 2941 1940 IR
…
940 0003
941 0002
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
1. El CONTADOR DE PROGRAMA (PC) contiene el valor 300 (dirección de la primera instrucción). Esta instrucción se carga en el REGISTRO DE INSTRUCCIÓN (IR)
MEMORIA REGISTROS
300 1940 300 PC
301 5941 0003 AC
302 2941 1940 IR
…
940 0003
941 0002
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
2. Los primeros cuatro bits de IR indican que el acumulador (AC) se va a cargar. Los restantes 12 bits especifican la dirección que es 940 (recordar que son valores hexadecimales)
36
MEMORIA REGISTROS
300 1940 301 PC
301 5941 0003 AC
302 2941 5941 IR
…
940 0003
941 0002
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
3. El registro PC se incrementa y capta la siguiente instrucción.
MEMORIA REGISTROS
300 1940 301 PC
301 5941 0005 AC
302 2941 5941 IR
…
940 0003
941 0002
316+216=516
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
4. El contenido anterior de AC y el de la posición de memoria 941 se suman y el resultado se almacena en AC
37
MEMORIA REGISTROS
300 1940 302 PC
301 5941 0005 AC
302 2941 2941 IR
…
940 0003
941 0002
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
5. El registro PC se incrementa y se capta la siguiente instrucción
MEMORIA REGISTROS
300 1940 301 PC
301 5941 0005 AC
302 2941 2941 IR
…
940 0003
941 0005
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
6. El contenido de AC se almacena en la posición 941
38
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Diagrama de estado del ciclo de instruccion
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Registros visibles por el usuario
Uso general Pueden ser asignados por el programador. Pueden ser utilizados
para direccionamiento o contener el operando para cualquier código de operación
De datos Solo contienen datos y no se pueden emplear para el calculo de
direcciones
De direccion Pueden ser de uso general o dedicados a un modo de
direccionamiento. Punteros de segmentos Registros indice Punteros de pila
39
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Registros de control y estado Se emplean para controlar el funcionamiento de la CPU
Contador de programa (PC) Contiene la dirección de la instrucción a captar
Registro de instrucción (IR) Contiene la ultima dirección captada
Registro de dirección de memoria (MAR) Contiene la dirección de una posición de memoria
Registro intermedio de memoria (MBR) Contiene la palabra de datos a escribir en memoria, o
la palabra leída mas recientemente
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
La instrucción captada se carga en el IR donde se analizan el codigo de operación y los campos del operando
Se intercambian los datos en memoria por intermedio del MAR y el MBR
El MAR se conecta directamente al bus de direcciones
El MBR se conecta directamente al bus de datos
Uso de los registros
40
Flujo de Datos. Ciclo de extraccion
Depende del diseño particular de la CPU pero en general se cumplen los siguientes pasos:
CARGA
PC contiene la direccion de la proxima instrucción
La direccion se mueve al MAR
La direccion se coloca en el bus de direcciones
La unidad de control requiere la lectura de memoria
El procesador interpreta y ejecuta la acción
Los resultados se colocan en el bus de datos, copiados al MBR y luego al IR
Mientras tanto el PC se incrementa en 1
Flujo de Datos. Ciclo de extraccion
Se examina el IR
Si el direccionamiento es indirecto, se ejecuta este.
Los N bits de la derecha del MBR se transfieren al MAR
La unidad de control requiere la lectura en memoria
El resultado (las direcciones de los operandos) se mueven al MBR
41
Flujo de Datos. Ciclo de extraccion
Flujo de Datos. Ejecucion
Puede tomar muchas formas
Depende de la instruccion a ser ejecutada
Puede incluir
Lectura/escritura de memoria
Entradas/salidas
Transferencias entre registros
Operaciones de la ALU
42
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ciclo de ejecucion
Procesador – Memoria
Los datos se transfieren entre la CPU y la memoria principal
Procesador – E/S
Los datos se transfieren entre la CPU y los módulos de E/S.
Proceso de datos
Operaciones logicas o aritmeticas sobre los datos
Control
Alteracion de la secuencia de operaciones
e.j. Saltos (jump)
Combinacion de los anteriores pasos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Organización del procesador
Captar instrucción: La CPU lee una instrucción de memoria
Captar datos: La ejecucion de una instrucción puede exigir leer datos de la memoria o de un modulo de E/S
Procesar datos: La ejecucion puede exigir llevar a cabo alguna operación aritmetica o logica
Escribir datos: Los resultados pueden exigir escribir datos en la memoria o en un modulo de E/S
43
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ciclo de instrucción Incluye los siguientes subciclos
Captación: Llevar la siguiente instrucción de la memoria a la CPU
Ejecución: Interpretar el código y llevar a cabo la operación indicada
Interrupción: Si esta habilitada, salvar el proceso actual y atender la interrupción. Finalizada esta volver al proceso
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
44
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Seccion de control
Tercera Clase
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
45
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Seccion de Control
Pueden ser mediante SOFTWARE (FIRMWARE) o CABLEADA
SOFTWARE
El corazon es una memoria ROM de 2048 palabras de 41 bits
Cada palabra es una MICROINSTRUCCION
INICIO DE LA ACCION
1. Cuando se prende la computadora, un circuito de inicialización (boostrap) coloca la micro palabra de la dirección o de la memoria de control en el registro de instrucciones del microprograma para su ejecución.
2. De acuerdo a los valores del campo COND del registro MIR, y la salida de la lógica de los saltos de control, se seleccionan las palabras a ejecutar desde alguna de las entradas NEXT, DECODE, JUMP del multiplexador de direcciones de la memoria de control.
3. Cada palabra de 41 bits comprende 11 campos distintos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
46
CAMPO COND (salto condicional)
El microcontrolador rescata la micropalabra siguiente
1. Desde la posicion siguiente
2. Desde la posicion indicada en el cmapo JUMP ADDRESS del MIR
3. Desde los bits de codigo de operación alacenados en %ir
Este campo se interpreta de
acuerdo a la tabla
De acuerdo a las banderas n, z, v o c, o del bit 13 del %ir.
Cuando COND vale 111 la dirección de la memoria de control se toma de los valores del %ir
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
47
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
CORAZON: Memoria ROM de 2048 palabras de 41 bits.
Contiene los valores de todas las lineas que deben controlarse para implementar cada instrucción a nivel de usuario
Es una memoria de control (control store)
Cada palabra de 41 bits en una microinstrucción.
La ejecución de microinstrucciones se controla a traves del registro de microinstrucciones del programa (MIR) del registro de estado %psr y un mecanismo para determinar los saltos, conformado por la UNIDAD DE SALTOS DE CONTROL (CBL CONTROL BRANCH LOGIC) y el MULTIPLEXOR DE DIRECCIONES de la memoria de control
No hay CONTADOR DE PROGRAMAS porque la proxima microinstrucción a realizar se calcula en cada ciclo de reloj
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
48
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
REGISTRO QUE DEBE COLOCARSE EN EL BUS A
ORIGEN DE DATOS PARA EL DECODIFICADOR A
REGISTRO QUE DEBE COLOCARSE EN EL BUS B
ORIGEN DE DATOS PARA EL DECODIFICADOR B
DIRECCION DEL REGISTRO DONDE SE ALMACENARAN LOS DATOS DEL BUS C
LEER O ESCRIBIR EN MEMORIA
11 BITS MENOS SIGNIFICATIVOS DEL
FORMATO DE LAS MICROPALABRAS
ORIGEN DE DATOS PARA EL DECODIFICADOR C
SALTO
CONDICIONAL
EJEMPLO 0 : R[ir] ← AND [R(pc),R(pc)]; READ ;
/Leer una instrucción desde memoria principal y realizar AND
Esta instrucción carga el registro PC en ambos buses A y B , con lo que se transfiere una palabra a la ALU sin producirle modificaciones
49
A
AMUX B
BMUX C
CMUX
RD
WR
ALU
COND
JUMP
ADDR
1 0 0 0 0 0 1 0 0 0 0 0
1. Los campos A y B tienen el formato del PC (Contador de Programa) sin modificaciones 3210:10000002.
A
AMUX B
BMUX C
CMUX
RD
WR
ALU
COND
JUMP
ADDR
1 0 0 0 0 0 0 1 0 0 0 0 0 0
1. Los campos A y B tienen el formato del PC (Contador de Programa) sin modificaciones 3210:10000002.
2. AMUX y BMUX son cero porque estos datos se toman directamente del registro MIR.
50
A
AMUX B
BMUX C
CMUX
RD
WR
ALU
COND
JUMP
ADDR
1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1
1. Los campos A y B tienen el formato del PC (Contador de Programa) sin modificaciones 3210:10000002.
2. AMUX y BMUX son cero porque estos datos se toman directamente del registro MIR.
3. El registro de destino de la operación de lectura es el registro de instrucciones ir cuya identificación binaria es 3710:1001012 en el Campo C.
A
AMUX B
BMUX C
CMUX
RD
WR
ALU
COND
JUMP
ADDR
1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0
1. Los campos A y B tienen el formato del PC (Contador de Programa) sin modificaciones 3210:10000002.
2. AMUX y BMUX son cero porque estos datos se toman directamente del registro MIR.
3. El registro de destino de la operación de lectura es el registro de instrucciones ir cuya identificación binaria es 3710:1001012 en el Campo C.
4. CMUX : 0 porque el valor se toma del MIR
51
A
AMUX B
BMUX C
CMUX
RD
WR
ALU
COND
JUMP
ADDR
1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0 1 0
1. Los campos A y B tienen el formato del PC (Contador de Programa) sin modificaciones 3210:10000002.
2. AMUX y BMUX son cero porque estos datos se toman directamente del registro MIR.
3. El registro de destino de la operación de lectura es el registro de instrucciones ir cuya identificación binaria es 3710:1001012 en el Campo C.
4. CMUX : 0 porque el valor se toma del MIR
5. RD:1 por ser una accion de lectura.
6. WD:0 por no ser una accion de escritura
A
AMUX B
BMUX C
CMUX
RD
WR
ALU
COND
JUMP
ADDR
1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1
1. Los campos A y B tienen el formato del PC (Contador de Programa) sin modificaciones 3210:10000002.
2. AMUX y BMUX son cero porque estos datos se toman directamente del registro MIR.
3. El registro de destino de la operación de lectura es el registro de instrucciones ir cuya identificación binaria es 3710:1001012 en el Campo C.
4. CMUX : 0 porque el valor se toma del MIR
5. RD:1 por ser una accion de lectura.
6. WD:0 por no ser una accion de escritura
7. ALU: 0101 por ser una operación logica AND.
52
A
AMUX B
BMUX C
CMUX
RD
WR
ALU
COND
JUMP
ADDR
1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1. Los campos A y B tienen el formato del PC (Contador de Programa) sin modificaciones 3210:10000002.
2. AMUX y BMUX son cero porque estos datos se toman directamente del registro MIR.
3. El registro de destino de la operación de lectura es el registro de instrucciones ir cuya identificación binaria es 3710:1001012 en el Campo C.
4. CMUX : 0 porque el valor se toma del MIR
5. RD:1 por ser una acción de lectura.
6. WD:0 por no ser una acción de escritura
7. ALU: 0101 por ser una operación lógica AND.
8. COND: 000 porque el control se transfiere a la palabra siguiente
9. JUMPADDR es 0 porque el campo anterior no indica saltos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
SECCION DE CONTROL CABLEADA
53
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
HDL HARDWARE DESCRIPTION LANGUAJE
SECUENCIA DE HDL PARA UN CONTADOR DE MODULO 4.
Sentencias
El contador produce la secuencia de salida 00,01,10,11 y se repite en tanto la linea de entrada valga cero (X)
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
DISEÑO LOGICO DEL CONTADOR MODULO 4 DESCRIPTO EN HDL
SECCION DE DATOS: Relacionada con la generacion de las SALIDAS y el cambio de los valores de cualquier elemento de memoria
SECCION DE CONTROL: Maneja la forma de realizar las transiciones entre una senetencia y otra
54
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Sección de datos
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
SIEMPRE 0
REGISTROS DE DATOS ACCESIBLES POR EL USUARIO %r0-%r31
PROGRAM COUNTER: APUNTA A LA DIRECCION A SER LEIDA EN LA MEMORIA PRINCIPAL
REGISTROS TEMPORARIOS NO ACCESIBLES POR EL MICROPROGRAMADOR
INSTRUCCIÓN EN EJECUCION
CC
SELECCIONAN LOS REGISTROS A LEER O ESCRIBIR
55
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
REGISTRO %r1
32 BITS DE ENTRADA
CLOCK Y SELECCIÓN DEL DECODIFICADOR C. SOLO CAMBIA CUANDO LA SECCION DE CONTROL LO DETERMINA
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Diagrama logico de la ALU
56
Operaciones aritmeticas de la ALU
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Diagrama de estado del ciclo de instruccion
57
Circuito simplificado de un PENTIUM
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Modulos de la computadora
58
MEMORIAS
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Memorias - formas
DOS FORMAS DE ESCRITURA
BIG-ENDIAN: El bit mas significativo en la dirección mas baja
LITTLE-ENDIAN: El bit mas significativo en la dirección mas alta
Little-endian: INTEL
Big-Endian: MOTOROLA, MAINFRAMES IBM, RISC
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
59
Solo se debe tener en cuenta en palabras mayores de 1 byte.
Para un solo byte se utiliza big-endian
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
LOS BITS SE AGRUPAN EN BYTES
EN LA ACTUALIDAD UN BYTE ESTA COMPUESTO POR 8 BITS
LOS BYTES SE AGRUPAN EN PALABRAS
EL TAMAÑO DE UNA PALABRA ESTA DADO POR EL TAMAÑO DE LOS REGISTROS DE LA CPU
60
MEMORIAS Estructura jerarquica
Una estructura jerárquica es una memoria que tenga diferentes niveles, con diferentes velocidades por nivel y diferentes tamaños
Los datos se copian entre niveles adyacentes por vez
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Memorias - Jerarquias
Incrementa la
performance
y los costos
61
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
¿QUIÉN SE OCUPA DEL TRASVASE
ENTRE MEMORIAS?
•LA CPU
•EL SO
EL TRASVASE SE DA SIEMPRE ENTRE CAPAS ADYACENTES
PROCESADOR
BUFFER DE
DIRECCIONES
BUFFER DE
DATOS
CONTROLADOR
DEL BUS
CONTROL
I/O
BUFFER DE
DATOS
PUERTOS
PERIFERICOS
CONTROLADOR DEL SISTEMA
A15…A3
D63…D0
BEx#,ADS#
A31…A0
IORD#
IOWR#
Direccionamiento de E/S
62
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
PROPIEDADES DE LAS DISTINTAS JERARQUIAS DE MEMORIA
TIPO DE
MEMORIA
TIEMPO DE
ACCESO
COSTO POR
MBYTE
TAMAÑO TIPICO
UTILIZADO
COSTO
APROXIMADO
REGISTROS 1 ns ALTO 1 Kb -
CACHE 5 – 20 ns 80 1 Mb 80
MEMORIA
PRINCIPAL 60 – 80 ns 0.7 1 Gb 70
DISCOS 10 ms 0.01 100 Gb 100
Cuarta Clase
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
63
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MEMORIAS INTERNAS
64
PRINCIPIO DE LOCALIDAD
En un programa, la mayor parte de las referencias de
memoria se hacen con respecto a una pequeña cantidad
de direcciones
Cuando un programa hace referencia a una locacion de
memoria, normalmente accede a ella en corto plazo:
LOCALIDAD TEMPORAL.
De igual manera hay una LOCALIDAD ESPACIAL.
Los programas consumen mucho tiempo en
interacciones dando vueltas sobre el mismo punto.
Los accesos a la memoria son mucho mas lentos que la
velocidad de las instrucciones, lo cual implica un
CUELLO DE BOTELLA
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
65
PRINCIPIO DE LOCALIDAD
LOCALIDAD TEMPORAL
Probabilidad de repetir
instrucciones (BUCLES)
LOCALIDAD ESPACIAL
Probabilidad de repetir
instrucciones cercanas
Unidad de
transferencia
BLOQUES
CPU
(bytes)
CACHE
kilobytes
MEMORIA
PRINCIPAL
Gigabytes
PALABRA
BLOQUE
Espacio dividido en LINEAS
Espacio dividido en BLOQUES
Un BLOQUE de memoria
cabe exactamente en una
LINEA del cache
66
EFECTIVIDAD DE LA CACHE
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Organización tipica de un cache
Processor
Figure 4.16 Typical Cache Organization
67
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MEMORIA CACHE DE ASIGNACION DIRECTA La memoria se divide en 227 bloques de 25 = 32 palabras por bloque
La memoria cache consiste en 214 líneas es decir que 227/214 : 213 bloques de memoria principal a cada línea de memoria cache.
Para mantener el control de cual de los 213 bloques se encuentran en cada linea, se agrega un campo de etiqueta de 13 bits
Cada linea de memoria cache se corresponde con un conjunto explicito de bloques de memoria principal.
Cada linea puede recibir mas de un bloque por lo que se le agregan 14 bits a la etiqueta para definir la linea
Es simple de implementar pero puede conducir a errores
Etiqueta Linea Palabra
13 bits 14 bits 5 bits
PUEDE PRESENTAR PROBLEMAS DE COLISIONES
68
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Sistema de memoria INTEL
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Operación de lectura del cache
Receive address
RA from CPU
Is block
containing RA
in cache?
Access main
memory for block
containing RA
e cache
main
y block
Fetch RA word
and deliver
to CPU
Deliver RA word
to CPU
Load main
memory block
into cache slot
Figure 4.15 Cache Read Operation
69
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Memorias
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Diagrama funcional de una celda RAM
70
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
RAM – Memoria de acceso aleatorio
ESTATICAS (SRAM)
• Los bits se almacenan como si fueran en llaves si/no
• No requieren refresco
• Construcción mas compleja
• De mayor tamaño
• Mas caras
• Mas rápidas
• Uso: CACHE
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
RAM – Memoria de acceso aleatorio
DINAMICAS (DRAM)
• Los bits se almacenan como si fueran capacitores
• Requieren refresco
• Construcción mas SIMPLE
• De menor tamaño
• Mas baratas
• Mas lentas
• Uso: MEMORIA PRINCIPAL
71
Memoria de cuatro palabras con cuatro bits por palabra
Ram de 64 palabras de 1 bit
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
72
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
MAPA DE MEMORIA PRINCIPAL
73
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
CS: Chip Select OE: Output Enable WE: Write Enable
CICLO DE LECTURA
DECODIFICACION TOTAL
74
DECODIFICACION PARCIAL
Ciclos estandard de lectura y escritura en un Pentium
75
Ciclo de lectura de rafagas en Intel Pentium
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Modulo de memoria Single-in-line SIMM
Utilizado en las 486, trabajaban de a pares.
Sustituidos por los DIMM
76
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
RAM DIMM Dual In Line Memory Modules
Tienen los contactos de cada cara de la plaqueta separados
NOMBRE CONTACTOS CAPACIDAD
(MB) CLOCK (MHz)
Obs.
SO DIMM SMALL OUTLINE 72 Hasta 512
SO DIMM SMALL OUTLINE 144 Hasta 1 GB
SO DIMM SMALL OUTLINE 200 Hasta 1GB
Se usan en Laptops
SDRAM
SYNCHONOUS DINAMIC
RANDOM ACCES MEMORY
168 64, 128, 256 y
512 66 a 133
Se conecta al clock del sistema. Lee o escribe a un ciclo de reloj por acceso
DDR SDRAM DOUBLE DATA
RATE 184 Hasta 1 GB 200 a 400
Transmiten por dos canales distintos simultáneamente
en el mismo ciclo de reloj
DDR2 SDRAM 240 Hasta 2x2 GB 400 a 1200
Transmiten por cuatro canales simultáneamente
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
SIMM
(486)
DIMM
RAM
(XT y AT)
77
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
SO DIMM
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
DDR2
78
Quinta Clase
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ESPECIFICACIONES DE MOTHERBOARD ASUS
79
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ROM – Memoria de solo lectura
Almacenamiento permanente
• Microprogramables
• Subrutinas
• BIOS
• Tablas de función
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ROM NOMBRE CONTACTOS
CAPACIDAD (MB)
CLOCK (MHz)
Obs.
PROM PROGRAMABLE
READ ONLY MEMORY
28
Los datos almacenados no se pueden modificar
EPROM
ERASABLE PROGRAMABLE
READ ONLY MEMORY
28 Hasta 8
Los datos almacenados se pueden borrar
mediante una luz ultravioleta
EAROM
ELECTRICALLY ALTERABLE READ ONLY
MEMORY
MUY BAJA W: 0,001
R: 1
ESCRITURA 1 mseg LECTURA 1 μseg
E E P R O M
ELECTRICALLY
ERASABLE PROGRAMABLE
READ ONLY MEMORY
Pueden borrarse
y reprogramarse entre 100.000 y 1.000.000 de veces
FLASH Pen drive PC card
etc HASTA 32 GB 20
EEPROM EVOLUCIONADA
80
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ROM
PROM
MEMORIAS PROM COMO ALU
Se usan como UNIDADES DE CONTROL y ALU
Como ALU se almacenan los resultados en las locaciones de memoria que correspondan,
Es util cuando se utilizan palabras de hasta 8 bits
216 x 22 = 218
Donde 216 son dos palabras de 8 bits.
Cantidad de operaciones posibles
Memoria posible
Si fuera con palabras de 32 bits quedaria
264 x 22 = 2128
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
81
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
EPROM
BUSES
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
82
Pipeline
La arquitectura en pipeline consiste en ir transformando un flujo de datos en un proceso comprendido por varias fases secuenciales, siendo la entrada de cada una la salida de la anterior.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
83
CATEGORIAS LINEAL
• Serie de etapas en un arreglo lineal para ejecutar una función especifica sobre un bloque de datos:
• EJECUCION DE INSTRUCCIONES
• CALCULOS MATEMATICOS,
• ACCESOS A MEMORIA.
NO-LINEAL
• Configurada para ejecutar varias funciones en diferentes tiempos, incluyendo realimentaciones
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
1RA GENERACION
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
84
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
2da GENERACION
• DATOS
• Transmiten datos ( a este nivel no hay diferencias entre datos e instrucciones). Performance dada por el ancho:8, 16, 32, 64 bits
• DIRECCIONES
• Identifican la fuente o el destino de los datos
• El ancho del bus determina la máxima capacidad de direccionar memoria del sistema
• CONTROL
• Proveen información de control y temporizacion
ACLARACIONES
• Recordar que lo que se direcciona es a la memoria RAM, no al disco
• Para aumentar la cantidad de direccionamiento de la memoria se utilizan BUSES MULTIPLEXADOS que pueden trabajar tanto como BUSES DE DIRECCION como de DATOS
• Para esta ultima función se utilizan ARBITRADORES DE BUS como el 8289
85
ANCHO DE CANAL
BUS DE DATOS:
Cantidad de bits que pueden ser transferidos simultáneamente.
Ej el bus de datos puede transferir 8 bytes por vez
BUS DE DIRECCIONES:
Cantidad de direcciones diferentes que puede alcanzar el microprocesador. Ej en bus de 32 bits seran 232 (mas de 4.000.000.000 direcciones diferentes)
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
86
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
BRIDGES
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
87
Ciclo de bus
• Tiempo en que la CPU realiza una transferencia de datos completa con el exterior
• En ese tiempo se produce la activación de las señales necesarias para que el procesador realice operaciones de lectura/escritura en la memoria
Ciclo de bus sencillo
Ciclo de bus en rafaga
Ciclos especiales (interrupciones)
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Bus sincronico
88
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Bus asincronico
SEÑALES DE CONTROL
SEÑAL DESDE EL PERIFERICO
Arbitraje de los buses
(a) Arbitraje simple centralizado
(a) Arbitraje centralizado con niveles de prioridad
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
89
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Arbitraje de los buses
(a) Arbitraje simple centralizado
(b) Arbitraje centralizado con niveles de prioridad
(c) Arbitraje descentralizado
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Semantica • PCI: Peripheral Component Interfase
• 133 Mb/s
• SCSI: Small Computer System Interfase
• 40 Mb/s
• ISA: Industry Standard Arquitecture - OBSOLETO
• 16,7 Mb/s
• IDE: Integrated Drive Electronic
• 33 Mb/s
• FIREWIRE (IEEE 1894)
• 25 a 400 Mb/s
• USB: Universal Serie Bus
• 1.0 1,5 Mbps. ; 2.0: 125Mbps; 3.0: 4.8Gbps
90
PCI - TIPOS
Cardbus es un formato PCMCIA de 32 bits, 33 MHz PCI
Compact PCI, utiliza módulos de tamaño Eurocard conectado en una placa hija PCI.
Tarjeta de expansión PCI-X Gigabit Ethernet
PCI 2.2 funciona a 66 MHz
PCI 2.3 permite el uso de 3.3
PCI 3.0 es el estándar final oficial del bus
PCI-X aumenta la transferencia de datos a 133
PCI-X 2.0 especifica un ratio de 266 MHz
Mini PCI es un nuevo formato de PCI 2.2 para utilizarlo internamente en los portátiles
PC/104-Plus es un bus industrial que utiliza las señales PCI
con diferentes conectores.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Dimensiones de las tarjetas
Una tarjeta PCI de tamaño completo tiene un alto de 107 mm (4.2 pulgadas) y un largo de 312 mm (12.283 pulgadas). La altura incluye el conector de borde de tarjeta.
Además de estas dimensiones el tamaño del backplate está también estandarizado. El backplate es la pieza de metal situada en el borde que se utiliza para fijarla al chasis y contiene los conectores externos. La tarjeta puede ser de un tamaño menor, pero el backplate debe ser de tamaño completo y localizado propiamente. Respecto del anterior bus ISA, está situado en el lado opuesto de la placa para evitar errores.
Las tarjeta de media altura son hoy comunes en equipos compactos con chasis Small Form Factor, pero el fabricante suele proporcionar dos backplates, con el de altura completa fijado en la tarjeta y el de media altura disponible para una fácil sustitución.
Controladora PCI SCSI de 32 bits
91
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ejemplo de configuraciones PCI
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
92
SCSI Small Computer System Interfase
• Originada en Macintosh en 1984
• Tres versiones
• SCSI 1: 8 lineas de datos, 5 MHz, 7 dispositivos en serie
• SCSI 2: 8 y 16 lineas de datos, 10 MHz
• SCSI 3.x: 8 y 16 lineas de datos, de 20 a 80 Mb/s según version. Incluye enlaces de coaxil y fibra optica.
• Si bien se considera un BUS, los dispositivos se conectan en serie en forma encadenada (daisy chain)
• Todos los dispositivos trabajan en forma independiente y pueden intercambiar datos entre ellos. Ej: un disco duro puede guardar datos en una cinta sin que intervenga la computadora
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
93
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
ISA con CACHE
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
94
Buses de alta performance
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
IDE – Integrated Drive Electronic
El sistema IDE (Integrated Device Electronics, "Dispositivo con electrónica integrada") o ATA (Advanced Technology Attachment), controla los dispositivos de almacenamiento masivo de datos, como los discos duros y ATAPI (Advanced Technology Attachment Packet Interface) y además añade dispositivos como las unidades CD-ROM.
En el sistema IDE el controlador del dispositivo se encuentra integrado en la electrónica del
dispositivo.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
95
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
96
Sesta Clase
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
AGP – Accelerated Graphics Port
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
97
3ra GENERACION
BUSES SERIE
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
98
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
99
CÁLCULO DE LA VELOCIDAD REAL DE SATA 1.5 GB/S Y SATA 3 GB/S
SATA I SATA II SATA III
Frecuencia 1500 MHz 3000 MHz 6000MHz
Bits/clock 1 1 1
Codificación 8b10b 8b10b 8b10b
bits/Byte 8 8 8
Velocidad real 150 MB/s 300 MB/s 600 MB/s
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
100
IEEE 1394 Firewire
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
101
USB
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
102
IEEE1394 Firewire USB
Numero máximo de dispositivos 63 127
Cambio en caliente Hot pluggin Hot pluggin
Longitud máxima del cable entre dispositivos
4,5 mts 5 mts
Velocidad de transferencia de datos
200 a 400 Mbps 12, 125 o 4800 Mbps dependiendo de la version
Tipos de ancho de banda 400 Mbps 800 Mbps 1 Gbps
ninguno
Implementación en Macintosh Si No
Conección de periféricos interna Si No
Tipos de dispositivos conectables
Videocámaras DV Cámaras digitales alta resolución HDTV (TV alta definición) Cajas de conecciones Discos duros Unidades DVD – ROM Impresoras Escáneres
Teclados Ratones Monitores Joysticks Cámaras digitales Unidades CD – ROM Pendrives Módems etc
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
DVI - Digital Visual Interface
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
103
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
104
Norma Ancho del bus (bits)
Velocidad del bus (MHz)
Ancho de banda
(MB/seg.)
OBSOLETA ISA 8 bits 8 8,3 7,9
OBSOLETA ISA 16 bits 16 8,3 15,9
EISA Arquitectura estándar industrial extendida (EISA, Extended
Industry Standard Architecture) 32 8,3 31,8
Bus local VESA (VESA Local Bus) 32 33 127,2
PCI 32 bits 32 33 127,2
PCI 64 bits 2,1 64 66 508,6
AGP (Acelerated graphic port) 32 66 254,3
AGP (Modo x2) 32 66x2 528
AGP (Modo x4) 32 66x4 1056
AGP (Modo x8) 32 66x8 2112
ATA33 16 33 33
ATA100 16 50 100
ATA133 16 66 133
ATA serial (S-ATA, Serial ATA) 1 180
ATA serial II (S-ATA2, Serial ATA II) 2 380
USB 1 1,5
USB 2,0 1 60
FireWire 1 100
FireWire 2 1 200
105
SCSI-1 8 4,77 5
SCSI-2 - Fast 8 10 10
SCSI-2 - Wide 16 10 20
SCSI-2 - Fast Wide 32 bits 32 10 40
SCSI-3 - Ultra 8 20 20
SCSI-3 - Ultra Wide 16 20 40
SCSI-3 – Ultra 2 8 40 40
SCSI-3 - Ultra 2 Wide 16 40 80
SCSI-3 - Ultra 160 (Ultra 3) 16 80 160
SCSI-3 - Ultra 320 (Ultra 4) 16 80 DDR 320
SCSI-3 - Ultra 640 (Ultra 5) 16 80 QDR 640
ENTRADA / SALIDA (I/O)
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
106
107
Estructura de Software de un controlador
Estructura de Hardware de un controlador
108
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
A
AMUX B
BMUX C
CMUX
RD
WR
ALU
COND
JUMP
ADDR
1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1. Los campos A y B tienen el formato del PC (Contador de Programa) sin modificaciones 3210:10000002.
2. AMUX y BMUX son cero porque estos datos se toman directamente del registro MIR.
3. El registro de destino de la operación de lectura es el registro de instrucciones ir cuya identificación binaria es 3710:1001012 en el Campo C.
4. CMUX : 0 porque el valor se toma del MIR
5. RD:1 por ser una acción de lectura.
6. WD:0 por no ser una acción de escritura
7. ALU: 0101 por ser una operación lógica AND.
8. COND: 000 porque el control se transfiere a la palabra siguiente
9. JUMPADDR es 0 porque el campo anterior no indica saltos
109
E/S y MEMORIA
110
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Entrada/Salida
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Funciones de los módulos de Entrada/Salida
Control y temporizacion
Comunicación con la CPU
Comunicación con el equipo periferico
Almacenamiento de datos
Deteccion de errores
111
FORMA DE TRABAJO: MAESTRO / ESCLAVO
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Modulos de Entrada/Salida
112
Polling
113
Interrupciones
Septima Clase
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
114
Interrupciones
Interrupciones
CLASES DE INTERRUPCIONES
Programada Generada por alguna condición que se produce como resultado de la ejecución de una instrucción: ej. Overflow, división por cero, intentos no validos (memoria no valida, instrucción inexistente, etc)
Temporizadas Generadas por un temporizador interno del procesador al ejecutar alguna función especifica del mismo
Por E/S Generada por un controlador de E/S para indicar la finalización del problema de una operación o avisar condiciones de error
Fallo de Hardware
Generados por fallas de equipo como falta de alimentación o errores de paridad en la memoria
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
115
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Sin Interrupcion
Interrupcion, espera de E/S corta
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
116
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
DMA
DMA
TIEMPO
Ciclo de Instruccion
Ciclo del procesador
Ciclo del procesador
Ciclo del procesador
Ciclo del procesador
Ciclo del procesador
Ciclo del procesador
Ciclo del procesador
Ciclo del procesador
Captación de la
instrucción
Captación de la
instrucción
Captación de la
instrucción
Captación de la
instrucción
Captación de la
instrucción
Captación de la
instrucción
Captación de la
instrucción
Captación de la
instrucción
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Puntos de ruptura para el DMA Punto de ruptura para una interrupción
117
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Interupciones
ADMINISTRACION PROGRAMADA
MEDIANTE INTERRUPCIONES
ACCESO DIRECTO A MEMORIA (DMA)
MEMORIAS EXTERNAS
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
118
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Memorias externas
EEPROM – FLASH
Discos magneticos
Discos opticos
• CD
• CD-WR
• DVD
Cintas magneticas
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Memoria FLASH
119
PEN DRIVE
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
1 Conector USB
2 Dispositivo de control de almacenamiento masivo USB
3 Puntos de Prueba
4 Circuito de Memoria flash
5 Oscilador de cristal
6 LED
7 Interruptor de seguridad contra escrituras
8 Espacio disponible para un segundo circuito de memoria flash
DISCOS RIGIDOS
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
120
Organizacion de un disco rigido
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
121
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Disco rigido
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Captor de disco
122
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Electronica de control del disco
Diagrama logico de interrupciones E/S para una transferencia de disco rigido
123
ADMINISTRACION PROGRAMADA
MEDIANTE INTERRUPCIONES
ACCESO DIRECTO A MEMORIA (DMA)
DMA
TIEMPO
Ciclo de Instruccion
Ciclo del procesador
Ciclo del procesador
Ciclo del procesador
Ciclo del procesador
Ciclo del procesador
Ciclo del procesador
Ciclo del procesador
Ciclo del procesador
Captación de la
instrucción
Captación de la
instrucción
Captación de la
instrucción
Captación de la
instrucción
Captación de la
instrucción
Captación de la
instrucción
Captación de la
instrucción
Captación de la
instrucción
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Puntos de ruptura para el DMA Punto de ruptura para una interrupción
124
Disco magnetico con tres platos
Cabeza de Lectura/escritura
1 por superficie
Dirección del brazo (movimiento combinado
Codificacion Manchester
• (a) Codificacion (NRZ) de ASCII ‘F’;
• (b) Codificacion Manchester encoding de ASCII ‘F’.
125
Bloque de control maestro
Magnetic Drum
126
Tiempo de búsqueda Tiempo que tarda la cabeza en posicionarse en la
pista a leer
Retardo rotacional (o Latencia rotacional)
Tiempo que el controlador del disco espera hasta que el sector buscado rote hasta alinearse con la cabeza
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
TIEMPO DE ACCESO Tiempo de búsqueda + Retardo
rotacional
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
TIEMPO DE TRANSFERENCIA DE DATOS
Tiempo de lectura o escritura con la cabeza posicionada
127
Tiempo de busqueda
Ts: m x n + s
Donde
Ts: Tiempo de búsqueda estimado
m: constante que depende del disco
n: numero de pistas atravesadas
s: Tiempo de comienzo de la busqueda
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ejemplo
Disco economico m: 0,3 mseg
s: 20 mseg
Disco de mejor performance
m: 0,1 mseg
s: 3 mseg
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
128
Retardo rotacional
Tr: 1/2r Disco duro: 3200 rpm → 18,75 mseg/rotacion
Retardo medio 9,375 mseg
7200 rpm → 8,33 mseg/rotacion
Retardo medio 4,165 mseg
Disquette: 600 rpm → 100 mseg/rotacion
Retardo medio 50 mseg UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Tiempo de transferencia (hacia o desde el disco)
Tt: b
vN
Donde
Tt: tiempo de transferencia
b: numero de bytes a transferir
N: numero de bytes de una pista
v: velocidad de rotacion en rpseg
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
129
Tiempo medio de acceso total
Ta: Ts + Tr + Tt
Ta: (m x n + s) + ( 1/2v) + (b/vN) Donde
Ts: Tiempo de busqueda
Tr: Retardo rotacional
Tt: Tiempo de transferencia
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Ejemplo
Leer un fichero de 128 kbytes desarrollado en 256 sectores
Parámetros del disco rígido:
Tiempo de búsqueda media: 20 mseg
Velocidad de trasferencia: 1 Mbyte/seg
Sectores de 512 bytes
32 sectores por pista
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
130
1er Caso: el fichero ocupa todos los sectores de 8 pistas adyacentes (8 pistas x 32 sectores x pista : 256 sectores)
1. Lectura de la primer pista
Tiempo de busqueda: 20 mseg
Retardo rotacional: 9,375 mseg
Leer 32 sectores: 16,7 mseg
46,075 mseg
2. El resto de las pistas se pueden leer sin tiempo de busqueda Retardo rotacional: 9,375 mseg
Leer 32 sectores: 16,7 mseg
26,075 mseg
3. Para leer el fichero entero
Tiempo total: 46,075 mseg + 7 x 26.075 mseg: 228,6 mseg :
0,23 seg UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
2do Caso: el fichero esta escrito en forma aleatoria en el disco (no secuencial)
1. Lectura de la primer pista
Tiempo de busqueda: 20 mseg
Retardo rotacional: 9,375 mseg
Leer 1 sectores: 0,5 mseg
29,875 mseg
2. Para leer el fichero entero
Tiempo total: 256 sectores x 29,875 mseg/sector : 7.648 mseg
:7,65 seg
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
131
Octava Clase
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
DESFRAGMENTAR
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
132
Especificaciones de discos WESTERN DIGITAL
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Modelos Tipo Velocidad Capacidad Uso
WD Raptor SATA 10.000 36 GB-150GB Empresarial
WD RE2-GP SATA IntelliPower* 500GB – 1TB
WD RE2 SATA 7.200 160 GB – 750 GB
WD Raptor X SATA 10.000 150 GB Para Escritorio
WD Caviar SE16 SATA 7.200 250 GB - 750 GB
EIDE 7.200 400 GB - 500 GB
WD Caviar GP SATA IntelliPower* 500GB – 1TB
WD Caviar SE SATA 7.200 40GB – 500GB
EIDE 7.200 40GB – 500GB
WD Caviar SATA 7.200 40GB – 160GB
EIDE 7.200 40GB – 250GB
WD Scorpio SATA 5.400 40GB – 320GB
EIDE 5.400 40GB – 250GB
WD AV SATA 80GB – 500GB Electrónica de consumo
EIDE 80GB – 500GB
WD AV-GP SATA 500GB – 1 TB My Book Live
133
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
RAID 0 RAID 1
RAID 5
134
RAID 1
• Discos espejados
• Los datos se distribuyen a traves de distintos discos
• Se realizan 2 copias de cada bloque en discos separados
• Se leen desde cualquiera de ellos
• Se escribe en ambos
• La recuperacion es muy simple
• Caro
RAID 2
Los discos estan sincronizados
Bloques muy pequeños
• Comunmente palabras o bytes unicos
Correccion de errores calculados a traves de los bits correspondientes en los discos
Multiples discos de paridad almacenan codigos de error de Hamming
Mucha redundancia
• Caro
• No se usa
135
RAID 3
• Similar a RAID 2
• Un solo disco redundante, sin importar el tamaño del array
• Los datos en los discos que fallan se pueden reconstruir de los datos sobrevivientes e informacion de paridad
• Muy altas transferencias de datos
RAID 4
• Cada disco opera independiente
• Bueno para grandes requerimientos de E/S
• Largos bloques de datos
• Paridad bit a bit se calcula en cada disco
• La paridad se almacena en discos de paridad
136
RAID 5
Similar a RAID 4
Paridad distribuida a traves de todos los discos
Usada normalmente en servidores de red
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
RAID 0 RAID 1
RAID 5
137
RAID CATEGORIA NIVEL DESCRIPCION GRADO DE E/S
SOLIC ITADO ENTRADA/SALIDA
GRADO DE TRANSFERENCIAS DE DATOS ENTRADA/SALIDAS
APLICACION TIPICA
Estructura en tiras
0 No redundante Tiras largas EXCELENTE
Tiras cortas EXCELENTE
Aplicaciones que requieren altas prestaciones con datos no críticos
Estructura en espejo
1 Espejo BUENO / REGULAR
REGULAR / REGULAR
Controladores de sistemas; Ficheros críticos
Acceso paralelo 2 Redundancia con código Hamming
POBRE EXCELENTE
3 Bit de paridad intercalado
POBRE EXCELENTE Aplicaciones con numerosas E/S (ej, CAD)
Acceso independiente
4 Bloque de paridad intercalado
EXCELENTE / REGULAR
EXCELENTE / POBRE
5 Paridad distribuida en bloques intercalados
EXCELENTE / REGULAR
EXCELENTE / POBRE
Grado de petición alto, lectura intensiva, consulta de datos
6 Paridad distribuida dual en bloques intercalados
EXCELENTE / REGULAR
EXCELENTE / POBRE Aplicaciones que requieren alta disponibilidad
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
00 00
FF
x 10 Min
Sec
Secto
r
Modo
Datos ECC de la escritura
12 bytes
Sync
4 bytes
Id
2048 bytes 288 bytes
2352 byte
Formato de datos en CD
MODOS
Mode 0=blank data field
Mode 1=2048 byte data+error correction
Mode 2=2336 byte data
UNNOBA - ARQUITECTURA DE COMPUTADORAS
138
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Tipo Diámetro Caras Capas Capacidad
DVD-5 12 cm. 1 1 4,38 Gb
DVD-9 12 cm 1 2 7,96 Gb
DVD-10 12 cm 2 1 8,75 Gb
DVD-18 12 cm 2 2 15,90 Gb
DVD-R 12 cm 1 1 3,68 Gb
DVD-RAM 12 cm 1 1 2,40 Gb
TIPOS DE DVD
Cinta magnetica
UNNOBA - ARQUITECTURA DE COMPUTADORAS
139
PERIFERICOS
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
PERIFERICOS DE INTERACCION Un teclado es un periférico o dispositivo que consiste en un sistema de teclas, como las de una máquina de escribir, que permite introducir datos u ordenes a un ordenador o dispositivo digital
• Teclado QWERTY
• Teclado Dvorak
• Teclado AZERTY
• Teclado QWERTZ
• Teclado Colemak
• Teclado tipo chiclet
• PC 99
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
140
El teclado QWERTY es la distribucion de
teclado más común. Fue diseñado y patentado por Christopher Sholes en 1868 y vendido a Remington en 1873. Su nombre proviene de las primeras seis letras de su fila superior de teclas.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
El monitor o pantalla de computadora, aunque también es común llamarle "pantalla", es un dispositivo de salida que, mediante una interfaz, muestra los resultados del procesamiento de una computadora.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
141
PANTALLAS DE RAYOS CATODICOS
Consiste, en los equipos de sobremesa, en un tubo de rayos catódicos, en éste tres haces de electrones correspondiendo a los tres colores básicos (rojo, verde y azul) inciden sobre una rejilla tras la cual está situada una pantalla de fósforo que se ilumina. Estos haces recorren la pantalla de izquierda a derecha y de arriba a abajo formando la imagen. Hecho esto se sitúan de nuevo en la esquina superior izquierda para formar una nueva imagen.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Cada uno de estos tres haces da lugar a un punto de color básico (rojo, verde o azul), la agrupación de los tres puntos de color básicos da lugar a un punto de la imagen denominado pixel
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
142
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Parámetros de una pantalla
Píxel: Unidad minima representable en un monitor.
Tamaño de punto o (dot pitch): El tamaño de punto es el espacio entre dos fósforos coloreados de un pixel. Es un parámetro que mide la nitidez de la imagen, midiendo la distancia entre dos puntos del mismo color; resulta fundamental a grandes resoluciones.
• Los tamaños de punto más pequeños producen imágenes más uniformes. Un monitor de 14 pulgadas suele tener un tamaño de punto de 0,28 mm o menos.
• Lo mínimo exigible es de 0,28mm. Para CAD o en general para diseño, lo ideal es menos de 0,21
Área útil: El tamaño de la pantalla no coincide con el área real que se utiliza para representar los datos.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
143
• Resolución máxima: es la resolución máxima o nativa (y única en el caso de los LCD) que es capaz de representar el monitor; está relacionada con el tamaño de la pantalla y el tamaño.
• Tamaño de la pantalla: Es la distancia en diagonal de un vértice de la pantalla al opuesto, que puede ser distinto del área visible.
• Ancho de banda: Frecuencia máxima que es capaz de soportar el monitor
• Hz o frecuencia de refresco vertical: son 2 valores entre los cuales el monitor es capaz de mostrar imágenes estables en la pantalla.
• Hz o frecuencia de refresco horizontal : similar al anterior pero en sentido horizontal, para dibujar cada una de las líneas de la pantalla.
• Blindaje: Un monitor puede o no estar blindando ante interferencias eléctricas externas y ser más o menos sensible a ellas, por lo que en caso de estar blindando, o semiblindado por la parte trasera llevara cubriendo prácticamente la totalidad del tubo una plancha metalica en contanto con tierra o masa.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
144
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Parámetro VGA SVGA XGA XVGA
Relación de aspecto
4:3 4:3 4:3 5:4
Resolución horizontal
640 800 1024 1280
Resolución vertical
480 600 768 1024
N. de líneas activas
480 600 768 1024
N. de líneas totales
525 666 806 1068
Ancho de banda (BW)
15,75 MHz 25 MHz 37,5 MHz 63,24 MHz
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Estándar Resolución Escala Escala
normalizada Pixels
CGA 320×200 16:10 1,6:1 64 K
QVGA 320×240 4:3 1,33:1 77 K
B&W Macintosh/Macinto
sh LC 512×384 4:3 1,33:1 197 K
EGA 640×350 aprox. 11:6 1,83:1 224 K
MCGA 640×480 4:3 1,33:1 307 K
HGC 720×348 60:29 2,07:1 251 K
MDA 720×350 72:35 2,06:1 252 K
Apple Lisa 720×360 2:1 2:1 259 K
SVGA 800×600 4:3 1,33:1 480 K
WVGA 850×480 16:9 1,78:1 409 K
XGA 1024×768 4:3 1,33:1 786 K
XGA+ 1152×864 4:3 1,33:1 995 K
WXGA 1280×768 15:9 1,67:1 983 K
WXGA 1360×768[1] 16:9 1,78:1 1020 K
WXGA+ ? 1280×800 16:10 1,6:1 1 M
SXGA 1280×1024 5:4 1,25:1 1'3 M
145
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
WSXGA o WXGA+ 1440×900 16:10 1,6:1 1'4 M
SXGA+ 1400×1050 4:3 1,33:1 1'5 M
WSXGA 1600×1024 25:16 1,56:1 1'6 M
WSXGA+ 1680×1050 16:10 1,6:1 1'8 M
UXGA 1600×1200 4:3 1,33:1 1'9 M
WUXGA 1920×1200 16:10 1,6:1 2'3 M
QWXGA 2048×1152 16:9 1,78:1 2'35 M
QXGA 2048×1536 4:3 1,33:1 3'1 M
WQXGA 2560×1600 16:10 1,6:1 4'1 M
QSXGA 2560×2048 5:4 1,25:1 5'2 M
WQSXGA 3200×2048 25:16 1,56:1 6'6 M
QUXGA 3200×2400 4:3 1,33:1 7'7 M
WQUXGA 3840×2400 16:10 1,6:1 9'2 M
HSXGA 5120×4096 5:4 1,25 21 M
WHSXGA 6400×4096 25:16 1,56:1 26 M
HUXGA 6400×4800 4:3 1,33:1 31 M
WHUXGA 7680×4800 16:10 1,6:1 35 M
LCD (liquid crystal display) vs
PLASMA Una de las diferencias que mas se percibe visualmente es la velocidad de respuesta a los cambios de la imagen. Ejemplo:
Si es reproducida una película en la cual las imágenes cambian continuamente a gran velocidad, en el caso de los televisores o monitores de plasma la respuesta al cambio de imagen es de 3,5 mili segundos como mínimo mientras que los monitores de lcd esta es de 8 mili segundos
•Cuando un televisor o monitor no tiene una buena respuesta a los cambios de imagen esta tiende a pixelarse.
•La imagen se sobrepone con la anterior (se pega) produciendo una imagen distorsionada la cual se aleja de lo real y de la calidad,
Los televisores y monitores de plasma tienen mejor respuesta a los cambios de imagen UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
146
Diferencias básicas entre pantallas de plasma y LCD
Área de visión . Las de LCD son populares en aplicaciones como sistemas de entretenimiento móvil y teléfonos celulares. En el otro extremo ambos tipos pueden rebasar las 60 pulgadas.
Dimensiones y peso de equipo similares. Ángulo de visión Es mayor en el caso de las plasmas. Vida útil Superior LCD (Plasma 30.000 horas, LCD 50.000 horas). Color LCD tiene imágenes más claras y colores más vivos. Las
plasmas tienen mayor diversidad y precisión de color. Brillantez Superior en LCD. Negros Las plasmas definen de mejor manera los negros, mientras
las pantallas de LCD muestran tonos oscuros de gris. Nivel de contraste Superior en plasma.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Pantalla de plasma
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
De la misma manera de un TRC donde la imagen es escaneada a traves de la escena , en los display de plasma, todos los pixel se prenden cuando corresponde. Al no existir haz electronico, luz de fondo o iluminacion de polarizacion , la imagen tiene maryor definicion y brillo.
147
Están formadas por dos filtros polarizantes con filas de cristales líquidos alineados perpendicularmente; aplicando una corriente eléctrica a los filtros se consigue que la luz pase o no dependiendo de que lo permita o no el segundo filtro. Si se intercalan tres filtros adicionales de colores básicos (rojo, verde, azul), se obtienen pantallas que reproducen imágenes en color
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
LCD
EJEMPLO lcd con arduino
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
148
Pitch 16 mm
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Led
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Distancia del público
Altura recomendado del texto (pulgadas)
Pitch recomendable
25 m 50 m 75 m 100 m 150 m 200 m 250 m
0,5" (12.7 mm) 1" (25.4 mm) 1.5" (38.1 mm) 2" (50.8 mm) 3" (76.2 mm) 4" (101.6 mm) 5" (127 mm)
12 mm 16 mm 20 mm 20 mm 23 mm 25 mm 28 mm
149
PLASMA LCD LED
• Contraste 8 9 9
• brillo 9 8 8
• color 8 9 9
• detalle 8 9 9
• Areas exteriores 7 8 8
• Areas cerradas 9 9 9
• Angulo de Vision 9 7 8
• Vida Util 8 9 9
• Ahorro de Energia 7 8 9
• Peso 6 8 9
Pantallas Tactiles
• Resistivas: Son más baratas y no les afectan el polvo ni el agua, y además de ser más precisas pueden ser usadas con un puntero o con el dedo. Sin embargo, pierden hasta un 25% del brillo y son más gruesas, por lo que están siendo sustituidas por otras en los dispositivos móviles que precisan un tamaño y un peso ajustados y mayor brillo en la pantalla por la posibilidad de estar expuestos a la luz directa del sol.
• Capacitivas: La calidad de imagen es mejor, tienen mejor respuesta y algunas permiten el uso de varios dedos a la vez (multitouch). Sin embargo, son más caras y no se pueden usar con puntero normal, sino con uno especial para las pantallas capacitivas.
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
150
Resistivas
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
Capacitivas
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II
151
UNNOBA - ARQUITECTURA DE
COMPUTADORAS II 440
FIN DEL CURSO