guias de trabalhos de laboratÓrio de electrÓnica i · • antes de ligar os aparelhos, programar...

INSTITUTO SUPERIOR TÉCNICO

Departamento de Engenharia Electrotécnica e de Computadores (DEEC)

Área Científica de Electrónica

GUIAS DE TRABALHOS DE

LABORATÓRIO DE

ELECTRÓNICA I

1º. Semestre 2005/06

António Baptista, Ana Teresa Freitas, Jorge R. Fernandes,

Isabel C. Teixeira, J. Paulo Teixeira

Versão 1.0 – 12 Setembro de 2005

3

Índice

Trabalho T1 - Circuitos com Díodos de Junção...........................................................5

1.1. Problemas ....................................................................................................5

Problema 1.1.1 (Díodo de junção)........................................................................5

Problema 1.1.2 (Circuito limitador)......................................................................5

Problema 1.1.3 (Circuito rectificador)..................................................................6

1.2. Montagem de um Circuito Rectificador........................................................7

APÊNDICE 1.A – Programa HIMES ..........................................................................9

APÊNDICE 1.B - Placa de montagem de circuitos (“breadboard”) ............................10

APÊNDICE 1.C – Características do Díodo 1N4003 .................................................11

Trabalho T2 - Transistores MOS e Bipolar (TJB) ......................................................12

2.1. Problemas ......................................................................................................12

Problema 2.1.1 (Curvas Características).............................................................12

Problema 2.1.2 (Polarização estabilizada) ..........................................................12

Problema 2.1.3 (Andares de amplificação simples) ............................................13

Problema 2.1.4 (Modelo incremental) ................................................................13

2.2. Montagem de Circuitos Amplificadores com Transistores de Efeito de Campo

MOS ..............................................................................................................14

2.2.1. Esquema de ligações e lista de material .........................................................14

2.2.2. Dimensionamento ..........................................................................................15

2.2.3. Condução do trabalho experimental...............................................................15

2.2.4. Condução do trabalho de simulação ..............................................................17

2.2.5. Relatório ........................................................................................................17

APÊNDICE 2.A – Características do Circuito Integrado 4007 ...................................19

Trabalho T3 - Portas Lógicas MOS...........................................................................20

3.1. Problemas ......................................................................................................20

Problema 3.1.1 (Inversor CMOS).......................................................................20

3.2. Amplificador CMOS......................................................................................21



4


3.3. Portas Lógicas MOS de duas entradas ............................................................24



3.4. Relatório ........................................................................................................24

Trabalho T4 - Fontes de Corrente ..............................................................................26

4.1. Problemas ......................................................................................................26

Problema 4.1.1 (Fontes de corrente)...................................................................26

Problema 4.1.2 (Amplificadores com carga activa) ............................................26

4.2. Fontes de Corrente .........................................................................................27


4.2.2. Dimensionamento ..........................................................................................28



4.2.5. Relatório ........................................................................................................29

APÊNDICE 4.A – Características do Circuito Integrado 3046 ...................................30

Apêndice A: Relatórios dos Trabalhos.......................................................................31

5

Trabalho T1 - Circuitos com Díodos de Junção

1.1. Problemas

Problema 1.1.1 (Díodo de junção)

Considere o circuito representado na Fig. P1.1.1, para o qual se admite que o díodo de

junção apresenta uma queda de tensão directa 0.7 V a 1 mA.

i D

vDvA

R = 10 kΩv = 5 V A

R

Fig P1.1.1 – Malha elementar

1. Em vista da montagem, espera que o díodo esteja polarizado directa ou

inversamente? Porquê?

2. Calcule vD e iD, considerando que o díodo é representado pelos seguintes modelos:

(a) díodo ideal (modelo linear por troços);

(b) queda de tensão constante (modelo linear por troços);

(c) díodo com resistência (modelo linear por troços);

(d) característica exponencial (admita n = 2).

Compare os resultados, em particular no que se refere à precisão obtida com os

diferentes modelos acima descritos.

3. Qual o valor da potência posta em jogo no díodo?

Problema 1.1.2 (Circuito limitador)

Considere o circuito da Figura P1.1.2, que inclui dois díodos, caracterizados por um modelo

linear por troços descrito por Vγ = 0.7 V e Rγ = 0 Ω, duas fontes de tensão DC (V1 = 75 V, V2 =

30 V), duas resistências (R1 = 100 kΩ, R2 = 200 kΩ) e uma fonte de sinal de variação lenta no

tempo, vI (t), cuja amplitude pode variar entre –100 e + 100 V.

a) Determine a característica de transferência vo (vI), definindo os pontos de quebra e as

inclinações dos vários troços da característica, bem como o estado (condução, ou corte)

dos díodos em cada troço.

6

b) Nesse domínio de tensão de vI, qual a máxima tensão inversa que os díodos têm de

suportar?

V1 V2

R2

R1

D1

D2

+

vi

-

+

vo

-V1 V2

R2

R1

D1

D2

+

vi

-V1 V2

R2

R1

D1

D2

+

vi

-

+

vo

-

Figura P.1.1.2 – Circuito limitador

Problema 1.1.3 (Circuito rectificador)

Considere o circuito representado na Fig. P1.1.3, em que o primário do transformador está

ligado à rede de corrente alternada (50 Hz). Admita que os quatro díodos de junção são

idênticos.

1) Suponha que o condensador C ainda não foi inserido no circuito.

a. Os díodos do circuito rectificador podem ser representados através de um

modelo de díodo ideal? Porquê? E que aproximações introduziria tal

modelação nos resultados?

b. Qual é a forma de onda da tensão v2, na carga R, e qual a função

desempenhada pelos díodos?

c. Qual o valor máximo da corrente directa que os díodos têm de suportar? E o

valor máximo da tensão inversa?

2) Admita agora que insere o condensador C no circuito.

a. Calcule o valor de C para que a ondulação (ripple) de v2 tenha uma amplitude

de aproximadamente 2 V.

b. Represente graficamente v2 (t).

c. Qual o valor estimado da componente contínua da tensão v2 (t)?

230 V 50 Hz

10:1

C v2 R = 50 Ω

Fig 1.1.3 – Circuito rectificador de onda completa

7

1.2. Montagem de um Circuito Rectificador

1. Esquema de ligações e lista de material

Figura 1

OSC – Osciloscópio Hitachi VC-6523 vI – Gerador de funções GFG-8015 PC – Computador R – Resistência (10kΩ ou 470Ω) D – Díodo 1N4003. 2. Condução do trabalho experimental

• Meça as resistências de valor nominal 470Ω e 10kΩ com o ohmímetro. • Efectue a montagem do circuito da figura 1 com R=10kΩ. • Antes de ligar os aparelhos, programar o osciloscópio e o gerador de funcões do

seguinte modo: o Osciloscópio: CH1 – 0,5V/DIV

CH2 – 0,5V/DIV CH1, CH2 – MODE - Alt ou Chop INT TRIGGER - CH1 Time Div – 0,2ms Trigger (disparo) – MODE Auto

SOURCE Int o Gerador de funções: Frequency Range – 1kHz Amplitude – Min Duty – Cal Function – Sinusoidal

• Ligue primeiro o osciloscópio e só depois o gerador de funções. • Ligue o computador pessoal e abra o programa HIMES. Utilize este programa para

capturar todos os sinais visualizados no osciloscópio, de modo a permitir a sua visualização e análise no computador. Imprima as figuras obtidas e comente os resultados.

a) Aumente a amplitude do sinal sinusoidal até atingir 1V.

o Visualize as tensões de entrada vI e a de saída vD no osciloscópio. No computador visualize vI, vD e calcule vR=vI-vD.

R

OSC.

vI vD D ~

CH1 CH2

8

o No computador e utilizando as formas de onda da alínea anterior obtenha vD(vI). Imprima o gráfico resultante.

b) Substitua a resistência de 10kΩ pela de 470Ω. Repita a alínea anterior.

3. Condução do trabalho de simulação

a) Considere apenas o díodo utilizado na montagem anterior. Obtenha por simulação, a sua característica I(V) para as temperaturas de -65ºC,25ºC, 175ºC. Utilize o seguinte modelo para o díodo:

.MODEL D1N4003 D (IS=100e-12 N=2)

Para variar a temperatura utilize a instrução:

.TEMP -65 25 175

b) Repita a simulação anterior considerando no modelo N=1. Justifique as diferenças observadas, relativamente à alínea anterior, na característica I(V).

c) Simule o circuito da Fig.1 utilizando para o díodo o modelo descrito na alínea a), para as temperaturas de 25ºC e 50ºC. Aplique na entrada do circuito uma tensão, vI, sinusoidal com uma amplitude de 1V e uma frequência de 1kHz. Registe a tensão de saída vO(t).

d) Repita a alínea anterior modificando os parâmetros do modelo do díodo de acordo com o descrito na alínea b).

4. Relatório

a) Dos resultados experimentais obtidos em 2. a) e b) obtenha estimativas para a tensão de condução do díodo e para a sua resistência interna.

b) A partir dos resultados de simulação, diga: o Em que situações o comportamento do díodo mais se aproxima do correspondente

ao díodo ideal, mantendo fixo o valor da corrente ID. o Qual a influência da variação da temperatura no funcionamento do circuito.

c) Faça uma análise crítica dos resultados experimentais e de simulação obtidos. d) Não se esqueça de:

o Nos gráficos indicar todas as grandezas representadas. o Indicar as unidades de medida das diferentes grandezas representadas e calculadas.

Nota: Para a realização deste trabalho é necessário que os alunos preparem previamente os ficheiros que vão ser utilizados nas diversas simulações.

9

APÊNDICE 1.A – Programa HIMES

O programa HIMES permite adquirir os sinais visualizados nos osciloscópios e guardar em memória até oito curvas distintas. Indicam-se seguidamente as sequências de comandos em algumas das mais frequentes operações realizadas com o HIMES. 1- Para adquirir os sinais visualizados no osciloscópio deve seguir o seguinte procedimento:

a. No osciloscópio carregar nos botões STORAGE e HOLD. b. Abra o programa HIMES. c. Seleccione o menu DATA e execute READ F1. d. Entre no menu DISPLAY e seleccione WINDOW F2:

• Seleccione SINGLE ou DUAL1 consoante pretende ver um gráfico ou dois gráficos.

• Seleccione as curvas (CH1 e ou CH2 lidas do osciloscópio) que pretende observar no 1º gráfico.

• Execute o comando ESC. e. Se Seleccionou DUAL1 pode voltar ao início de (c.) e repetir o procedimento para o

2º gráfico (DUAL2).

2- Se pretender efectuar cálculos com os sinais adquiridos vá ao menu CALC. Exemplo- Calcular a diferença entre os sinais dos CH1 e CH2:

a. Entre no sub-menu MATH. b. Introduza o operador -. c. Introduza o 1º operando (CH1). d. Introduza o 2º operando (CH2). e. Indique o canal em que pretende guardar o resultado (CH3). f. Se pretender obter o gráfico da curva obtida execute os procedimentos indicados

no ponto anterior alínea d.

3- Se pretender ver dois sinais no modo XY vá ao menu OPTION entre no sub-menu DIV OPTIONS e seleccione XYMODE.

4- Para imprimir um gráfico:

a. Entre no menu DISPLAY e seleccione o comando PRINT b. Entre o nome do ficheiro (c:\temp\*.pcx) de resultados. c. Entre os comentários que entender nas linhas 1 e 2. d. Execute o comando ESC. e. Entre no menu DATA e seleccione QUIT. f. Após sair do HIMES edite o ficheiro *.pcx e imprima-o.

10

APÊNDICE 1.B - Placa de montagem de circuitos

(“breadboard”)1

Figura 1.B. 1- Face superior de uma placa de montagem de circuitos (“breadboard”).

Uma placa de montagem de circuitos “breadboard”, figura 1.B.1, tem vários fios metálicos, geralmente de cobre, interligando os oríficios de ligação. Esses fios são colocados na face inferior da placa e estão dispostos segundo o esquema representado na figura 1.B.2.

Figura 1.B.2 – Face inferior de uma placa de montagem de circuitos indicando a disposição dos fios metálicos de interligação ( ) . Cada fio forma um nó de ligação onde dois ou mais componentes são ligados. Não sendo possível ligar dois componentes directamente ao mesmo nó pode-se estabelecer essa ligação com um fio metálico externo. Os fios de ligação que se estendem a todo o comprimento da placa, na sua parte superior e inferior são normalmente utilizados para ligar as fontes de tensão (figura 1.B1 e 2, A-D).

1 Para mais informações consultar por exemplo:

1- www.proaxis.com/~iguanalabs/breadboard.htm 2- en.wikipedia.org/wiki/Breadboard .

A B

C D

C D

A B

11

APÊNDICE 1.C – Características do Díodo

1N4003

Semiconductor Components Industries, LLC, 2001

March, 2001 – Rev. 71 Publication Order Number:

1N4001/D

1N4001, 1N4002, 1N4003,1N4004, 1N4005, 1N4006,1N4007

1N4004 and 1N4007 are Preferred Devices

Axial Lead StandardRecovery Rectifiers

This data sheet provides information on subminiature size, axiallead mounted rectifiers for general–purpose low–power applications.

Mechanical Characteristics• Case: Epoxy, Molded

• Weight: 0.4 gram (approximately)

• Finish: All External Surfaces Corrosion Resistant and TerminalLeads are Readily Solderable

• Lead and Mounting Surface Temperature for Soldering Purposes:220°C Max. for 10 Seconds, 1/16″ from case

• Shipped in plastic bags, 1000 per bag.

• Available Tape and Reeled, 5000 per reel, by adding a “RL” suffix tothe part number

• Available in Fan–Fold Packaging, 3000 per box, by adding a “FF”suffix to the part number

• Polarity: Cathode Indicated by Polarity Band

• Marking: 1N4001, 1N4002, 1N4003, 1N4004, 1N4005, 1N4006,1N4007

MAXIMUM RATINGS

Rating Symbol 1N4001 1N4002 1N4003 1N4004 1N4005 1N4006 1N4007 Unit

*Peak Repetitive Reverse VoltageWorking Peak Reverse VoltageDC Blocking Voltage

VRRMVRWM

VR

50 100 200 400 600 800 1000 Volts

*Non–Repetitive Peak Reverse Voltage(halfwave, single phase, 60 Hz)

VRSM 60 120 240 480 720 1000 1200 Volts

*RMS Reverse Voltage VR(RMS) 35 70 140 280 420 560 700 Volts

*Average Rectified Forward Current(single phase, resistive load,60 Hz, TA = 75°C)

IO 1.0 Amp

*Non–Repetitive Peak Surge Current(surge applied at rated loadconditions)

IFSM 30 (for 1 cycle) Amp

Operating and Storage JunctionTemperature Range

TJTstg

–65 to +175 °C

*Indicates JEDEC Registered Data

http://onsemi.com

CASE 59–03AXIAL LEAD

PLASTIC

LEAD MOUNTED RECTIFIERS50–1000 VOLTS

DIFFUSED JUNCTION

Preferred devices are recommended choices for future useand best overall value.

MARKING DIAGRAM

See detailed ordering and shipping information on page 2 ofthis data sheet.

ORDERING INFORMATION

AL = Assembly Location1N400x = Device Numberx = 1, 2, 3, 4, 5, 6 or 7YY = YearWW = Work Week

AL1N400xYYWW

1N4001, 1N4002, 1N4003, 1N4004, 1N4005, 1N4006, 1N4007

http://onsemi.com2

ELECTRICAL CHARACTERISTICS*

Rating Symbol Typ Max Unit

Maximum Instantaneous Forward Voltage Drop(iF = 1.0 Amp, TJ = 25°C)

vF 0.93 1.1 Volts

Maximum Full–Cycle Average Forward Voltage Drop(IO = 1.0 Amp, TL = 75°C, 1 inch leads)

VF(AV) – 0.8 Volts

Maximum Reverse Current (rated dc voltage)(TJ = 25°C)(TJ = 100°C)

IR0.051.0

1050

µA

Maximum Full–Cycle Average Reverse Current(IO = 1.0 Amp, TL = 75°C, 1 inch leads)

IR(AV) – 30 µA

*Indicates JEDEC Registered Data

ORDERING & SHIPPING INFORMATION

Device Package Shipping

1N4001 Axial Lead 1000 Units/Bag

1N4001FF Axial Lead 3000 Units/Box

1N4001RL Axial Lead 5000/Tape & Reel



















1N4001, 1N4002, 1N4003, 1N4004, 1N4005, 1N4006, 1N4007

http://onsemi.com3

PACKAGE DIMENSIONS

AXIAL LEADCASE 59–03

ISSUE M

B

DK

KF

F

A

DIM MIN MAX MIN MAX

INCHESMILLIMETERS

A 4.07 5.20 0.160 0.205

B 2.04 2.71 0.080 0.107

D 0.71 0.86 0.028 0.034

F --- 1.27 --- 0.050

K 27.94 --- 1.100 ---

NOTES:

1. ALL RULES AND NOTES ASSOCIATED WITH

JEDEC DO-41 OUTLINE SHALL APPLY.

2. POLARITY DENOTED BY CATHODE BAND.

3. LEAD DIAMETER NOT CONTROLLED WITHIN F

DIMENSION.

1N4001, 1N4002, 1N4003, 1N4004, 1N4005, 1N4006, 1N4007

http://onsemi.com4

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changeswithout further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particularpurpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/orspecifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must bevalidated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applicationsintended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury ordeath may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and holdSCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonableattorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claimalleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATIONCENTRAL/SOUTH AMERICA:Spanish Phone : 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST)

Email : ONlit–[email protected]–Free from Mexico: Dial 01–800–288–2872 for Access –

then Dial 866–297–9322

ASIA/PACIFIC : LDC for ON Semiconductor – Asia SupportPhone : 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time)

Toll Free from Hong Kong & Singapore:001–800–4422–3781

Email : ONlit–[email protected]

JAPAN : ON Semiconductor, Japan Customer Focus Center4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031Phone : 81–3–5740–2700Email : [email protected]

ON Semiconductor Website : http://onsemi.com

For additional information, please contact your localSales Representative.

1N4001/D

NORTH AMERICA Literature Fulfillment :Literature Distribution Center for ON SemiconductorP.O. Box 5163, Denver, Colorado 80217 USAPhone : 303–675–2175 or 800–344–3860 Toll Free USA/CanadaFax: 303–675–2176 or 800–344–3867 Toll Free USA/CanadaEmail : [email protected] Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada

N. American Technical Support : 800–282–9855 Toll Free USA/Canada

EUROPE: LDC for ON Semiconductor – European SupportGerman Phone : (+1) 303–308–7140 (Mon–Fri 2:30pm to 7:00pm CET)

Email : ONlit–[email protected] Phone : (+1) 303–308–7141 (Mon–Fri 2:00pm to 7:00pm CET)

Email : ONlit–[email protected] Phone : (+1) 303–308–7142 (Mon–Fri 12:00pm to 5:00pm GMT)

Email : [email protected]

EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781*Available from Germany, France, Italy, UK, Ireland

12

Trabalho T2 - Transistores MOS e Bipolar (TJB)

2.1. Problemas

Problema 2.1.1 (Curvas Características)

Considere o circuito representado na Fig. P2.1.1, em que o transistor NMOS é

caracterizado por k = 1 mA V-2 e Vt = 2 V.

(a) Calcule iD e vD quando vG = 0; 2.5 e 5 V.

Indique, justificando, para cada valor da tensão vG,

a região de funcionamento do transistor.

(b) Determine o valor máximo de vG para que o

transistor esteja na região de saturação.

(c) Esboce as características de transferência

vD(vG).

Problema 2.1.2 (Polarização estabilizada)

Considere o circuito representado na Fig. P2.1.2, em que os transistores bipolares são

caracterizados, na sua região activa, por β1 = 50 e β2 = 20.

Fig. P 2.1.2

VDD

RD

vD

iD

vG

5 V

5 kDD

D

V

R

== Ω

Fig. P2.1.1

13

1 Calcule as tensões e correntes nos transistores (Sugestão: de início, admita que pode

desprezar a corrente de base de Q2, em comparação com a corrente de colector de Q1)

2 Suponha que, para a temperatura T=100ºC, os valores do ganho de corrente se modificam

para β1 = 100 e β2 = 40. Que variação percentual se verifica nas correntes de colector, IC1 e

IC2?

3 Admita que, ao montar o circuito, ficava inadvertidamente interrompida a ligação de R1.

Como se modificam os pontos de funcionamento em repouso (PFR) de Q1 e Q2?

Problema 2.1.3 (Andares de amplificação simples)

Considere o circuito representado na Fig. P2.1.3, em que o transistor de junção bipolar

(TJB) tem um ganho de corrente β = 100 e uma tensão de Early VA = 50 V.

2.1.3

(a) Em que região de funcionamento deve operar o TJB? Porquê?

(b) Determine o ponto de funcionamento em repouso (PFR) do transistor.

(c) Calcule o ganho de tensão, a impedância de entrada e a impedância de saída.

(d) Se vi for uma tensão alternada sinusoidal com frequência na banda de passagem do

amplificador, determine a sua amplitude máxima para que não haja distorção na tensão

incremental de saída, vo.

Problema 2.1.4 (Modelo incremental)

Considere os circuitos representados na Fig. P2.1.4, em que o transistor NMOS é

caracterizado por Vt = 1.5 V, k = 0.5 mA V-2 e λ-1 = 50 V.

(a) Em que região de funcionamento opera o transistor NMOS? Porquê?

(b) Determine o ponto de funcionamento em repouso (PFR) do transistor.

(c) Calcule o valor dos parâmetros do circuito equivalente incremental.

14

(d) Represente o circuito equivalente incremental para o funcionamento dinâmico do

amplificador e calcule o ganho, a resistência de entrada e a resistência de saída na

banda de passagem (para a qual se admite desprezável a impedância dos

condensadores de acoplamento).

VDD

RD

vI

RG 12 V

5 k

10 M

10 k

DD

D

G

l

V

R

R

R

== Ω= Ω

= Ω

Fig. P2.1.4

vO Rl

2.2. Montagem de Circuitos Amplificadores com

Transistores de Efeito de Campo MOS

2.2.1. Esquema de ligações e lista de material

VDD

RD

VDS

VGS ~

CH1 CH2

OSC.

VDD

RD

vO

vI ~

CH1 CH2

OSC.

R2

R1

C

Figura 1 – Montagem para a medida da

característica VDS(VGS).

Figura 2 – Montagem amplificadora.

15

OSC – Osciloscópio Hitachi VC-6253

MULT – Multímetro Kiptto 1992HZ

vI – Gerador de funções GFG-8015

VDD – Fonte de tensão GPC-3020

PC – Computador

RD –2,2kΩ (22kΩ no ponto 2.2.3.I.b))

R1=150kΩ.

R2 = 330kΩ (150kΩ no ponto 2.2.3.II.b)) .

C = 2,2 μF.

M1n – Transistor de efeito de campo MOS de canal n do integrado 4007.

2.2.2. Dimensionamento Nos pontos I e II admita que no transistor de efeito de campo k=7,3 × 10-4AV-2 e Vt0=1,9V.

I. Determinação da característica VDS(VGS).

Considere a montagem da figura 1 com RD=2,2kΩ, VDD=10V e 0<VGS<5V. Calcule: a) Os valores de VGS e VDS que definem os limites das diferentes zonas de

funcionamento do transistor. b) A característica de transferência VDS(VGS). Se alterar RD para 22kΩ como se

modifica a característica VDS(VGS)?

II. O transistor de efeito de campo (MOSFET) em montagem amplificadora

Considere a montagem da figura 2. Com RD=2,2kΩ e VDD=10V calcule:

a) O ponto de funcionamento em repouso do circuito (PFR). Explique graficamente como se modifica o PFR se se diminuir ou aumentar o valor da resistência R2.

b) O ganho de tensão ivv0 em baixa frequência. Como se modificaria este

ganho com a variação de R2? c) Qual a função do condensador C?

2.2.3. Condução do trabalho experimental

I. Obtenção das características VDS(VGS).

Efectue a montagem do circuito da figura 1 com RD=2,2kΩ. No circuito integrado 4007 ligue o terminal 14 ao terminal positivo da fonte de tensão e o 7 ao negativo.

a) Antes de ligar os aparelhos programar o osciloscópio, a fonte de tensão e o gerador de funções do seguinte modo:

• Osciloscópio: CH1 – 2V/DIV

CH2 – 2V/DIV CH1, CH2 – MODE - Alt ou Chop INT TRIGGER - CH1 Time Div – 2ms

16

Trigger (disparo) – MODE Auto SOURCE Int

• Fonte de tensão: VDD = 0V

• Gerador de funções: Frequency Range – 100Hz Amplitude – Min Duty – Cal Function – Sinusoidal

b) Ligue os aparelhos na seguinte sequência:

• Osciloscópio

• Fonte de tensão – ajuste a tensão de saída tal que VDD=10V. • Gerador de funções.

c) Ligue o computador pessoal e abra o programa Himes.

d)

• Aumente a componente contínua do sinal até 5V (OFFSET): o Cuidado! A tensão de “offset” não pode

tomar valores negativos.2

• Aumente a amplitude do sinal sinusoidal até atingir 5V. o Cuidado! Não exceder os 5V.2

• Visualize as tensões de entrada vI e de saída v0 no osciloscópio. No computador, e a partir das tensões vi e v0, visualize v0(vi).

e)

• Desligue o gerador de funções (coloque a amplitude e a componente contínua do sinal no mínimo).

• Desligue a fonte de tensão.

• Substitua a resistência de 2,2kΩ pela de 22kΩ. • Ligue a fonte de tensão.

• Repita a alínea d). No computador visualize, no mesmo gráfico, as curvas v0(vi) da alínea g) , e a que resulta das tensões vI e v0 observadas nesta alínea.

II. Montagem de um circuito amplificador

Efectue a montagem do circuito da figura 2 com RD=2,2kΩ.

a) Com o multímetro no modo DC meça as tensões contínuas da fonte e nas resistências R1, R2 , RD. Calcule ID, VDS e VGS.

b) Aplicando um sinal sinusoidal de amplitude 50mV em vi, e para as frequências de 100Hz, 1kHz, 10kHz, 100kHz e 1MHz meça o valor da tensão v0 na saída.

c)

• Desligue o gerador de funções.

• Desligue a fonte de tensão.

• Substitua a resistência R2=330kΩ por R2=150kΩ.

• Ligue a fonte de tensão. • Ligue o gerador de funções.

• Repita as alíneas a) e a b) para f=100Hz.

2 O não cumprimento desta condição pode inutilizar o circuito integrado 4007.

17

2.2.4. Condução do trabalho de simulação

I. Características I-V do transistor NMOS

a) Simule com o programa SPICE o circuito da Fig. 1 e obtenha as características iD(vDS) do transistor NMOS (ver Fig. 3), para:

0 V ≤ VDS ≤ 5 V, considerando VGS = 2V, 3V e 4V. Altere o modelo do transistor considerando λ=0,02V-1. Repita a simulação de 1 para VGS=3V e comente as diferenças. Calcule o valor de r0.

b) Simule o circuito da Fig.1, alterando o ficheiro de simulação, para obter as características iD(vGS) do transistor NMOS para:

0 V ≤ VGS ≤ 5 V, considerando VDS = 2.5 V, para três temperaturas

distintas T= -40ºC, 25ºC e 85ºC. 0 V ≤ VGS ≤ 5 V, considerando VDS = 2.5 V, para T=25ºC com

λ=0,02V-1.

M1N

VDSVGS+-

+-

1

0

2

Caracteristica ID(VDS) transistor NMOS **Descricao do Circuito** * *modelo do transistor tipo N* .MODEL N4007 NMOS +TOX=70n KP=73u VTO=1.9V +GAMMA=2.0 CBD=0.2p CBS=0.2p MJ=0.75 +LAMBDA=0 *LAMBDA=20m *Condições de polarização* VDS 1 0 DC 5V

VGS 2 0 DC 3V * *Simulacao do transistor M1N* M1n 1 2 0 0 N4007 L=5u W=100U * *Tipo de Analise* .TEMP -40 25 85 .DC VDS 0V 5V 100mV * *Saidas* .PLOT DC I(VDS) V(1) .PROBE .END

2.2.5. Relatório

a) Dos resultados experimentais obtidos em 2.2.3I. determine: 1. Uma estimativa para a tensão Vt0 e para os limites das diferentes zonas

de funcionamento. Compare com os resultados do dimensionamento. 2. Os valores de VOH, VOL, VIH, VIL e as margens de ruído NMH e NML.

b) Dos resultados experimentais obtidos em 2.2.3II e utilizando o valor de Vt0 determinado na alínea anterior calcule:

1. O ponto de funcionamento em repouso do transistor (ID, VGS, VDS e os valores do parâmetro k e da transcondutância incremental gm.

2. O ganho incremental v0/vi em função da frequência. 3. Compare os resultados de 1. e 2. com os do dimensionamento e da

simulação.

c) Dos resultados de simulação obtidos em 2.2.4 justifique o comportamento do transistor de efeito de campo MOS com a temperatura.

18

d) Indique quais as condições de funcionamento para que o amplificador da figura 2 seja linear.


19

APÊNDICE 2.A – Características do Circuito

Integrado 4007

DATA SHEET

Product specificationFile under Integrated Circuits, IC04

January 1995

INTEGRATED CIRCUITS

HEF4007UBgatesDual complementary pair andinverter

For a complete data sheet, please also download:

• The IC04 LOCMOS HE4000B LogicFamily Specifications HEF, HEC

• The IC04 LOCMOS HE4000B LogicPackage Outlines/Information HEF, HEC

January 1995 2

Philips Semiconductors Product specification

Dual complementary pair and inverterHEF4007UB

gates

DESCRIPTION

The HEF4007UB is a dual complementary pair and an inverter with access to each device. It has three n-channel andthree p-channel enhancement mode MOS transistors.

Fig.1 Schematic diagram.

HEF4007UBP(N): 14-lead DIL; plastic

(SOT27-1)

HEF4007UBD(F): 14-lead DIL; ceramic (cerdip)

(SOT73)

HEF4007UBT(D): 14-lead SO; plastic

(SOT108-1)

( ): Package Designator North America

Fig.2 Pinning diagram.

PINNING

FAMILY DATA, I DD LIMITS category GATES

See Family Specifications for VIH/VIL unbuffered stages

SP2, SP3 source connections to 2nd and 3rdp-channel transistors

DP1, DP2 drain connections from the 1st and 2ndp-channel transistors

DN1, DN2 drain connections from the 1st and 2ndn-channel transistors

SN2, SN3 source connections to the 2nd and 3rdn-channel transistors

DN/P3 common connection to the 3rd p-channeland n-channel transistor drains

G1 to G3 gate connections to n-channel andp-channel of the three transistor pairs

January 1995 3



gates

AC CHARACTERISTICSVSS = 0 V; Tamb = 25 °C; CL = 50 pF; input transition times ≤ 20 ns

VDDV

SYMBOL TYP. MAX.TYPICAL EXTRAPOLATION

FORMULA

Propagation delays

Gn → DN ; DP 5 40 80 ns 13 ns + (0,55 ns/pF) CL

HIGH to LOW 10 tPHL 20 40 ns 9 ns + (0,23 ns/pF) CL

15 15 30 ns 7 ns + (0,16 ns/pF) CL

5 40 75 ns 13 ns + (0,55 ns/pF) CL

LOW to HIGH 10 tPLH 20 40 ns 9 ns + (0,23 ns/pF) CL

15 15 30 ns 7 ns + (0,16 ns/pF) CL

Output transition times 5 60 120 ns 10 ns + (1,0 ns/pF) CL

HIGH to LOW 10 tTHL 30 60 ns 9 ns + (0,42 ns/pF) CL

15 20 40 ns 6 ns + (0,28 ns/pF) CL

5 60 120 ns 10 ns + (1,0 ns/pF) CL

LOW to HIGH 10 tTLH 30 60 ns 9 ns + (0,42 ns/pF) CL

15 20 40 ns 6 ns + (0,28 ns/pF) CL

VDDV

TYPICAL FORMULA FOR P ( µW)

Dynamic power 5 4500 fi + ∑ (foCL) × VDD2 where

dissipation per 10 20 000 fi + ∑ (foCL) × VDD2 fi = input freq. (MHz)

package (P) 15 50 000 fi + ∑ (foCL) × VDD2 fo = output freq. (MHz)

CL = load capacitance (pF)

∑(foCL) = sum of outputs

VDD = supply voltage (V)

January 1995 4



gates

Fig.3 Typical drain current ID and output voltage VO asfunctions of input voltage; VDD = 5 V; Tamb = 25 °C.



January 1995 5



gates

APPLICATION INFORMATION

Some examples of applications for the HEF4007UB are:

• High input impedance amplifiers

• Linear amplifiers

• (Crystal) oscillators

• High-current sink and source drivers

• High impedance buffers.

Fig.6 Voltage gain (Vo/Vi) as a function of supplyvoltage.

Fig.7 Supply current as a function of supplyvoltage.

Fig.8 Test set-up for measuring graphs of Figs 6and 7.

This is also an example of ananalogue amplifier using oneHEF4007UB gate.

January 1995 6



gates

Fig.9 Test set-up for measuring forward transconductance gfs = dio/dvi at vo is constant (see also graph Fig.10).

Fig.10 Typical forward transconductance gfs as a function of the supply voltage at Tamb = 25 °C.

A: average,

B: average + 2 s,

C: average − 2 s, in where ‘s’ is the observed standard deviation.

January 1995 7



gates

Figures 11 to 14 show some applications in which the HEF4007UB is used.

Fig.11 4 MHz crystal oscillator.

Fig.12 High current sink driver.

Fig.13 High current source driver.

January 1995 8



gates

Fig.14 High impedance buffer.

FUNCTION TABLE for Fig.14.

Notes

1. H = HIGH state (the more positive voltage)L = LOW state (the less positive voltage)X = state is immaterial

NOTE

Rules for maintaining electrical isolation betweentransistors and monolithic substrate:

• Pin number 14 must be maintained at the most positive(or equally positive) potential with respect to any otherpin of the HEF4007UB.

• Pin number 7 must be maintained at the most negative(or equally negative) potential with respect to any otherpin of the HEF4007UB.

Violation of these rules will result in improper transistoroperation and/or possible permanent damage to theHEF4007UB.

INPUT DISABLE OUTPUT

H L L

L L H

X H open

20

Trabalho T3 - Portas Lógicas MOS

3.1. Problemas Problema 3.1.1 (Inversor CMOS)

Considere o inversor CMOS da Fig. P 3.1.1 com os transistores NMOS e PMOS adaptados,

caracterizados por Vt = 1 V e k = 25 μA V-2, sendo a tensão de alimentação VDD = 10 V.

M1n

vOvI

M1p

VDD

Fig. P 3.1.1: Inversor CMOS.

(a) Calcule o ponto de funcionamento em repouso do circuito quando vI= 0, 5, 10 V.

Identifique a função (inversora) do circuito.

(b) Represente graficamente a característica de transferência estática v0(v1) e obtenha os

valores de VOH, VOL, VIH e VIL. Identifique, para cada troço da característica estática, a

região de funcionamento de M1n e de M1p.

(c) Quando vI varia entre 0 e 10 V, qual a máxima corrente de dreno dos transistores MOS?

(d) Suponha que a mobilidade de deriva de electrões livres nos canais dos transistores NMOS

é 3 vezes superior à correspondente mobilidade de buracos nos transistores PMOS.

Admita ainda que utiliza transistores NMOS e PMOS de comprimento de canal mínimo,

LN = LP = 0.13 um. Se WN =1.3 um, qual a largura do canal do transistor M1p ?

(e) De acordo com o modelo dos transistores MOS acima caracterizado, qual é o ganho do

circuito na região em que os dois transistores operam na região de saturação? Justifique.

(f) Calcule o atraso de propagação do inversor e a sua potência dissipada, supondo que a

capacidade de carga vale C1 = 1 pF e a frequência de operação é de 1 MHz.

(g) Como poderia reduzir o tempo de atraso de propagação do inversor? Que efeito isso

produziria (i) na característica estática, v0(v1), e (ii) na potência dissipada?

21

3.2. Amplificador CMOS


M1n

vOvI

M1p

VDD

Fig. 1: Amplificador (Inversor) CMOS.

OSC – Osciloscópio Hitachi VC-6253

MULT – Multímetro Kiotto 1992HZ

vI – Gerador de funções GFG-8015 ou

Gerador de impulsos 4001 (alínea 3.2.2 f))

VDD – Fonte de tensão GPC-3020

PC – Computador

RD= 2,2kΩ

M1n , M1p – Transistor de efeito de campo MOS de canal n (p) do integrado 4007.


Efectue a montagem do circuito da figura 1. No circuito integrado 4007 ligue o terminal 14 ao terminal positivo da fonte de tensão e o 7 ao negativo.

a) Antes de ligar os aparelhos programar o osciloscópio, a fonte de tensão e o gerador

de funções do seguinte modo:

• Osciloscópio: CH1 – 2V/DIV CH2 – 2V/DIV CH1, CH2 – MODE - Alt ou Chop INT TRIGGER - CH1 Time Div – 2ms Trigger (disparo) – MODE Auto SOURCE Int

22

• Fonte de tensão: VDD = 0V

• Gerador de funções: Frequency Range – 100Hz Amplitude – Min Duty – Cal Function – Sinusoidal

b) Ligue os aparelhos na seguinte sequência:

• Osciloscópio • Fonte de tensão – ajuste a tensão de saída tal que VDD=10V.

• Gerador de funções.

c) Ligue o computador pessoal e abra o programa Himes.

d) • Aumente a componente contínua do sinal até 5V (OFFSET):

o Cuidado! A tensão de “offset” não pode tomar valores negativos.3

• Aumente a amplitude do sinal sinusoidal até atingir 5V. o Cuidado! Não exceder os 5V.3

• Visualize as tensões de entrada vI e de saída v0 no osciloscópio. No computador, e a partir das tensões vi e v0, visualize v0(vi).

e) Diminua a amplitude do sinal de modo a aplicar na entrada do circuito (vI) um

sinal sinusoidal com 50mV de amplitude. 1. Para f=1kHz varie a tensão de “OFFSET” em torno de 5V e determine

o valor que corresponde ao mávimo de v0. 2. Mantenha o valor da tensão de “OFFSET” e para as frequências de

1kHz, 10kHz, 100kHz e 1MHz meça com o osciloscópio o valor da amplitude das tensões sinusoidais, v0, na saída e de vi na entrada. O que sucederia à forma de onda vo(t) se se aumentasse a amplitude da tensão sinusoidal de entrada, vi?

3. Para f=1kHz varie a tensão de “OFFSET” entre 4,5V e 5,5V. Como varia a tensão v0? Justifique a sua resposta.

f) Verifique o funcionamento do amplificador CMOS como porta lógica inversora:

• Desligue o gerador de funções.

• Substitua o gerador de funções pelo gerador de impulsos. • Programe o gerador de impulsos activando as seguintes opções:

o SQ WAVE o RUN o AMP – 0V o Pulse Spacing –

100ns Vernier – 1

o Pulse Width 100ns Vernier – ajustar de modo a que o período do

sinal seja 1μs.

3 O não cumprimento desta condição pode inutilizar o circuito integrado 4007.

23

• Ligue o gerador de impulsos.

• Aumente a amplitude do sinal rectangular até atingir 10V. • Visualize as tensões de entrada vI e de saída v0 no osciloscópio.

Utilizando os cursores do osciloscópio meça o tempo de atraso de propagação e os tempos de subida e descida.


Admitindo que no transistor MOS de canal n L=5μm e W=100μm e no de canal p L=5μm e W=300μm, simule o circuito da Fig. 1:

a) Determine a característica de transferência v0(v1), e a corrente que percorre os transistores, para as temperaturas de -40ºC, 25ºC e 85ºC . Justifique as variações com a temperatura observadas na característica v0(v1).

b) Faça vI=vi+VI em que VI=5V e vi é um sinal sinusoidal. Nestas condições:

i. Determine o ganho de tensão v0/vi, no intervalo de

frequências entre 10Hz e 100MHz para as temperaturas de -40ºC, 25ºC e 85ºC.

ii. Comente a variação com a frequência e a variação com a temperatura, para uma dada frequência.

c) Quando o sinal vI é rectangular, varia entre 0 e 10V e tem uma

frequência de 1MHz, e introduzindo uma capacidade de carga de 56pF na saída, determine:

i. o sinal v0(t) e as correntes nos transistores para as temperaturas de -40ºC, 25ºC e 85ºC.

ii. Interprete os resultados.

Modelos dos transistores MOS a utilizar na simulação

NMOS PMOS

.MODEL N4007 NMOS +TOX=70N KP=73u VTO=1.9V +GAMMA=2.0 CBD=0.2p CBS=0.2p +MJ=0.75 LAMBDA=20m

.MODEL P4007 PMOS +TOX=70N KP=16u VTO=-1.7V +GAMMA=1.0 +CBD=0.2p CBS=0.2p +MJ=0.75 LAMBDA=20m

24

3.3. Portas Lógicas MOS de duas entradas


VDD

M2n

Y

M2p

M1n

M1p

VDD

M2p

Y

M1p

M1n

M2n

VDD

M2n

Y

M1n

RD=2.2 k

(a) (b) (c)

vAvB

vA

vB

vB

vA

Fig. 2: Portas lógicas MOS de duas entradas.


Monte os circuitos da Fig 2. Com VDD=10V, determine as tensões de saída para os valores das tensões de entrada indicados no quadro seguinte.

VA VB VY Fig. 2(a)

VY Fig. 2(b)

VY Fig. 2(c)

0 V 0 V 0 V 10 V 10 V 0 V 10 V 10 V

3.4. Relatório a) Dos resultados experimentais obtidos em 3.2.2 determine:

1. Os valores de VOH, VOL, VIH, VIL e as margens de ruído NMH e NML. 2. Compare os valores obtidos com os de 2.2.5 a)2.

b) Compare os resultados experimentais obtidos em 3.2.2 com os da simulação efectuada em 3.2.3 para a temperatura de 25ºC.

c) Dos resultados experimentais de 3.3.2 determine: 1. As funções lógicas realizadas 2. A potência posta em jogo em cada uma das situações analisadas nos

circuitos representados nas figuras 2 a) e 2 b). Compare os resultados obtidos para os dois circuitos.

25

d) Dos resultados da simulação efectuada em 3.2.3 verifique quais os efeitos da variação da temperatura no funcionamento do circuito da figura 1 quando:

1. O circuito funciona como amplificador linear. 2. O circuito funciona como uma porta lógica inversora. Como varia a

corrente posta em jogo nos transistores?


26

Trabalho T4 - Fontes de Corrente

4.1. Problemas

Problema 4.1.1 (Fontes de corrente)

Considere o circuito representado na Fig. P4.1.1, em que se admite que os transistores de

junção bipolar são iguais, e caracterizados por uma tensão de Early VA = 100 V e um ganho de

corrente β = 100.

(a) Calcule o valor da corrente estacionária IC2 (admitindo que Q2 opera na região activa

directa de funcionamento) e o erro resultante de se desprezar as correntes de base, em

comparação com as correntes de colector. Qual o mínimo valor da tensão de colector

de Q2 para que seja válida a hipótese de operação deste transistor na região activa?

(b) Determine o valor de R2 para que IC3 = 10 μA. Identifique a função realizada por R2.

(c) Determine a resistência dinâmica das duas fontes de corrente.

Problema 4.1.2 (Amplificadores com carga activa)

Considere o circuito representado na Fig. P 4.1.2, em que os transistores de junção

bipolares do mesmo tipo (NPN, ou PNP) são supostos idênticos, operam na região activa de

funcionamento e são caracterizados por VAN = 100 V, VAP = 50 V e βn = βp = 100.

Identifique a função realizada por cada transistor (Q1 a Q5).

(a) Como poderia realizar, nesta tecnologia bipolar, a fonte de corrente de 10 uA?

(b) Indique, justificando, quantos andares de amplificação o circuito tem.

(c) Calcule o ganho de tensão, vo(vi), a resistência de entrada e a resistência de saída.

27

4.2. Fontes de Corrente


Q1

RREF=10 kΩ

VCC = +5 V

Q2

RC2=10 kΩ

VEE = -5 V

(a) Fonte simples

IREF

IC2

Q1

RREF=10 kΩ

VCC = +5 V

VEE = -5 V

(b) Fonte múltipla

Q2

RC2=10 kΩ

Q3

RC3=10 kΩ

Q4

RC4=10 kΩ

Q5

RC5=10 kΩIREF

IC2 IC3 IC4 IC5

Q1

RREF=10 kΩ

VCC = +5 V

VEE = -5 V

(d) Fonte múltipla com compensação da corr. debase

Q3

Q2

RC2=10 kΩ

Q4

RC4=10 kΩ

Q5

RC5=10 kΩIREF

IC2 IC4 IC5

Q1

RREF=10 kΩ

VCC = +5 V

VEE = -5 V

(c) Fonte simples com correntemúltipla

Q2 Q3

RC0=2.5 kΩ

Q4 Q5

IREF IC0

Fig. 1: Fontes de corrente.

MULT – Multímetro Kiotto 1992HZ VCC, VEE – Fonte de tensão GPC-3020

PC – Computador 5 Resistências de 10kΩ

Q1 ... Q5 – Transistores bipolares npn do integrado 3046.

28

4.2.2. Dimensionamento

a) No circuito da figura 1 (a) determine o valor de IC2. b) No circuito da figura 1 (b) quais os valores de IC2, IC3, IC4? c) No circuito da figura 1 (c) determine o valor de IC0. d) No circuito da figura 1 (d) quais os valores de IC2, IC3 e IC4? E qual a função de Q3?


I. Efectue a montagem da figura 1 (a) e meça com o multímetro: a) VRREF. A partir deste valor obtenha o valor de IREF. b) VRC2. A partir deste valor obtenha o valor de IC2.

II. Efectue a montagem da figura 1 (c) e meça:

a) VRREF. A partir deste valor obtenha o valor de IREF. b) VRC0. A partir deste valor obtenha o valor de IC0.

Nota: Ligue o pino 13 do integrado CA3046 ao terminal negativo da fonte de tensão antes de ligar a fonte.


a) Obtenha as seguintes características do transistor npn:

1. Para as temperaturas de 25ºC e 100ºC obtenha IB(VBE)|VCE=cte, para VCE a variar entre -2V e 2V com incrementos de 1V e VBE a variar entre -3V e 1V. Nota – Na visualização de resultados limite o valor máximo de iB a 10mA.

2. IC(IB)|VCE=cte, para VCE a variar entre 1V e 31V com incrementos de 15V e IB a variar entre 0 e 100mA, para:

i. VAF=100V (valor do modelo). ii. VAF=5000V.

3. IE(IB)|VCE=cte, para VCE a variar entre -1V e -31V com incrementos de -15V e IB a variar entre 0 e 10mA, para:

i. VAR=100V (valor do modelo). ii. VAR=5000V.

4. IC(VCE)|IB=cte, para IB a variar entre 0 e 100μA com incrementos de 20μA e VCE entre -5V e 5V, para:

i. BR=0.1001 (valor do modelo). ii. BR=10.

b) Simule o circuito da figura 1 (a) e obtenha o valor de IC2. c) Simule o circuito da figura 1 (b) e obtenha o valor de IC2. Compare com o valor de

Ic2 obtido na alínea (b). d) Simule o circuito da figura 1 (c) e obtenha o valor de IC0. Qual é a relação com o

valor obtido na alínea (b)? e) Simule o circuito da figura 1 (d) e compare o seu comportamento com o obtido no

circuito da alínea (c). Qual o efeito de Q3? f) Simule os circuitos da figura 2 e obtenha o valor da corrente I0 para os valores de

V0 no intervalo -5 ≤V0 ≤ 5. Compare os comportamentos dos circuitos das figuras (a) e (b).

29

Modelo do transistor bipolar npn a utilizar na simulação

.MODEL CA3046 NPN

+ IS=10.000E-15 BF=145.76 VAF=100 IKF=46.747E-3 ISE=114.23E-15

+ NE=1.4830 BR=.1001 VAR=100 IKR=10.010E-3 ISC=10.000E-15

+ RC=10 CJE=1.0260E-12 MJE=.33333 CJC=991.79E-15 MJC=.33333

+ TF=277.09E-12 XTF=309.38 VTF=16.364 ITF=1.7597 TR=10.000E-9

(a) (b)

Q1

RREF=10 kΩ

VCC = +5 V

Q2

VEE = -5 V

IREF

VOQ1

RREF=10 kΩ

VCC = +5 V

Q2

VEE = -5 V

IREF

VO

Q3

-3.3 V

+-

+-

IO

IO

Fig. 2: Fonte de corrente: (a) simples; (b) cascode

4.2.5. Relatório

Para além da descrição do trabalho efectuado não se esqueça de:

a) Comparar os resultados experimentais obtidos com os circuitos das figuras 1 (a) e (c) com os respectivos resultados obtidos no dimensionamento e na simulação.

b) Comparar os resultados de simulação obtidos com os circuitos das figuras 1 (b) e (d) com os respectivos resultados obtidos no dimensionamento.

c) Na alínea (a) do trabalho de simulação explique os resultados obtidos em cada alínea e indique, em cada gráfico, as diferentes zonas de funcionamento do transistor bipolar de junções npn.


30

APÊNDICE 4.A – Características do Circuito

Integrado 3046

1

CA3046

Data Sheet May 2001 File Number 341.5

General Purpose NPN Transistor Array

The CA3046 consists of five general purpose silicon NPNtransistors on a common monolithic substrate. Two of thetransistors are internally connected to form a differentiallyconnected pair.

The transistors of the CA3046 are well suited to a widevariety of applications in low power systems in the DCthrough VHF range. They may be used as discretetransistors in conventional circuits. However, in addition, theyprovide the very significant inherent integrated circuitadvantages of close electrical and thermal matching.

PinoutCA3046 (PDIP, SOIC)

TOP VIEW

Features

• Two Matched Transistors

- VBE Match . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ±5mV

- IIO Match. . . . . . . . . . . . . . . . . . . . . . . . . . . . .2µA (Max)

• Low Noise Figure . . . . . . . . . . . . . . . . 3.2dB (Typ) at 1kHz

• 5 General Purpose Monolithic Transistors

• Operation From DC to 120MHz

• Wide Operating Current Range

• Full Military Temperature Range

Applications

• Three Isolated Transistors and One DifferentiallyConnected Transistor Pair for Low Power Applications atFrequencies from DC Through the VHF Range

• Custom Designed Differential Amplifiers

• Temperature Compensated Amplifiers

• See Application Note, AN5296 “Application of the CA3018Integrated-Circuit Transistor Array” for SuggestedApplications

Ordering InformationPART NUMBER

(BRAND)TEMP.

RANGE (oC) PACKAGEPKG.NO.

CA3046 -55 to 125 14 Ld PDIP E14.3

CA3046M(3046)

-55 to 125 14 Ld SOIC M14.15

CA3046M96(3046)

-55 to 125 14 Ld SOIC Tapeand Reel

M14.15

SUBSTRATE

1

2

3

4

5

6

7

14

13

12

11

10

9

8

DIFFERENTIALPAIR

Q1

Q5

Q4

Q3

Q2

CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.1-888-INTERSIL or 321-724-7143 | Intersil and Design is a trademark of Intersil Americas Inc. | Copyright © Intersil Americas Inc. 2001

CA3046

Absolute Maximum Ratings Thermal Information

Collector-to-Emitter Voltage (VCEO) . . . . . . . . . . . . . . . . . . . . . 15VCollector-to-Base Voltage (VCBO) . . . . . . . . . . . . . . . . . . . . . . . 20VCollector-to-Substrate Voltage (VCIO, Note 1) . . . . . . . . . . . . . . 20VEmitter-to-Base Voltage (VEBO) . . . . . . . . . . . . . . . . . . . . . . . . . 5VCollector Current (IC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50mA

Operating ConditionsTemperature Range . . . . . . . . . . . . . . . . . . . . . . . . . -55oC to 125oC

Thermal Resistance (Typical, Note 2) θJA (oC/W) θJC (oC/W)PDIP Package . . . . . . . . . . . . . . . . . . . 180 N/ASOIC Package . . . . . . . . . . . . . . . . . . . 220 N/A

Maximum Power Dissipation (Any One Transistor) . . . . . . . 300mWMaximum Junction Temperature (Plastic Package) . . . . . . . .150oCMaximum Storage Temperature Range. . . . . . . . . . -65oC to 150oCMaximum Lead Temperature (Soldering 10s) . . . . . . . . . . . . 300oC

(SOIC - Lead Tips Only)

CAUTION: Stresses above those listed in “Absolute Maximum Ratings” may cause permanent damage to the device. This is a stress only rating and operation of thedevice at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTES:

1. The collector of each transistor of the CA3046 is isolated from the substrate by an integral diode. The substrate (Terminal 13) must be connectedto the most negative point in the external circuit to maintain isolation between transistors and to provide for normal transistor action.

2. θJA is measured with the component mounted on an evaluation PC board in free air.

Electrical Specifications TA = 25oC, characteristics apply for each transistor in CA3046 as specified

PARAMETER SYMBOL TEST CONDITIONS MIN TYP MAX UNITS

DC CHARACTERISTICS

Collector-to-Base Breakdown Voltage V(BR)CBO IC = 10µA, IE = 0 20 60 - V

Collector-to-Emitter Breakdown Voltage V(BR)CEO IC = 1mA, IB = 0 15 24 - V

Collector-to-Substrate Breakdown Voltage V(BR)CIO IC = 10µA, ICI = 0 20 60 - V

Emitter-to-Base Breakdown Voltage V(BR)EBO IE = 10µA, IC = 0 5 7 - V

Collector Cutoff Current (Figure 1) ICBO VCB = 10V, IE = 0 - 0.002 40 nA

Collector Cutoff Current (Figure 2) ICEO VCE = 10V, IB = 0 - See Fig. 2 0.5 µA

Forward Current Transfer Ratio (Static Beta)(Note 3) (Figure 3)

hFE VCE = 3V IC = 10mA - 100 - -

IC = 1mA 40 100 - -

IC = 10µA - 54 - -

Input Offset Current for Matched Pair Q1 and Q2.|IIO1 - IIO2| (Note 3) (Figure 4)

VCE = 3V, IC = 1mA - 0.3 2 µA

Base-to-Emitter Voltage (Note 3) (Figure 5) VBE VCE = 3V IE = 1mA - 0.715 - V

IE = 10mA - 0.800 - V

Magnitude of Input Offet Voltage for Differential Pair|VBE1 - VBE2| (Note 3) (Figures 5, 7)

VCE = 3V, IC = 1mA - 0.45 5 mV

Magnitude of Input Offset Voltage for IsolatedTransistors |VBE3 - VBE4|, |VBE4 - VBE5|,|VBE5 - VBE3| (Note 3) (Figures 5, 7)

VCE = 3V, IC = 1mA - 0.45 5 mV

Temperature Coefficient of Base-to-EmitterVoltage (Figure 6)

VCE = 3V, IC = 1mA - -1.9 - mV/oC

Collector-to-Emitter Saturation Voltage VCES IB = 1mA, IC = 10mA - 0.23 - V

Temperature Coefficient: Magnitude of Input Off-set Voltage (Figure 7)

VCE = 3V, IC = 1mA - 1.1 - µV/oC

DYNAMIC CHARACTERISTICS

Low Frequency Noise Figure (Figure 9) NF f = 1kHz, VCE = 3V, IC = 100µA,Source Resistance = 1kΩ

- 3.25 - dB

Low Frequency, Small Signal EquivalentCircuit Characteristics

Forward Current Transfer Ratio (Figure 11) hFE f = 1kHz, VCE = 3V, IC = 1mA - 110 - -

Short Circuit Input Impedance (Figure 11) hIE f = 1kHz, VCE = 3V, IC = 1mA - 3.5 - kΩ

Open Circuit Output Impedance (Figure 11) hOE f = 1kHz, VCE = 3V, IC = 1mA - 15.6 - µS

∆VBE∆T

---------------

∆VIO∆T

----------------

2

CA3046

Open Circuit Reverse Voltage Transfer Ratio(Figure 11)

hRE f = 1kHz, VCE = 3V, IC = 1mA - 1.8 x 10-4 - -

Admittance Characteristics

Forward Transfer Admittance (Figure 12) YFE f = 1kHz, VCE = 3V, IC = 1mA - 31 - j1.5 - -

Input Admittance (Figure 13) YIE f = 1kHz, VCE = 3V, IC = 1mA - 0.3 + j0.04 - -

Output Admittance (Figure 14) YOE f = 1kHz, VCE = 3V, IC = 1mA - 0.001 + j0.03 - -

Reverse Transfer Admittance (Figure 15) YRE f = 1kHz, VCE = 3V, IC = 1mA - See Fig. 14 - -

Gain Bandwidth Product (Figure 16) fT VCE = 3V, IC = 3mA 300 550 - MHz

Emitter-to-Base Capacitance CEB VEB = 3V, IE = 0 - 0.6 - pF

Collector-to-Base Capacitance CCB VCB = 3V, IC = 0 - 0.58 - pF

Collector-to-Substrate Capacitance CCI VCS = 3V, IC = 0 - 2.8 - pF

NOTE:

3. Actual forcing current is via the emitter for this test.

Electrical Specifications TA = 25oC, characteristics apply for each transistor in CA3046 as specified (Continued)

PARAMETER SYMBOL TEST CONDITIONS MIN TYP MAX UNITS

Typical Performance Curves

FIGURE1. TYPICALCOLLECTOR-TO-BASECUTOFFCURRENTvs TEMPERATURE FOR EACH TRANSISTOR

FIGURE 2. TYPICAL COLLECTOR-TO-EMITTER CUTOFFCURRENT vs TEMPERATURE FOR EACHTRANSISTOR

FIGURE 3. TYPICAL STATIC FORWARD CURRENT TRANSFERRATIO AND BETA RATIO FOR Q1 AND Q2 vsEMITTER CURRENT

FIGURE 4. TYPICAL INPUT OFFSET CURRENT FORMATCHED TRANSISTOR PAIR Q1Q2 vsCOLLECTOR CURRENT

102

10-1

10

1

10-2

10-3

10-4

CO

LLE

CTO

RC

UTO

FF

CU

RR

EN

T(n

A)

0 25 50 75 100 125TEMPERATURE (oC)

VCB = 15VVCB = 10V

VCB = 5V

IE = 0

102

10-1

10

1

10-2

10-3

CO

LLE

CTO

RC

UTO

FF

CU

RR

EN

T(n

A)

0 25 50 75 100 125TEMPERATURE (oC)

IB = 0

VCE = 10V

VCE = 5V

103

EMITTER CURRENT (mA)

VCE = 3V

TA = 25oC

STA

TIC

FO

RW

AR

DC

UR

RE

NT

TR

AN

SF

ER

RA

TIO

(hF

E)

BE

TAR

AT

IO

120

110

100

90

80

70

60

500.01 0.1 1.0 10

0.8

0.9

1.0

1.1

hFE

hFE1hFE2------------- OR

hFE2hFE1-------------

10

1.0

0.1

0.01

INP

UT

OF

FS

ET

CU

RR

EN

T(µ

A)

0.01 0.1 1.0 10COLLECTOR CURRENT (mA)

VCE = 3VTA = 25oC

3

CA3046

FIGURE 5. TYPICAL STATIC BASE-TO-EMITTER VOLTAGECHARACTERISTICS AND INPUT OFFSET VOLTAGEFOR DIFFERENTIAL PAIR AND PAIRED ISOLATEDTRANSISTORS vs EMITTER CURRENT

FIGURE 6. TYPICAL BASE-TO-EMITTER VOLTAGECHARACTERISTIC vs TEMPERATURE FOR EACHTRANSISTOR

FIGURE7. TYPICALINPUTOFFSETVOLTAGECHARACTERISTICSFOR DIFFERENTIAL PAIR AND PAIREDISOLATED TRANSISTORS vs TEMPERATURE

FIGURE 8. TYPICAL NOISE FIGURE vs COLLECTOR CURRENT

FIGURE 9. TYPICAL NOISE FIGURE vs COLLECTOR CURRENT FIGURE 10. TYPICAL NOISE FIGURE vs COLLECTOR CURRENT

Typical Performance Curves (Continued)

0.8

0.7

0.6

0.5

0.40.01 0.1 1.0 10

BA

SE

-TO

-EM

ITT

ER

VO

LTA

GE

(V)

VCE = 3VTA = 25oC

VBE

INPUT OFFSET VOLTAGE

3

2

1

0 INP

UT

OF

FS

ET

VO

LTA

GE

(mV

)

EMITTER CURRENT (mA)

1.0

0.9

0.8

0.7

0.6

0.5

0.4

BA

SE

-TO

-EM

ITT

ER

VO

LTA

GE

(V)

-75 -50 -25 0 25 50 75 100 125TEMPERATURE (oC)

VCE = 3V

IE = 3mA

IE = 1mA

IE = 0.5mA

4.00

3.00

2.00

0.75

0.50

0.25

INP

UT

OF

FS

ET

VO

LTA

GE

(mV

)

0-75 -50 -25 0 25 50 75 100 125

TEMPERATURE (oC)

IE = 10mA

IE = 1mA

IE = 0.1mA

VCE = 3V VCE = 3VRS = 500ΩTA = 25oC

NO

ISE

FIG

UR

E(d

B)

COLLECTOR CURRENT (mA)

20

15

10

5

00.01 0.1 1.0

f = 0.1kHz

f = 1kHz

f = 10kHz

VCE = 3VRS = 1000ΩTA = 25oC

NO

ISE

FIG

UR

E(d

B)


20

15

10

5

00.01 0.1 1

f = 0.1kHzf = 1kHz

f = 10kHz

VCE = 3VRS = 10000ΩTA = 25oC

NO

ISE

FIG

UR

E(d

B)


20

15

10

5

00.01 0.1 1

f = 0.1kHz

f = 1kHz

f = 10kHz

25

30

4

CA3046

FIGURE 11. TYPICAL NORMALIZED FORWARD CURRENTTRANSFER RATIO, SHORT CIRCUIT INPUTIMPEDANCE, OPEN CIRCUIT OUTPUT IMPEDANCE,AND OPEN CIRCUIT REVERSE VOLTAGE TRANSFERRATIO vs COLLECTOR CURRENT

FIGURE 12. TYPICAL FORWARD TRANSFER ADMITTANCE vsFREQUENCY

FIGURE 13. TYPICAL INPUT ADMITTANCE vs FREQUENCY FIGURE 14. TYPICAL OUTPUT ADMITTANCE vs FREQUENCY

FIGURE 15. TYPICAL REVERSE TRANSFER ADMITTANCE vsFREQUENCY

FIGURE 16. TYPICAL GAIN BANDWIDTH PRODUCT vsCOLLECTOR CURRENT

Typical Performance Curves (Continued)

100

10

1.0

0.1

NO

RM

AL

IZE

Dh

PA

RA

ME

TE

RS

0.01 0.1 1.0 10COLLECTOR CURRENT (mA)

VCE = 3Vf = 1kHzTA = 25oC hOE

hFE

hRE

hIE

hFE = 110hIE = 3.5kΩhRE = 1.88 x 10-4

hOE = 15.6µS

AT1mA

hRE

hIE

TA = 25oC, VCE = 3V, IC = 1mA

COMMON EMITTER CIRCUIT, BASE INPUT

FO

RW

AR

DT

RA

NS

FE

RC

ON

DU

CTA

NC

E(g

FE

)O

RS

US

CE

PTA

NC

E(b

FE

)(m

S)

FREQUENCY (MHz)0.1 10 100

-20

-10

0

10

20

30

40

gFE

bFE

1

TA = 25oC, VCE = 3V, IC = 1mACOMMON EMITTER CIRCUIT, BASE INPUT

INP

UT

CO

ND

UC

TAN

CE

(gIE

)O

RS

US

CE

PTA

NC

E(b

IE)

(mS

)

FREQUENCY (MHz)0.1 10 100

0

1

2

3

4

5

6

gIE

bIE

1


OU

TP

UT

CO

ND

UC

TAN

CE

(gO

E)

OR

SU

SC

EP

TAN

CE

(bO

E)

(mS

)

FREQUENCY (MHz)

0

1

2

3

4

5

6

gOE

bOE

0.1 10 1001


RE

VE

RS

ET

RA

NS

FE

RC

ON

DU

CTA

NC

E(g

RE

)O

RS

US

CE

PTA

NC

E(b

RE

)(m

S)

FREQUENCY (MHz)

-2.0

-1.5

-1.0

-0.5

0

bRE

1 10010

gRE IS SMALL AT FREQUENCIESLESS THAN 500MHz

800

700

600

500

400

300

200

100

1000

900

GA

INB

AN

DW

IDT

HP

RO

DU

CT

(MH

z)

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14COLLECTOR CURRENT (mA)

VCE = 3VTA = 25oC

5

6

All Intersil products are manufactured, assembled and tested utilizing ISO9000 quality systems.Intersil Corporation’s quality certifications can be viewed at website www.intersil.com/design/quality/iso.asp.

Intersil products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design and/or specifications at any time without notice.Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be accurate and reliable. How-ever, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third parties which may result from its use.No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

For information regarding Intersil Corporation and its products, see web site www.intersil.com

Sales Office HeadquartersNORTH AMERICAIntersil Corporation2401 Palm Bay Rd.Palm Bay, FL 32905TEL: (321) 724-7000FAX: (321) 724-7240

EUROPEIntersil SAMercure Center100, Rue de la Fusee1130 Brussels, BelgiumTEL: (32) 2.724.2111FAX: (32) 2.724.22.05

ASIAIntersil Ltd.8F-2, 96, Sec. 1, Chien-kuo North,Taipei, Taiwan 104Republic of ChinaTEL: 886-2-2515-8508FAX: 886-2-2515-8369

CA3046

31

Trabalho T5 - Par Diferencial

5.1. Problemas

Problema 5.1.1 (Caract. de transferência. Funcionamento

dinâmico linear)

Considere o circuito representado na Fig. P5.1.1, em que se admite que os transistores Q1 e

Q2 são iguais com β=100.

(a) Esboce as características de

transferência iC1(v1) e v0(v1) quando

RX = 0 e quando RX = 2 kΩ.

(b) Calcule o ganho de tensão com

sinais fracos vo/vi quando RX = 0 e

quando RX = 2 kΩ.

Fig. P.5.1.1

Problema 5.1.2 (Par diferencial MOS)

Considere o circuito representado na Fig. P5.1.2, em que os parâmetros dos transistores

NMOS e PMOS são supostos iguais, sendo k = 10 μA V-2, Vt = 1 V e VA = 50 V.

(a) Calcule iD1/ISS e iD2/ISS quando

vD/(VGS-Vt) = 0, 0.2, 0.5, 1 e 2

(b) Represente graficamente as

características de transferência iD1(v1),

iD2(v1) e v0(v1).

(c) Determine a transcondutância e a

resistência de saída do par diferencial e

calcule o ganho de tensão vo/vi em vazio (Rl

= ∞) e com Rl = 100 kΩ.

1

20

100SSI A

R k

= μ= Ω

Fig. P5.1.2

32

5.2. Par Diferencial


Fig. 1: Par diferencial. O circuito A permite obter um sinal de entrada com uma amplitude

pequena. Os Valores de RA e RB não são críticos mas RB deve ser pequeno.

Figura 2 – Par diferencial com resistências de emissor Rx.

33

Osciloscópio - Hitachi VC-6253

MULT – Multímetro Kiotto 1992HZ

VCC, VEE – Fontes de tensão de +5V e -5V da base de ensaio das bancadas

PC – Computador

1 Resistência de: 10kΩ, 560Ω

2 Resistências de: 2,2kΩ, 10Ω

2 Resistências de: 510Ω

3 Condensadores de 1,55μF

Q1 ... Q4 – Transistores bipolares npn do integrado 3046.

5.2.2. Dimensionamento

Admita que os transistores bipolares têm um ganho de corrente β=100. Assim:

a) No circuito da figura 1 identifique a função de Q1, Q2, Q3, Q4. Em que região de funcionamento devem operar Q1, Q2, Q3 e Q4? Porquê?

b) Calcule o ponto de funcionamento em repouso dos transistores Q3 e Q4 e a corrente de saída da fonte de corrente.

c) Calcule, utilizando o modelo incremental: 1. Os ganhos v01/vi1 e v02/vi1. 2. O ganho de modo diferencial v012/vi1 , a resistência de entrada e a de

saída. 3. O ganho de modo comum (ver figura 3). 4. A relação de rejeição de modo comum.

d) Admita que as resistências RC1 e RC2 não são iguais. Quais os efeitos no comportamento do circuito? E se os transistores Q3 e Q4 não forem iguais?

e) Como se alteram o ponto de funcionamento em repouso e os ganhos de tensão quando se introduzem as resistências de emissor Rx (figura2)?


Nota: Ligue o pino 13 do integrado CA3046 ao terminal negativo da fonte de tensão antes de ligar a fonte.

I. Efectue a montagem da figura 1 e:

a) Com vi=0V: i. Meça com o multímetro as tensões nos diferentes nós do circuito em

relação ao terminal de terra. ii. Determine o ponto de funcionamento em repouso dos transistores Q1,

Q2, Q3, Q4. b) Aplique um sinal sinusoidal a vi com uma frequência de 1kHz e uma amplitude de 10V. Observe:

i. As características de transferência v01(vi1) e v02(vi1) com o osciloscópio em modo xy.

ii. Utilizando o programa Himes, no computador, obtenha e imprima essas curvas. Faça uma estimativa dos ganhos de tensão máximos v01/vi1 e v02/vi1 que pode obter.

34

c) Baixe a amplitude do sinal sinusoidal vi de modo a que a amplitude de vi1 seja 30mV. Para as frequências de 1kHz, 10kHz, 100kHz e 1MHz:

i. Meça, utilizando os cursores do osciloscópio, o valor das amplitudes de v01, v02 e v012 .

ii. Obtenha os ganhos de tensão respectivos em relação a vi1.

Nota: (Para observar v012 ligue v01 ao canal 1 do osciloscópio e v02 ao canal 2; inverta o canal 2 e utilize a função ADD do osciloscópio).

II. Efectue a montagem da figura 2 e repita as alíneas do ponto anterior.

Figura 3 – Montagem do par diferencial que permite a medida do ganho de modo

comum. III. Efectue a montagem da figura 3. Aplique um sinal sinusoidal a vi de amplitude 1V

e frequência 1kHz. Determine o ganho de modo comum v012/vi.


a) Simulando o circuito da figura 1 obtenha as características de transferência de transferência v01(vi) e vo2(vi) e os ganhos de tensão respectivos (derive as características de transferência). b) Repita a alínea anterior para o circuito da figura 2. c) Simule o circuito da figura 3. Obtenha a resistência de entrada de modo comum Ric e o ganho de tensão de modo comum v012/vi. d) Simule o circuito da figura 4. Determine a impedância de entrada diferencial Rid e o ganho diferencial v012/vi. e) Considere o circuito da Figura 4 com um valor de RC1 10% superior ao indicado, e Q3 com uma área 10% superior à de Q4 Faça as simulações necessárias para obter a tensão de desvio de entrada, VOS, e a relação de rejeição de modo

35

comum, CMRR. Nota: Para aumentar a área do transistor em 10 %, no simulador SPICE use uma descrição de elemento do tipo “Q3 NC NB NE NS CA3046 1.1”. NC, NB, NE, NS nós do colector, da base, do emissor e do substrato respectivamente.

RREF=10 k

VCC = +5 V

Q2

VEE = -5 V

IREF

Q3

RC1=2.2 k

Q4

RC2=2.2 k

Q1

vO12

+-vd

id

Figura 4 – Montagem do par em modo diferencial.

Modelo do transistor bipolar npn a utilizar na simulação

.MODEL CA3046 NPN

+ IS=10.000E-15 BF=145.76 VAF=100 IKF=46.747E-3 ISE=114.23E-15

+ NE=1.4830 BR=.1001 VAR=100 IKR=10.010E-3 ISC=10.000E-15

+ RC=10 CJE=1.0260E-12 MJE=.33333 CJC=991.79E-15 MJC=.33333

+ TF=277.09E-12 XTF=309.38 VTF=16.364 ITF=1.7597 TR=10.000E-9

5.2.5. Relatório

Para além da descrição do trabalho efectuado não se esqueça de:

a) Comparar os resultados experimentais obtidos com os respectivos resultados obtidos no dimensionamento e na simulação.

b) Determinar o valor da relação de rejeição de modo comum para a saída v012

utilizando os resultados experimentais. Compare com os valores do dimensionamento e da simulação.


36

Apêndice A: Relatórios dos Trabalhos

Todas as medições e comentários devem ser registados no Relatório, o qual será

entregue no fim da aula de Laboratório (1 exemplar por grupo). Para que tal seja

possível, os alunos de cada grupo de trabalho necessitam realizar o estudo e preparação

prévia, tal como preparar ficheiros de simulação em computador, e reflectir sobre a

natureza dos resultados.

A escrita de um relatório técnico obedece a regras específicas. Nos parágrafos

seguintes indicam-se, sumariamente, algumas destas regras.

A escrita técnica deve ser simples, concisa e curta, e para tal é importante

saber distinguir-se o que é essencial e o que é acessório.

Na escrita do relatório, a não ser que seja essencial à condução do trabalho,

podem utilizar-se expressões já deduzidas na literatura desde que tal seja indicado.

Neste caso o elemento de consulta deve ser indicado na Bibliografia. É também

importante verificar se o modelo (e, portanto, a expressão que o descreve) é válido nas

condições em que está a ser utilizado.

O resultado das medidas efectuadas, e os comentários, devem ser feitos de forma

objectiva e concreta, como por exemplo: “R1=222 Ω” ou “o ganho do circuito A é uma

ordem de grandeza superior ao ganho do circuito B”, em vez de comentários de forma

subjectiva, tal como “o ganho do circuito A é grande”.

As listagens SPICE devem ser comentadas. Para evitar um elevado e

desnecessário número de páginas, pode-se aproveitar as partes que são comuns a

diferentes simulações realizadas sobre o mesmo circuito.

As figuras e os gráficos ou oscilogramas devem ser comentados com objectividade.

Por exemplo, uma figura com a representação de um circuito electrónico pode ter

indicada a numeração dos nós usados num ficheiro tipo SPICE, ou o valor e sentido de

uma corrente de interesse, etc. Nos gráficos deve-se ter os seguintes cuidados:

o indicar as variáveis representadas nos eixos e as respectivas unidades;

o escolher as escalas, de forma a que a curva representada ocupe o maior espaço

possível;

o indicar nas curvas representadas os pontos notáveis, por exemplo os pontos

em que se dá a mudança de zonas de funcionamento de um transistor;

o identificar de forma clara as diferentes curvas num mesmo gráfico.

guias de trabalhos de laboratÓrio de electrÓnica i · • antes de ligar os aparelhos, programar...

Documents