familias logicas

1

Centro de Formação Profissional da Indústria Electrónica

ELECTRÓNICA DIGITALCIRCUITOS LOGICOS

COMBINATORIOS


FAMÍLIAS LÓGICAS

2


Electrónica Digital - Implementação de Circuitos Lógicos Combinatórios 3

FAMÍLIAS LÓGICAS

• Famílias lógicas é uma expressão usada para referir o conjunto de alternativas tecnológicas que existem para o fabrico de circuitos integrados digitais

• As primeiras famílias lógicas diferiam entre si essencialmente pelo facto de os respectivos circuitos integrados serem construídos com base em transístores bipolares (TTL - Transistor-Transistor Logic) ou com base em transístores MOS-FET (MOS - Metal-Oxide-Silicon).



FAMÍLIAS LÓGICAS

• Cada CI (Circuito Integrado) precisa de uma determinada potência eléctrica para operar. Tal potência é fornecida por uma ou mais fontes de tensão, ligadas aos pinos de alimentação do chip.

• Normalmente, só é necessário ligar um único pino para alimentação do chip

• Denomina-se como VCC para a família TTL e VDD para os dispositivos MOS. Assim como GND e VSS respectivamente.

3



FAMILIAS LOGICAS



FAMILIAS LOGICAS

4



FAMILIA TTL

• É uma das famílias mais conhecidas e mais utilizadas• Os transístores bipolares permitem maior rapidez (maior frequência), mas à

custa de maior consumo. • TTL e CMOS constituíram as alternativas principais durante muitos anos,

mas a evolução tecnológica permitiu o aparecimento regular de outras soluções de compromisso entre a velocidade e o consumo:– L (low power), – S (Schottky), – LS (low-power Schottky), – etc.



FAMILIA TTL

• Em 1964, a Texas Instruments Corporation introduziu as séries 54/74 de circuitos integrados TTL-padrão. A série 54 difere da 74 por operar em valores de temperatura e de tensão mais altas.

• Cada fabricante acrescenta um prefixo na descrição do CI, por exemplo: SN7400 (Texas); DM7400 (National Instruments) ou S7400 (Signetics).

5



FAMILIA TTL

• TTL significa Transistor-Transistor – Logic (Lógica Transistor-Transistor). A tensão de alimentação restringe-se a 5V contínuos, tendo, porém, uma faixa de tensão correspondente aos níveis lógicos 0 e 1.

• A figura abaixo mostra as faixas de tensão correspondentes aos níveis lógicos de entrada de um circuito integrado da família TTL.

VIH – Tensão de entrada correspondente ao nível lógico alto (1).VIL – Tensão de entrada correspondente ao nível lógico baixo (0).



FAMILIA TTL

• A figura abaixo mostra as faixas de tensão correspondentes aos níveis lógicos de saída de um circuito integrado da família TTL.

V0H – Tensão de saída correspondente ao nível lógico alto (1).V0L – Tensão de saída correspondente ao nível lógico baixo (0).

6



FAMILIA TTL

• Dentro da família TTL existem varias sub-famílias

O fan-out, também chamado factor de carga, é definido como o número máximo de entradas de circuitos lógicos que uma saída pode alimentar



FAMILIA TTL

• Uma saída TTL age como um absorvedor de corrente no nível lógico BAIXO, recebendo corrente da entrada da porta lógica a que ela estiver conectada.

7



FAMILIA TTL

• Uma saída TTL age como uma fornecedora de corrente quando estiver no nível lógico ALTO, sendo uma corrente de fuga pequena da ordem de 10 μA.



FAMILIA TTL - EXEMPLO

8



TEMPO DE PROPAGAÇÃO

• É uma das mais importantes características que diferencia as famílias lógicas, e uma das que define a nossa escolha em função da velocidade de resposta que pretendemos obter.

• Tempo que demora a propagação da variação de um sinal, desde a entrada da gate até à saída.

• A velocidade de funcionamento será tanto menor quanto maior for o atraso de propagação.




• Apresenta-se abaixo um exemplo de um diagrama de níveis de saída, considerando os respectivos tempos de propagação.

9




• Apresenta-se abaixo um exemplo de um diagrama de níveis de saída, considerando os respectivos tempos de propagação.



TEMPO DE PROPAGAÇÃO-VERIFICAÇÃO

• Para realizar uma análise simplificada do pior caso de propagação na lógica de um circuito sem qualquer realimentação, basta estimar-mos o pior dos casos de atrasos.

• Considere o seguinte circuito:

10




• A até S – dois caminhos– 22ns + 20ns = 42ns (mais longo) – 15ns + 20ns = 35ns

• A até C – um caminho– 15ns + 15ns = 30ns

• B até S – dois caminhos– 22ns + 20ns = 42ns (mais longo) – 15ns + 20ns = 35ns

• B até C – um caminho– 15ns + 15ns = 30ns




• Conclui-se então que a situação ou situações mais desfavoráveis são:– A até S, passando por X – 42ns– B até S, passando por X – 42ns

11



FAN-OUT

• Fan-Out (ou saída em leque) é a quantidade de portas lógicas que podem ser conectadas na saída de uma outra porta lógica da mesma família. É dada pela fórmula:

Fan-Out = min (nH, nL)



FAN-OUT

12



FAN-OUT



FAN-OUTPara conectar mais cargas, a porta de saída deveria ser capaz de fornecer mais corrente. Uma forma de realizar isso seria através das portas de colector aberto. Por exemplo, para alimentar 15 cargas TTL pode-se usar o C.I. 7401 (4 portas NAND de colector aberto):

13



FAN-OUT



ACCIONAMENTO DE DISPOSITIVOS

• Um LED para ser acesso precisa ter uma queda de tensão de cerca de 1,5V e uma corrente de cerca de 10 mA até 25 mA. As figuras abaixo mostram como se pode accionar ou não um LED:

14



TTL – COLECTOR ABERTO



TTL – COLECTOR ABERTO

• São dispositivos em que as suas saídas possuem um transístor nos quais o colector não tem ligação (ou está em aberto). Nestes componentes as saídas devem ser ligadas à alimentação (Vcc) através de uma resistência (conhecido com resistência elevadora ou de Pull-up).

• A vantagem deste componente está na possibilidade de poder alimentar um outro circuito que exija uma corrente maior do que aquela que a família TTL consegue fornecer.

15



TTL - TRISTATE

• É um TTL modificado que permite conectar as saídas directamente, sem a necessidade de usar os dispositivos de colector aberto, possui uma capacidade maior de fornecer corrente. A vantagem é a redução do tempo de comutação necessário para mudar o estado de saída. A figura seguinte mostra uma porta NAND com saída em tri-state.



TTL - TRISTATE

16



TTL - PORTAS



FAMILIA CMOS

• A tecnologia MOS é normalmente a preferida para a implementação de circuitos mais complexos, quer por apresentar menores requisitos de área por transístor, quer por apresentar menor consumo.

• TTL e CMOS constituíram as alternativas principais durante muitos anos, mas a evolução tecnológica permitiu o aparecimento regular de outras soluções de compromisso entre a velocidade e o consumo:

• Em CMOS, temos as variantes HC (high-speed CMOS) e HCT (compatível pino a pino com os TTL).

17



FAMILIA CMOS

• CMOS significa Complementary Metal Oxide Semiconductor (Semicondutor de Óxido-Metal Complementar), usa tanto FETs canal-N quanto canal-P no mesmo circuito, de forma a aproveitar as vantagens de ambas as famílias lógicas.

• As características principais desta família são o reduzido consumo de corrente (baixa potência), alta imunidade a ruídos e uma faixa de alimentação que se estende de 3V a 15V ou 18V dependendo do modelo.



FAMILIA CMOS

• O processo de fabricação do CMOS é mais simples que o do TTL, possuindo também uma densidade de integração maior, porém são mais lentos do que os TTL, apesar da nova série CMOS de alta velocidade competir em pé de igualdade com as séries TTL 74 e 74LS.

• A família CMOS possui, também, uma determinada faixa de tensão para representar os níveis lógicos de entrada e de saída, porém estes valores dependem da tensão de alimentação e da temperatura ambiente.

18



FAMILIA CMOS -SERIES

• As Séries 4000/14000. As séries 4000 e 14000, introduzidas pela RCA e Motorola Inc, respectivamente, foram as primeiras séries da família CMOS. A série 4000B possui alguns melhoramentos com relação à série 4000A, suportando correntes de saída mais altas.

• A Série 74C. Essa série CMOS é compatível ao CI TTL de mesmo número com relação à função e pinagem. A performance da série 74C é semelhante à da série 4000.



FAMILIA CMOS -SERIES

• A Série 74HC (CMOS de Alta Velocidade). A série 74HC possui tempos de comutação compatíveis com a série TTL 74LS e 10 vezes menor que a série 74C, além de suportar maiores correntes de saída.

• A Série 74HCT. Esta também é uma série CMOS de alta velocidade e foi desenvolvida para trabalhar com tensões compatíveis com a lógica TTL. Desse modo, CIs 74HCT podem ser ligados diretamente com CIs TTL.

19



FAMILIA CMOS - EXEMPLO



CMOS - PORTAS

20



INTERFACE – TTL/CMOS

• O problema na ligação entre uma porta TTL e uma porta CMOS acontece no nível alto. O TTL pode fornecer um nível alto de saída de 2,4 V até 5 V, mas o CMOS só reconhece o nível alto a partir de 3,5 V. Para o nível baixo o problema não ocorre, uma vez que a janela TTL baixa se encaixa na janela CMOS baixa:



INTERFACE – TTL/CMOS (SOLUÇÃO?!)

• A solução seria utilizar uma resistência elevatória• Ou na outra opção seria utilizar um TTL de colector aberto

21



LIMITADOR SCHMITT-TRIGGER

• Converte variações lentas na entrada em transições rápidas na saídas.

• Indicado para interface entre sinais de variações lentas e circuitos lógicos.

• Útil para recepção de sinais com ruído.• Entradas não ligadas:

– forçar a L: ligar a GND– forçar a H: ligar a Vcc (através de uma resistência de pull-up –

1kΩ e, std TTL -)



LIMITADOR SCHMITT-TRIGGER

22



FAMILIA ECL

• ECL significa Emitter Coupled Logic (Lógica Acoplada por Emissor)• A ECL é a família de circuitos lógicos mais rápida, tendo sido

projectada de forma a não permitir a saturação dos transístores bipolares com objectivo de aumentar a velocidade de comutação

• O ECL emprega um par diferencial de transístores bipolares operando como interruptor de corrente.

• Propicia técnicas de “switching” por lógica de modo de corrente.• A ECL é utilizada em circuitos SSI, MSI, LSI e VLSI.



FAMILIA ECL

• O circuito é menos afectado por ruído dado sua natureza diferencial.• A corrente drenada de fonte permanece constante durante o

“switching”.• A disponibilidade de saídas complementares simplifica o projecto

lógico de ECL.• Os níveis de saída são definidos em relação a VCC e podem ser

estáveis fazendo VCC=0.

23



FAMILIA ECL

• Função de Transferência para um par diferencial bipolar



FAMILIA ECL

• SUB-FAMILIAS ECLECL 10 K ECL 100

Tempo de atraso de propagação 2 ns 0.75 nsDissipação de potência por porta 25 mW 40 mWProduto atraso potência 50 pJ 30 pJ

24



FAMILIA ECL

• Exemplo de Porta Lógica



ACCIONAMENTO DE DISPOSITIVOS• Na primeira figura:

– Corrente de saída baixa da porta NAND = 16mA (Usar uma corrente de 15 mA)

– R= U/I = (5-1,5)/15mA = 0,233 K• Na segunda figura, a corrente de saída alta da porta NAND = 400 µA. Esta

corrente é muito baixa, não dá para accionar o LED, uma vez que o LED precisa de pelos menos 10-15 mA.

• Na terceira figura, temos uma forma de accionar o LED utilizando um transístor como drive. Calcular primeiro resistência R1. Considerando a queda do LED de 1.5 V e uma corrente de 15 mA….

• NOTA: Para funcionar correctamente transístor deve ter a resistência de base pelo menos igual a 10 vezes a resistência no colector.

25



PARÂMETROS DE COMPARAÇÃO ENTRE FAMILIAS LÓGICAS DIGITAIS• FAN-IN – especifica o número de entradas disponíveis numa gate • FAN-OUT – especifica o número de cargas padrão que uma saída de uma gate típica pode

alimentar sem comprometer o seu desempenho • MARGEM DE RUÍDO – tensão de ruído externa máxima que sobreposta a um valor de entrada

normal não causa comutações indesejáveis na saída do circuito • DISSIPAÇÃO DE POTÊNCIA – potência consumida pela gate, disponibilizada pela fonte de

alimentação. Muita da potência consumida é dissipada na forma de calor, de modo que este factor deve tomar-se em consideração em relação aos requisitos de temperatura de funcionamento e arrefecimento do dispositivo

• ATRASO DE PROPAGAÇÃO – tempo que demora a propagação da variação de um sinal, desde a entrada da gate até à saída. A velocidade de funcionamento será tanto menor quanto maior for o atraso de propagação. O atraso de propagação é o parâmetro mais importante ao nível do projecto lógico

• FREQUÊNCIA DE TRABALHO – É a frequência para a qual a porta lógica consegue fornecer uma resposta aceitável, de acordo com o que foi especificado na elaboração do circuito.



EVOLUÇÃO DA TECNOLOGIA LOGICA

Com objectivo de aumentar a escala de integração, várias séries lógicas operam com tensões de 3,3V e novas séries funcionam com 2,5V. Os CPUs mais recentes são dispositivos de 2,5-2,7V e chips de RAM dinâmica de 3,3V são usadas em PCs.

26



EVOLUÇÃO DA TECNOLOGIA LOGICA• Família CMOS

– 74LVC (CMOS de baixa tensão - Low-voltage CMOS): pode lidar com lógica de 3,3V e 5V; – 74ALVC (CMOS de baixa tensão avançada - Advanced low-voltage CMOS): aplicações de

interface de barramento de 3,3V; – 74LV (baixa tensão - Low-voltage): opera apenas com lógica de 3,3V; – 74AVC (CMOS de tensão muito baixa avançada - Advanced very-low-voltage): optimizada

para sistemas de 2,5V a 2ns, rivalizando com 74AS. • Família BiCMOS:

– 74LVT (BiCMOS de baixa tensão - Low-voltage BiCMOS technology): pode lidar com lógica de 3,3V e 5V;

– 74ALVT (BiCMOS de baixa tensão avançada - Advanced low-voltage BiCMOS technology): operação de 3,3V ou 2,5V a 3ns;

– 74ALB (BiCMOS de baixa tensão avançada - Advanced low-voltage BiCMOS): interfaces de barramento de 3,3V com accionamento de 25mA a 2,2ns.



FIM

27


PORTAS LÓGICAS



Porta lógica AND (e)

A B S

0 0 0

0 1 0

1 0 0

1 1 1

S = A x B

Símbolo antigo Expressão da função Tabela de verdade

A

B

S

Símbolo novo

+_A B

S

Analogia da porta lógica AND com um circuito eléctrico:

Quando as duas entradas (A e B) são zero (interruptores desligados) a saída (S) também é zero (lâmpada apagada).

Quando uma só das entradas é 1 (um só interruptor ligado) a saída (S) é zero (lâmpada apagada).

Quando as duas entradas (A e B) são 1 (os dois interruptores ligados) a saída (S) também é 1 (lâmpada acesa),

CONCLUSÃO: Só temos o nível lógico 1 na saída quando todas as entradas forem 1 (neste caso, Ae B)

28



A B S

0 0 1

0 1 1

1 0 1

1 1 0

Símbolo antigo Expressão da função Tabela de verdadeSímbolo novo

S = A x B

A

B

S

Negação

A porta lógica NAND é uma porta lógica AND com a saída negada.

Pode observar-se que os níveis lógicos da saída (S) da tabela de verdade NAND é a negação dos níveis lógicos da saída (S) da tabela de verdade AND.

Porta lógica NAND (não e)



Porta lógica OR (ou)A B S

0 0 0

0 1 1

1 0 1

1 1 1

S = A + B


Analogia da porta lógica OR com um circuito eléctrico:

Quando as duas entradas (A e B) são zero (interruptores desligados) a saída (S) também é zero (lâmpada apagada).

Quando uma só das entradas é 1 (um só interruptor ligado) a saída (S) é um (lâmpada acesa).

Quando as duas entradas (A e B) são 1 (os dois interruptores ligados) a saída (S) também é 1 (lâmpada acesa),

CONCLUSÃO: Só temos o nível lógico 0 na saída quando todas as entradas forem 0.

1

A

B

S

+ _A

B

S

29



A B S

0 0 1

0 1 0

1 0 0

1 1 0


S = A + B

A porta lógica NOR é uma porta lógica OR com a saída negada.

Pode observar-se que os níveis lógicos da saída (S) da tabela de verdade NOR é a negação dos níveis lógicos da saída (S) da tabela de verdade OR.

1A

B

S

Negação

Porta lógica NOR (não ou)



A S

0 1

1 0


S = A 1A S

O nível lógico da saída (S) é a negação do nível lógico da entrada (A).

Porta lógica NOT (negação)

30



Porta Exclusive OR(ou exclusivo)

A B S

0 0 0

0 1 1

1 0 1

1 1 0


S = A B= 1

A

B

S

A saída é 1 se uma entrada é 1 ou a outra entrada é 1, mas não ambas.

De outro modo: o valor da saída (S) é 1 se as entradas (A ou B) são diferentes e 0 se são iguais.



Porta EXclusive NOR(não ou exclusivo)

A B S

0 0 1

0 1 0

1 0 0

1 1 1


= 1

A

B

S S = A B

A porta lógica abreviadamente designada por EX-NOR é uma porta lógica EX-OR com a saída negada.

Pode observar-se que os níveis lógicos da saída (S) da tabela de verdade EX-NOR é a negação dos níveis lógicos da saída (S) da tabela de verdade EX-OR.

Negação

31


TEOREMAS ALGEBRA




FIM

familias logicas

Documents