Download - Transistores Unipolares - JFET e MOSFET

JFET / MOSFET

Sete Lagoas/MG Fevereiro de 2009.

2Eletrnica Analgica I

Transistores Unipolares: FET, JFET e MOSFET

FUNDAMENTOS DA ELETRNICA (EA1)

Transistores UnipolaresFET/ JFET/ MOSFET



ndice AnalticoINTRODUO 1 FET (Field Effect Transistor) Transistor de Efeito de Campo - JFET 1.1 Histria 1.2 Funcionamento do FET 1.3 Compreenso 1.4 Caractersticas mais Importantes do JFET 1.5 Princpio de Funcionamento 1.6 Polarizao e Reta de Carga 1.7 Consideraes Gerais 1.8 Trancondutncia gm 1.9 Consideraes Gerais 1.10 Curva de Transcondutncia 1.11 Aplicaes 2 - MOSFET 2.1 Constituio Interna e Funcionamento 2.2 MOSFET Tipo Deplexo 2.3 Caractersticas Importantes 2.4 MOSFET Tipo Intensificao (Enhancement) 2.5 VMOS-FET (MOSFET de Construo Vertical) 2.6 Particularidades dos Transistores MOSFET 2.7 Exemplo de Aplicaes em Circuitos de Telecomunicaes CONCLUSO BIBLIOGRAFIA 04

05 05 06 07 07 08 09 11 11 12 13

16 19 19 21 21 22 22 23 23



Introduo

A

inveno do transistor foi um marco para a engenharia eltrica e eletrnica, assim

como para toda humanidade. Com o desenvolvimento dos transistores foi possvel a construo de equipamentos eletrnicos verdadeiramente portteis funcionando apenas com pilhas ou baterias. Alm disso, o reduzido volume destes componentes a possibilidade de associao para implementar funes analgicas ou digitais, das mais diversas, proporcionou um desenvolvimento sem igual na indstria de equipamentos eletroeletrnicos. Por tudo isso, o contato com estes dispositivos essencial para o estudante de engenharia, alm do que, a grande maioria dos circuitos eletrnicos emprega um ou milhares destes componentes. Os transistores bipolares se baseiam em dois tipos de cargas: lacunas e eltrons, e so utilizados amplamente em circuitos lineares. No entanto existem aplicaes nos quais os transistores unipolares com a sua alta impedncia de entrada so uma alternativa melhor. Este tipo de transistor depende de um s tipo de carga, da o nome unipolar. H dois tipos bsicos: os transistores de efeito de campo de juno (JFET - Junction Field Effect transistor) e os transistores de efeito de campo de xido metlico (MOSFET).



1 FET (Field Effect Transistor) - Transistor de Efeito de Campo1.1 Histria Primeira referncia: patente feita em 1930, por Julius Edgar Lilienfeld, um pesquisador ucraniano nascido em 1882 e que imigrou para os EUA n a dcada de 20 do sculo passado. Sua idia era controlar a condutividade de um material, por um campo eltrico transversal; mas o sistema proposto por Lilenfeld no funcionaria na prtica.

O domnio de semicondutores e da fsica necessria para a construo dos FETs s aparece no incio dos anos cinqenta do sculo passado. O FET um desenvolvimento tecnolgico posterior ao transistor de juno; mas o elemento dominante, por suas caractersticas, em sistemas lgicos modernos. 1.2 Funcionamento do FET Por utilizar para transporte de corrente somente portadores majoritrios, o FET denominado unipolar.



Existem, grosso modo, duas classes de FETs: O FET de juno, chamado de JFET O FET de contato (MOSFET, MESFET, MISFET) 1.3 Compreenso O FET conhecido como transistor unipolar porque a conduo de corrente acontece por apenas um tipo de portador (eltron ou lacuna), dependendo do tipo do FET, de canal n ou de canal p. O nome efeito de campo decorre do fato que o mecanismo de controle do componente baseado no campo eltrico estabelecido pela tenso aplicada no terminal de controle. O Transistor JFET recebe este nome porque um transistor FET de Juno.

Figura 1 O Transistor JFET A figura 01 apresenta um JFET de canal n (existe tambm o JFET de canal p). Seu diagrama construtivo simplificado representa uma barra de silcio semicondutor tipo n (semicondutor dopado com impurezas doadoras) e contendo incrustadas duas regies tipo p. O JFET da figura 01 tem as seguintes partes constituintes: FONTE: (source) fornece os eltrons livres, DRENO: (drain) drena os eltrons, PORTA: (gate) controla a largura do canal, controlando o fluxo dos eltrons entre a fonte e o dreno. As regies p da porta so interligadas eletricamente. Ainda observando a figura 01, a seta apontando para dentro representa uma juno pn de um diodo. O JFET de canal p tem as mesmas partes constituintes de um JFET de canal n, porm seu smbolo apresenta a seta em sentido contrrio, e as correntes e tenses so consideradas invertidas em relao ao JFET de canal n.



1.4 Caractersticas mais Importantes do JFET Controle por Tenso: a corrente entre o dreno e a fonte controlada pela tenso aplicada na porta, em contraste com o transistor BJT, cuja corrente de coletor controlada pela corrente de base. Alta Impedncia de Entrada: para que seja possvel o controle de corrente do canal n necessrio que se produza uma polarizao reversa das junes da porta, provocando desta forma um aumento na regio de depleo destas junes e em decorrncia disto um estreitamento do canal; com isto, tem-se baixas correntes de porta, e conseqentemente, alta impedncia. Curvas Caractersticas: o comportamento do JFET pode ser sumarizado por suas curvas de dreno e de transcondutnica. Outras Caractersticas: os transistores JFET apresentam menores ganhos em relao aos transistores BJT e em decorrncia disto tm maior estabilidade trmica; geometricamente, os JFET tm dimenses menores quando comparados com os transistores BJT. 1.5 Princpio de Funcionamento Polarizao - Curva Caractersticas (Consideraes) Podemos ento identificar dois tipos de comportamento do transistor: a) O transistor se comportando como uma resistncia varivel controlada por tenso. O JFET opera deste modo na regio A da fig. 02 abaixo. Notamos que ID varia diretamente proporcional a VDS, como se fosse uma resistncia. Entretanto, essa variao, ou resistncia, ser maior ou menor, dependendo do valor de VGS, da a denominao de Resistncia Varivel Controlada por tenso, que a tenso VGS. RD = VD / ID ... (resistncia dinmica), para VGS = cte. RD = VD /ID ... (resistncia esttica - no ponto), para VGS = cte. b) Na regio B da fig. 02, a corrente ID no aumenta mais, apesar do aumento de VDS.

Regio A VP Regio B VGS

Figura 2



1.6 Polarizao e Reta de Carga Para um JFET funcionar corretamente devemos ter uma polarizao reversa entre PORTA e FONTE. Na fig. 03 temos um JFET canal N polarizado, ou seja, com resistores ligados aos terminais para limitar tenses e correntes adequadamente, como vimos na polarizao dos transistores Bipolares (NPN e PNP).

ID

VDSIS

Figura 3 Na fig. 03 temos o tipo de polarizao chamada de autopolarizao, pois, a tenso VGS aparece devido corrente ID sobre RS, o que resulta em VRS. Esta tenso se distribui entre RG e a juno reversa, que, como tal, possui uma alta resistncia. Logo, temos VRG e VGS que somadas perfazem VRS. Como a juno da porta est reversamente polarizada, tem-se que IG muito pequena (da ordem de nA ou pA). Portanto, VRS de valor desprezvel em relao VGS. Logo: VRS = VGS e, portanto: (V) VGS = RS.ID A fim de polarizarmos um JFET devemos saber a funo do estgio, isto , se o mesmo ir funcionar como um resistor controlado por tenso ou como um amplificador. Como amplificador irmos trabalhar na regio B da fig. 07, ou seja, direita da linha de VP e esquerda da regio de VDS de ruptura. Exemplo: VDD = 12V De (IV) tiramos: ID = (VDD - VDS)/(RS + RD)) = (12 - 5)/3,3 = 1,89mA De (V) tiramos: RS = VGS/ID = 0,5/1,9 = 263 Teremos para RD: RS = 270 ID = 1,9mA VDS = 5V VGS = -0,5V RS + RD = 3,7 K


Transistores Unipolares: FET, JFET e MOSFETRD = 3,3 K

RD + RS = 3,7K

RD = 3700 - 263 = 3437

Utilizando o mtodo da reta de carga, teramos: Fazendo ID = 0 na equao (IV), teremos: VDS = VDD Este 1 ponto est sobre o eixo de VDS e vale VDD. O 2 ponto est sobre o eixo de ID e para ach-lo faremos VDS = 0, portanto: ID = VDD/(RS + RD) = 12/3.700 = 3,2mA Sendo que: VDS BVDSS e ID abaixo: IDS ID = 3,030mA

Colocando estes dois pontos na curva caracterstica teremos a reta de carga da fig. 04

Figura 4 Observamos que se tomarmos o valor de 5V para VDS e subirmos verticalmente at a reta e depois horizontalmente at o eixo ID, obtermos ID = 1,9mA. Assim, os valores de RS RD sero: RS = VGS/ID = 0,5/1,9x10-3 = 263 RD = 3700 - 263 = 3437

Vemos que so os mesmos resultados obtidos anteriormente, pelo mtodo analtico. 1.7 Consideraes Gerais Seja a fig. 05 abaixo:



Figura 5 Curvas de Dreno do JFET Vemos um conjunto de curvas de VDS = f(VDS) de um dado JFET. H uma regio de saturao, uma regio ativa e uma regio de corte. Como vimos anteriormente, com VGS = 0V (Porta e Fonte em curto), a corrente de Dreno aumenta rapidamente at que VDS atinja 4V. Alm deste valor de VDS, a corrente ID praticamente horizontal. Entre 4V e 30V, a corrente ID praticamente constante e JFET se comporta como uma fonte de corrente de aproximadamente 10mA. Quando VDS ultrapassa os 30V, o JFET rompe-se. Logo, a regio ativa se situa entre 4V e 30V. A denominao de ID como sendo IDSS se refere corrente ID com VGS = 0V e representa o valor mximo de ID como visto anteriormente. Na Fig. 05 temos IDSS = 10mA para VDS = 15V. Sendo as curvas de dreno do JFET praticamente horizontais, IDSS de aproximadamente 10mA na regio ativa. Fazendo s tenso VGS mais negativa, iremos reduzir a corrente ID . Portanto teremos: VGS = - 1V VGS = - 3V ID = 5,62mA. VGS = - 2V ID = 0,625mA VGS = - 4V ID = 2,5mA ID 0mA

A curva inferior representa a regio de corte, portanto: VGS(Desligado) = VGS(OFF) = - 4V Observando-se a regio de saturao v-se que quando o JFET est saturado, VDS se encontra entre 0V e 4V, dependendo da reta de carga. Notemos que a tenso de saturao mais alta de 4V, igual (em mdulo) tenso VGS de corte, isto , VGS(Desligado) = - 4V. Esta uma propriedade de todos os JFETs; ela nos permite usar VGS(OFF) como uma estimativa da tenso mxima de saturao. Assim sendo, se um dado JFET tem um VGS(OFF) = - 3V, podemos afirmar que o valor de VDS mximo na regio de saturao ser de aproximadamente de 3V. Por exemplo, um 2N5457 tem um VGS(Desligado) = -2V. Portanto o VDS mximo na regio de saturao de aproximadamente 2V.



1.8 Trancondutncia gm A transcondutncia representada por gm e dada por: gm =ID/

VGS

VDS = Cte.

Unidade : Siemens, smbolo S - O valor da condutncia mximo quando VGS = 0V e denominada de gmo , gfso nas folhas de dados. gm = gmo(1 - VGS/VGS(OFF) OBS.: O valor de VGS(OFF) muito difcil de ser medido na prtica. J IDSS e gmo so fceis de serem determinados com grande preciso. Assim sendo, usamos a frmula abaixo para calcular VGS(OFF). VGS(OFF) = - 2IDSS/gmo 1.9 Consideraes Gerais

Figura 6 Polarizao do JFET A figura 6 apresenta o circuito de polarizao de um transistor JFET de canal n. Observa-se que para que seja possvel o controle da corrente de dreno so necessrias as seguintes condies: VDD > 0 ou VGG < 0

O fluxo de eltrons da fonte para o dreno depende da largura do canal, isto , polarizao reversa na porta causa aumento das regies de depleo, diminuindo a largura do canal e dificultando desta forma a passagem da corrente entre o dreno e a fonte ( uma regio de ons, formada pela difuso pela juno). Desta forma temos as seguintes condies: a) LARGURA DO CANAL: depende da tenso VGG, isto , quanto mais negativa, maior ser a regio de depleo e portanto, mais estreito o canal. b) TENSO DE CORTE (VGS): a tenso suficiente para desaparecer o canal (VGScorte) tambm conhecida como Tenso de Deslocamente (pinch-off).



c) CORRENTE DE FUGA DA PORTA: Como a juno da porta opera em polarizao reversa, tem-se uma corrente baixa; desta forma, a CORRENTE DE DRENO igual CORRENTE DA FONTE (ID). Esta a causa da alta impedncia de entrada dos JFET. OBS: Como a polarizao reversa entre a porta e a fonte (VGS) no consome corrente e a largura do canal depende de VGS, o controle de ID efetivamente feito pela tenso da porta. 1.10 Curva de Transcondutncia A curva de transcondutncia relaciona a corrente de sada com a tenso de entrada de um JFET. Atravs da Equao de Schokley relaciona-se a corrente ID com a tenso VGS, segundo uma relao quadrtica:VGS VGS ( corte )2

ID

I DSS 1

Como o JFET apresenta uma relao quadrtica entre a corrente de dreno-fonte e a tenso de controle VGS, diz-se que este dispositivo um dispositivo de Lei Quadrtica.ID

I Dss

arco de parbola

VGS(corte)

VGS

Figura 7 Curva de Transcondutncia Na regio hmica, o JFET apresenta a seguinte relao para a sua resistncia de canal:rD 1 ro VGS Vp

Idmax = KV2, onde K uma constante especificada pelo fabricante. O FET tem dois modos principais de operao: 1. Baixas tenses Vds, onde Vds/Ids constante e denominado Rds. Neste modo, usa-se o FET como um atenuador, ou como um resistor varivel.



2. Altas tenses Vds, comeando em Vp (tambm chamado de Vgs(off)), onde Id permanece quase constante enquando Vds aumentado. Neste modo, usa-se o FET como amplificador ou como fonte de corrente. 1.11 Aplicaes 1) Fonte de Corrente:+ VDD RS

ID RL

O valor de RS e a curva do JFET determinam a corrente ID. O circuito opera o JFET fica na regio ativa, ou seja, Vds> Vgscorte, isso impe limite ao valor de RL. O circuito usado em polarizao, sendo freqncia dentro dos amplificadores operacionais e outros CI's analgicos. 2) Amplificadores: Na operao como amplificadores, usamos o conceito da Transcondutncia, que define o ganho dos FET's.

gm = =

ID VGS

A Transcondutncia, gm ou a relao entre a variao na corrente Id e a variao em Vgs que a provoca. Nos FET, a Transcondutncia maior para tenso Vgs de polarizao menor e corrente ID maior. Assim, o ganho determinado pela polarizao como nos bipolares e vlvulas), e o tipo de FET. a) Polarizao: A corrente de dreno de JFET segue a relao quadrtica.

ID = IDSS

(

1 -

VGS VGS corte

(



Os valores de IDSS e Vgscorte variam conforme o tipo e o exemplar, dentro de limites amplos. Uma polarizao somente pode ser feita atravs de ajuste de trimpot, ou atravs de uma fonte de corrente com bipolar. O tipo mais comum a autopolarizao.RS + VDD

RG

RS

Obs.: Nos amplificadores dreno comum Rd no usado. Ele no altera a corrente de dreno. A corrente circula em Rs, surgindo uma queda de tenso nele. A porta est aterrada atravs de Rg, e ento a tenso em Rs aparece entre S e G, polarizando o JFET com uma tenso reversa, que se ope corrente de dreno (Suplidouro), regulando-a atravs de realimentao negativa. A corrente ento fica dada pelas caractersticas do FET e o valor de Rs. Tambm se usa polarizao por diviso de tenso, semelhante usada com transistor bipolar, mas menos exata (pouco melhor que a autopolarizao). b) Supridouro comum: a mais usada, pois oferece ganho de tenso. O sinal de entrada aplicado entre a porta e o Suplidouro, e a sada colhida no dreno. A fase invertida. A impedncia de entrada muito grande, j que a juno porta-suplidouro est polarizada reversamente, circulando apenas uma desprezvel corrente de fuga. Na prtica, a impedncia dada pelo resistor RE de polarizao. J a de sada um pouco menor que RD. O ganho de tenso dado por: G= - Gm RD Seu valor na prtica fica entre 3 e 30 vezes, em geral (bem menor que no bipolar).



comum na entrada de instrumentos de medio, e dentro de C.I. analgicos, pela alta impedncia.+ VDD RS C ent. ENTRADA SADA

RG

RS

Obs: Cent. pode ser omitido, em algumas aplicaes. Nos amplificadores com acoplamento direto, todos os capacitores so dispensados, mas o ganho diminui.

2 MOSFETO transistor MOSFET (acrnimo de Metal Oxide Semiconductor Field Effect Transistor) ou transistor de efeito de campo de semicondutor de xido metlico. A palavra "metal" no nome um anacronismo vindo dos primeiros chips, onde as comportas (gates) eram de metal. Os chips modernos usam comportas de polisilcio, mas ainda so chamados de MOSFETs. Um MOSFET composto de um canal de material semicondutor de tipo N ou de tipo P e chamado respectivamente de NMOSFET ou PMOSFET. Geralmente o semicondutor escolhido o silcio, mas alguns fabricantes, principalmente a IBM, comearam a usar uma mistura de silcio e germnio (SiGe) nos canais dos MOSFETs. Infelizmente muitos semicondutores com melhores propriedades eltricas do que o silcio, tais como o arsenieto de glio, no formam bons xidos nas comportas e portanto no so adequados para os MOSFETs. O IGFET um termo relacionado que significa Insulated-Gate Field Effect Transistor, e quase sinnimo de MOSFET, embora ele possa se referir a um FET com comporta isolada por um isolante no xido.

Corte transversal de um MOSFET tipo N (NMOS). O terminal de comporta uma camada de polisilcio (silcio policristalino) colocada sobre o canal, mas separada do canal por uma fina camada de dixido de silcio isolante. Quando uma tenso aplicada entre os terminais comporta (gate) e fonte (source), o campo eltrico gerado penetra atravs do xido e cria uma espcie de "canal invertido" no canal original abaixo dele. O canal invertido do mesmo tipo P ou tipo N, como o da fonte ou do



dreno, assim, ele cria um condutor atravs do qual a corrente eltrica possa passar. Variandose a tenso entre a comporta e a fonte se modula a condutividade dessa camada e torna possvel se controlar o fluxo de corrente entre o dreno e a fonte. Ele funciona de forma semelhante ao JFET, porm no necessitando das junes entre porta (G) e canal para conduzir a corrente. A porta (G) apenas um contato metlico isolado do semicondutor, proporcionando uma maior impedncia de entrada em relao ao JFET .MOSFET METAL OXIDE SEMICONDUCTOR FIELD EFECT TRANSISTOR.

Figura 8 Curva de Transcondutncia 2.1 Constituio Interna e Funcionamento O transistor MOSFET formado de um cristal semicondutor pouco dopado, chamado SUBSTRATO. Na parte superior do mesmo so difundidas impurezas (dopagem) formando outro tipo de cristal semicondutor diferente do SUBSTRATO, porm bem mais dopado. Este cristal formar as regies da FONTE (S) e do DRENO(D). O dreno D e a fonte S podem ser separados como no MOSFET tipo enriquecido (Enhancement - ou tipo Induo), ou interligados, como no MOSFET tipo Depleo. O MOSFET constitudo ento de trs materiais diferentes, a saber: As camadas de Alumnio (AL) que formam os contatos metlicos; uma camada de xido de silcio (SiO2) , que isola os contatos metlicos entre si e o corpo do transistor, feito de material semicondutor. Observando a fig. 08, notamos que o contato da porta (G), est isolado em relao ao restante do transistor, o que leva este transistor a ser denominado de IGFET - ISOLATED GATE FIELD EFECT TRANSISTOR ( Transistor de Efeito de Campo de Porta Isolada Como vimos, tanto o dreno como a fonte, so feitos de um mesmo tipo de cristal, diferente do cristal do substrato. Seja um MOSFET com substrato de cristal tipo P. Vimos que o JFET, para que houvesse circulao de corrente entre dreno e fonte, era necessrio colocar uma alimentao com o terminal positivo no dreno e o terminal negativo na fonte. Se fizermos o mesmo com um MOSFET tipo enriquecimento, veremos que no vai existir corrente fluindo entre dreno e fonte.



Notamos que a juno dreno substrato opera como se fosse um diodo polarizado reversamente devido a VDS. Mesmo que invertssemos VDS, no haveria corrente entre dreno e fonte, pois a juno fonte-substrato, neste caso, que estaria se comportando como um diodo reversamente polarizado. O fato que , se tivssemos um canal de mesmo cristal entre dreno e fonte, no caso N, interligando a fonte ao dreno, assim como tnhamos no JFET, a corrente ID entre dreno e fonte poderia circular. Usamos, ento um recurso com o qual podemos criar um canal e assim sendo, controlar a corrente ID. Usamos, ento um recurso com o qual podemos criar um canal e assim sendo, controlar a corrente ID. Quando ligamos um capacitor a uma fonte de tenso contnua, as carga positivas se fixam na placa que est ligada ao polo positivo da fonte, e as cargas negativas, na outra placa que est ligada ao polo negativo da fonte, criando-se ento um campo eltrico entre as placas. O nmero de eltrons numa placa igual ao nmero de cargas positivas na outra. Baseandonos nestes princpios aplicamos uma tenso entre porta (G) e fonte (S), tenso VGS. O material isolante (xido de Silcio - SiO2) e o dieltrico e, o cristal tipo P do substrato entre a fonte e o dreno com a placa 2 da fig. 15. Se aumentarmos V GS gradualmente, iremos colocando cargas positivas na porta (G), como se a mesma fosse a placa 1 do capacitor. Este acmulo de cargas positivas na porta cria um campo eltrico que comea a repelir as lacunas do substrato, e a atrair os eltrons. Em que o nmero de lacunas existentes na regio compreendida entre fonte e dreno, torna-se igual ao nmero de eltrons atrados pelas cargas positivas. Nesta condio temos um equilbrio momentneo entre eltrons e lacunas. Quando ultrapassamos este valor particular de VDS, chamado VT (Tenso de Limiar Threshold), o nmero de eltrons superar o nmero de lacunas. A partir deste ponto forma-se um verdadeiro canal entre dreno e fonte, devido presena destes eltrons (fig. 18):

Figura 8 A partir deste instante temos um canal tipo N interligando o contato metlico da fonte com o dreno. Assim teremos um canal para a corrente ID circular, saindo do terminal positivo de VDS , atravessando o canal N que foi formado, chegando ao terminal negativo de VDS (sentido convencional).



Observando a fig. 09 abaixo, vemos que ID comea a circular apenas a partir do instante que VGS atinge o valor de Limiar chamado VT ou VGS(Limiar). A partir deste ponto forma-se o canal e ID passa a aumentar exponencialmente com o aumento de VGS.

ID = K[(VGS - VGS(Limiar) ]2

Figura 9 Se, agora, interligarmos o contato da fonte com o contato do substrato, como normalmente feito na prtica, iremos melhorar o funcionamento do transistor. Podemos notar que com este procedimento estaremos atraindo as lacunas para o lado do substrato (SB) e, simultaneamente, repelindo os eltrons do substrato para longe do contato SB do substrato. Assim sendo os eltrons iro mais facilmente para o canal e as lacunas sairo mais facilmente do canal. Desse modo no ser preciso aumentar tanto a tenso VDS para se atingir a tenso de limiar VT. Transistores idnticos aos que estamos estudando, cujos cristal da fonte e dreno so do tipo N, so chamados de MOSFET canal N, evidentemente teremos os MOSFETs canal P . A equao de ID uma parbola com o vrtice em VGS(Limiar) : ID = K[(VGS - VGS(Limiar) ]2 K = Constante que depende do MOSFET. As curvas fornecidas nos manuais nos traz os valores de ID(Ligado) , VGS(Limiar) e VGS(Ligado) , como indica a fig. 20b. Substituindo estes valores na equao (A), encontramos o valor de K. Exemplo: ID(Ligado) = 8mA Logo teremos : VGS(Limiar) = 3V 0,008 = K(5 - 3)2 = 4K K = 0,002 VGS(Ligado) = 5V (A)

Portanto, a equao deste transistor MOSFET ser : ID = 0,002((VGS - 3)2 (B)



2.2 MOSFET Tipo Deplexo A figura 10 apresenta o diagrama construtivo de um MOSFET tipo Depleo de canal n e o smbolo eltrico correspondente. CONSTRUOSiO2 n D n+ substrato _ p G p Contatos Metlicos S n n n+ Canal n SS(substrato)

SMBOLO

D

G S

p

Figura 10 - O Transistor MOSFET (canal n) tipo DEPLEO Quanto aos aspectos construtivos destacados na figura 10, observa-se que o dispositivo construdo sobre material semicondutor (silcio) fracamente dopado (baixa concentrao de impurezas), chamado substrato (SS) e que tem com funo principal a sustentao mecnica do componente; na maioria dos dispositivos MOSFET o substrato eletricamente conectado ao terminal S (fonte); a porta (gate) isolada do canal atravs de uma fina camada de Dixido de Silcio (SIO2), material isolante que um tipo de vidro e funciona como dieltrico. A isolao promovida pelo xido a responsvel pela altssima impedncia de entrada deste tipo de dispositivo. A regio n (canal) tem dopagem em nveis convencionais e as regies n+ so fortemente dopadas (alta concentrao de impurezas). Os contatos eltricos S e D tm por funo a conexo eltrica da pastilha ao meio externo, enquanto o terminal G tambm tem finalidade funcional, ao constituir a porta do dispositivo. O smbolo apresentado na figura 1 representa a porta como um terminal isolado, os terminais de dreno e fonte com acesso externo, o substrato ligado ao terminal de fonte, e o sentido da seta simbolizando o sentido do fluxo de portadores em um MOSFET de canal n. 2.3 Caractersticas Importantes Controlado por Tenso: A corrente entre o dreno e a fonte controlada pela tenso aplicada na porta, em contraste com o transistor BJT, cuja corrente de coletor controlada pela corrente de base. Alta impedncia de entrada: Para que seja possvel o controle de corrente do canal tipo n necessrio que se produza uma polarizao no canal atravs da porta, com o transporte de portadores da regio do canal, provocando desta forma um aumento ou diminuio de portadores nesta regio; em decorrncia disto obtm-se uma variao da resistncia do canal.



Como a porta isolada do canal atravs da pelcula de xido de silcio h uma altssima impedncia de entrada (da porta) para estes dispositivos. a) VGS=0: Com uma polarizao nula na porta, no h alterao do canal (fisicamente ou eletricamente) e a corrente que flui pelo canal devida aos eltrons livres, da mesma forma que ocorre nos transistores JFET. b) VGS0: Ao aplicar-se uma tenso positiva na porta, estabelece-se um campo eltrico que arrasta os portadores livres do substrato (corrente de fuga), criando-se assim, novos portadores de corrente no canal a partir das colises resultantes, e em decorrncia disto h um aumento na capacidade de conduo de corrente no canal; isto chamado de operao no modo intensificao. CURVAS DE DRENOID

VGS > 0IDss

VGS = 0

modo intensificao modo depleo

VGS < 0 VGS(off) V DS

Vp

Figura 11 Curvas de Dreno do MOSFET

ID

m odo depleo

m odo intens ificao

VGS(off)

VGS

Figura 12 Curva de Transcondutncia do MOSFET



2.4 MOSFET Tipo Intensificao (Enhancement) CONSTRUO SMBOLO

SiO2 n D n+ substrato _ p G p Contatos Metlicos S n n+ p sem canal SS(substrato)

D

G S

Figura 13 O MOSFET intensificao (canal n) Quanto aos aspectos construtivos destacados na figura 13, valem as mesmas observaes do MOSFET tipo Depleo, exceto o fato de no haver canal por dopagem; este tipo de dispositivo no tem a regio do canal n, o qual produzido por induo de portadores no prprio substrato p-. a) VGS 0: Aplicando-se uma tenso diferente de zero entre dreno e fonte (VDS 0) no haver corrente circulando entre estes terminais (IDS), uma vez que as junes pn estaro polarizadas reversamente e no substrato no h portadores livres suficientes para estabelecer fluxo de corrente. b) VGS>0: Aplicando-se uma tenso positiva na porta estabelece-se um campo eltrico tal que os eltrons do substrato (portadores minoritrios) so atrados prximo regio de gate e as lacunas (portadores majoritrios) so repelidas; os eltrons prximos do xido de silcio (SiO2) estaro mais concentrados quanto maior for o valor de VGS, at permitir o fluxo de corrente entre o dreno e a fonte, se houver tenso VDS aplicada. Quanto maior for o valor de VGS, maior ser a corrente ID . Observao: A tenso VGS que permite o fluxo de corrente IDS chamada de Vt (tenso de limiar) ou VGS(TH) (Threshold VGS). Para valores de tenso menores do que este, no h corrente de dreno-fonte. 2.5 VMOS-FET (MOSFET de Construo Vertical)


Transistores Unipolares: FET, JFET e MOSFETS

S

G

p

n+

n+

p

SiO2

comprimento efetivo do canal n + substrato D

Figura 14 O MOSFET tipo V (construo vertical) Quanto aos aspectos construtivos destacados na figura 14, valem as mesmas observaes do MOSFET tipo Intensificao, com a construo sendo vertical (no-planar); este tipo de construo permite um canal mais largo, com conseqente maior capacidade de corrente (dispositivos de maior potncia). Outra vantagem deste tipo de construo a menor resistncia de canal O funcionamento idntico ao MOSFET intensificao. 2.6 Particularidades dos Transistores MOSFET1)

Altssima impedncia de entrada (no JFET por causa da polarizao reversa, no MOSFET por causa da isolao promovida pelo xido); Acmulo excessivo de cargas nas extremidades da finssima camada de xido de silcio, estabelecendo uma ddp que pode danific-la. necessrio manter os terminais do MOSFET em curto at o momento da insero do componente no sistema.

2)

Temos ainda que ressaltar a sua alta sensibilidade a eletricidade esttica. Num MOSFET sem proteo, se tocarmos com os dedos nos seus terminais, iremos danificar a camada isolante de xido metlico. Alguns tipos de transistores j possuem proteo interna. 2.7 Exemplo de Aplicaes em Circuitos de Telecomunicaes a) Circuito misturador :



b) Estgio amplificador sintonizado :

CONCLUSOVerificamos as caractersticas dos transistores JFET e MOSFET. Comparando com os transistores BJT que estudamos at aqui, os FETs apresentam:

Alta impedncia de entrada, bem mais alta que os BJT As correntes de entrada so muito mais baixas que os BJT O ganho bem menor que um BJT

Os JFETs so usados nos casos em que um BJT no funciona de forma conveniente, como quando a corrente de fuga para a base de um BJT muito alta. Para aplicaes de lgica digital, o uso de FETs importante, j que eles podem ser muito mais rpidos e dissipam menos potncia. A maioria dessas aplicaes, contudo, usa MOSFETs, que possuem impedncias de entrada ainda maiores que os JFETs.

BIBLIOGRAFIAMALVINO, Albert Paul. Eletrnica Vol. I, 4 ed. So Paulo, Makron Books, 1997. KOSOV,I.L - Mquinas Eltricas e transformadores. 4 edio. Editora Globo, Rio de Janeiro/RJ.1982. BERTOLI, Roberto Angelo. Eletrnica. Departamento de Eletro-Eletrnica. Colgio Tcnico de Campinas UNICAMP. Relao de sites: http://www.ufv.br/dpf/320/JFET.pdf - Acesso em 14/02/2009

Download - Transistores Unipolares - JFET e MOSFET

Top Related