aula2_teoria_transistorescmos

Professor: Sandro Haddad

Teoria dos Transistores CMOS

[email protected]

Outline

Introduction

MOS Capacitor

nMOS I-V Characteristics

pMOS I-V Characteristics

Gate and Diffusion Capacitance

Caractersticas de dispositivos MOS

Para design analgico, os transstores no so meras chaves

Entendimento dos efeitos de segunda ordem so essenciais para um design apropriado

Introduction

So far, we have treated transistors as ideal switches

An ON transistor passes a finite amount of current

Depends on terminal voltages

Derive current-voltage (I-V) relationships

Transistor gate, source, drain all have capacitance

I = C (DV/Dt) -> Dt = (C/I) DV

Capacitance and current determine speed

MOSFET como uma chave

Os trs terminais de um MOSFET so: Gate (G), Dreno (D), Source (S):

Quando a tenso de gate Vg maior ou igual a um determinado valor Vth (treshold voltage), o transstor liga e a corrente flui do Dreno para o Source.

Estrutura de um MOSFET Fabricado em um substrato tipo p (bulk) Dreno e Source so 2 regies dopadas do tipo n Gate do tipo poly Polisilcio altamente dopado, para evitar alteraes quimicas

entre metais e a o gate. Gate isolado do substrato por Dixido de silcio (isolante) Estrutura simtrica em relao ao Dreno e ao Source

Conexo do corpo

Em circuitos integrados, so vrios transstores compartilhando o mesmo substrato

A polarizao do substrato importante para que no haja fluxo de corrente do dreno e do source para o terminal Bulk. (GND para NFET e VDD para PFET)

MOSFET tipo P Obtido negando-se a dopagem de um tipo N Construdo a partir de ilhas de dopagem dentro de um

substrato p. As ilhas so chamadas de wells MOSFETS tipo N -> NFETs MOSFETS tipo P -> PFETs

Simbologia

MOS Capacitor

polysilicon gate

(a)

silicon dioxide insulator

p-type body+-

Vg < 0

Gate and body form MOS capacitor

Operating modes

Accumulation

Depletion

Inversion

(b)

+-

0 < Vg < Vt

depletion region

(c)

+-

Vg > Vt

depletion region

inversion region

Terminal Voltages

Mode of operation depends on Vg, Vd, Vs Vgs = Vg Vs Vgd = Vg Vd Vds = Vd Vs = Vgs - Vgd

Source and drain are symmetric diffusion terminals

By convention, source is terminal at lower voltage

Hence Vds 0

nMOS body is grounded. First assume source is 0 too.

Three regions of operation

Cutoff

Linear

Saturation

Vg

Vs

Vd

Vgd

Vgs

Vds

+-

+

-

+

-

Funcionamento do MOSFET

Supondo um aumento de Vg a partir do 0, um campo eltrico formado abaixo do gate, repelindo os portadores de carga positiva, deixando ons negativos em seu lugar.

Estes ons negativos criam uma zona de depleo, pois no h portadores de cargas disponveis.

Funcionamento do MOSFET

Aumentando a tenso Vg, as lacunas so repelidas ainda mais, formando algo como 2 capacitores em srie: Um da Camada de xido e outro da camada de depleo:

Funcionamento de um MOSFET Quando Vg chega a um determinado nvel, eltrons comeam a fluir

da interface do Source e eventualmente chegam ao Dreno, formando um canal de portadores de carga (camada de Inverso). Esta tenso limiar chamada Vth (Treshold Voltage), que a tenso em que o transistor est ligado, ou seja, conduzindo corrente entre o dreno e o source. Nesta situao, a carga do canal igual carga da zona de depleo.

nMOS Cutoff

No channel

Ids 0

+-

Vgs

= 0

n+ n+

+-

Vgd

p-type body

b

g

s d

nMOS Linear

Channel forms

Current flows from d to s

e- from s to d

Ids increases with Vds Similar to linear resistor

+-

Vgs

> Vt

n+ n+

+-

Vgd

= Vgs

+-

Vgs

> Vt

n+ n+

+-

Vgs

> Vgd

> Vt

Vds

= 0

0 < Vds

< Vgs

-Vt

p-type body

p-type body

b

g

s d

b

g

s dIds

nMOS Saturation

Channel pinches off

Ids independent of Vds We say current saturates

Similar to current source

+-

Vgs

> Vt

n+ n+

+-

Vgd

< Vt

Vds

> Vgs

-Vt

p-type body

b

g

s d Ids

Funcionamento de um MOSFET complicado definir Vth com preciso. Para melhorar a exatido

deste valor, aumenta-se a dopagem do substrato na regio em que o canal se forma, elevando Vth:

Apesar da condutividade entre o Dreno e o Source se dar de forma gradual com o aumento de Vgs, podemos assumir que esta condutividade se d abruptamente quando Vgs >= Vth

Funcionamento de um MOSFET

O funcionamento de um PMOS se d de forma similar ao NFET, porm com polaridades reversas:

Caractersticas I/V Considerando-se Qd a densidade de carga por seo de rea em

uma barra transversal condutora, e v a velocidade de deslocamento dos eltrons em m/s, a corrente dada pela frmula:

( A= C/s v=m/s Qd= C/m)

In Linear region, Ids depends on

How much charge is in the channel?

How fast is the charge moving?

Channel Charges

MOS structure looks like parallel plate capacitor while operating in inversions

Gate oxide channel

C = Cg = eoxWL/tox = CoxWL

2

14

0

0

0__9.3

__/1085,8

.

/

Sioftypermittivik

spacefreetypermittivicmF

k

tC

ox

oxox

oxoxox

e

ee

e

Channel Charges

We can compute currents if we know the amount of charge in the channel and the rate at which it moves.

Qchannel = CV

C = Cg = eoxWL/tox = CoxWL

V = Vgc Vt = (Vgs Vds/2) Vt

2/. DSthGSoxchannel VVVWLCQ

Caractersticas I/V

Para um MOSFET com o dreno e source aterrados, a densidade de carga para um tenso Vg > Vth :

Carrier velocity

Charge is carried by e-

Electrons are propelled by the lateral electric field between source and drain

E = Vds/L

Carrier velocity v proportional to lateral E-field

v = mE m called mobility

Time for carrier to cross channel:

t = L / v

DSDS V

L

LV

L

E

LLt

mmm

2

/

nMOS Linear I-V

Now we know

How much charge Qchannel is in the channel

How much time t each carrier takes to cross

channel

ox 2

2

ds

dsgs t ds

dsgs t ds

QI

t

W VC V V V

L

VV V V

m

2/. DSthGSoxchannel VVVWLCQ

DSDS V

L

LV

L

E

LLt

mmm

2

/

Caractersticas I/V

Para um MOSFET polarizado com Vd > 0, a densidade de Carga sob o canal para Vg > Vth, para uma posio x do canal :

Caractersicas I/V

Podemos deduzir a frmula da corrente que flui do Dreno para o Source Id:

Caracterrsticas I/V - Triodo

Assim, o grfico Id x Vds uma parbola, mas a funo s vlida para a regio antes do valor mximo de corrente, quando Vds = Vgs Vth. Chamamos (Vgs Vth) de Overdrive Voltage. Esta faixa de operao chamada de regio de triodo.

Caractersticas I/V Triodo Profundo

Para valores muito pequenos de Vds (Vds

Caractersticas I/V - Saturao

Ao invs da corrente cair quando Vds maior que a tenso de overdrive, ela se mantm quase constante quando aumentamos Vds. Esta faixa de operao chamada de regio de saturao


Com o aumento de Vds, o canal de portadores negativos estrangulado, pois a Densidade de carga Qd tende a 0. Se chamarmos L = L - x, temos:

nMOS Saturation I-V

If Vgd < Vt, channel pinches off near drain

When Vds > Vdsat = Vgs Vt

Now drain voltage no longer increases current

2

2

2

dsatds gs t dsat

gs t

VI V V V

V V


Neste ponto, a carga acumulada no canal comea a ser drenada, e a tenso do gate insuficiente para manter a camada de inverso. Assim, idealmente a corrente permanece constante para Vds >= VGs Vth, assumindo o comportamento de uma fonte de corrente constante.

Transcondutncia

Para um MOSFET em saturao, a transcondutncia gm a medida de o quanto o dispositivo consegue transformar a tenso Vgs em corrente Id. De certa forma, gm a medida da sensibilidade do MOSFET

interessante observar que gm aumenta aumenta com a tenso de overdrive se W/L constante, enquanto que gm diminui com a tenso de overdrive se Id constante

nMOS I-V Summary

2

cutoff

linear

saturatio

0

2

2n

gs t

dsds gs t ds ds dsat

gs t ds dsat

V V

VI V V V V V

V V V V

Shockley 1st order transistor models

Example

We will be using a 0.6 mm process for your project

From AMI Semiconductor

tox = 100

m = 350 cm2/V*s

Vt = 0.7 V

Plot Ids vs. Vds Vgs = 0, 1, 2, 3, 4, 5

Use W/L = 4/2 l

0 1 2 3 4 50

0.5

1

1.5

2

2.5

Vds

I ds (m

A)

Vgs

= 5

Vgs

= 4

Vgs

= 3

Vgs

= 2

Vgs

= 1

14

2

8

3.9 8.85 10350 120 A/V

100 10ox

W W WC

L L L m

pMOS I-V

All dopings and voltages are inverted for pMOS

Source is the more positive terminal

Mobility mp is determined by holes

Typically 2-3x lower than that of electrons mn 120 cm2/Vs in AMI 0.6 mm process

Thus pMOS must be wider to

provide same current

In this class, assume

mn / mp = 2

-5 -4 -3 -2 -1 0-0.8

-0.6

-0.4

-0.2

0

I ds(m

A)

Vgs

= -5

Vgs

= -4

Vgs

= -3

Vgs

= -2

Vgs

= -1

Vds

Transcondutncia

O comportamento de gm para cada situao:

Efeitos de segunda ordem

Mosfets so dispositivos no-lineares e vo alm da anlise de comportamento ideal. Os efeitos de segunda ordem descrevem melhor o comportamento real dos dispositivos, e ao estud-los podemos fazer simplificaes mais prximas da realidade

Efeito de Corpo

Os NFETs de um CI so construidos em um mesmo substrato compartilhado entre todos eles.

Na anlise anterior, consideramos que o terminal do corpo estava ligado ao source, mas isso nem sempre ser possvel

Efeito de corpo

Quando aplicamos ao Bulk uma tenso menor que o source, as lacunas da regio abaixo do gate so atradas para o terminal, aumentando o nmero de ons negativos da camada de Depleo.

Efeito de Corpo

Isso faz com que seja necessria uma tenso no Gatemaior para que a carga em seu terminal seja idntica carga da zona de depleo.

Assim, uma diferena de potencial entre o Source e o Bulk (Vsb) causa uma alterao em Vth dada por:

Onde o coeficiente de efeito de corpo, e seu valor fica entre 0.3 e 0.4 V1/2

Modulao do Canal

Quando o dispositivo entra em saturao, alm do estrangulamento do canal, h um encurtamento dele, e a largura do canal encurtado L no deve ser simplesmente aproximada por L. Na verdade, L uma funo de Vds.

A relao entre L e Vds, e a equao nova:

Modulao do canal

A transcondutncia de um dispositivo em saturao levando-se em conta a modulao do canal fica:

Conduo Sub-Treshold

Em um MOSFET ideal, a conduo inicia-se abruptamente com Vgs >= Vth, mas na prtica, para Vgs

Conduo Sub-Treshold

Para um Vds superior a 200mV, a corrente em sub-treshold est relacionada de forma exponencial com Vgs:

Em uma escala logartmica,

Id cai uma dcada para cada

reduo de 80mV em Vgs.

A corrente de sub-treshold

pode causar muita dissipao

desnecessria de energia em

circuitos complexos.

Modelos construtivos

Capacitncias do MOSFET

As anlises at aqui foroam feitas para valores invariantes no tempo, ou seja, estticas. Quando estamos projetando circuitos onde o comportamento do dispositivo no tempo relevante (altas frequencias), as capacitncias entre as junes devem ser levadas em considerao

Capacitncias do MOSFET

So elas:

Cgd -> gate-dreno

Cgs -> gate-source

Cgb -> gate-bulk

Cdb -> dreno-bulk

Csb -> source-bulk

Cgd -> gate-camada de depleo

Modelo de Pequenos sinais

Se o MOSFET est operando em torno de um ponto (bias), de grandezas aplicadas em seus terminais de tenso e corrente, e a variao em torno deste ponto pequena de forma que as curvas caractersticas so aproximadamente lineares dentro deste intervalo, ento podemos fazer um modelo simplificado de pequenos sinais

Modelo de pequenos sinais

Considerando um MOSFET ideal em saturao, temos que a corrente entre o dreno e o source constante, ento podemos model-lo como uma fonte de corrente ideal:


Adicionando agora o efeito da modulao do canal, temos uma componente proporcional a Vds, mas uma corrente proporcional a uma tenso pode ser modelada como um resistor r0, que a impedncia de sada do MOSFET

Modelo de pequenos sinais Considerando o efeito de corpo, que como se houvesse um segundo gate que

adiciona uma corrente proporcional tenso Vbs, temos:

No entanto, uma tenso positiva Vbs pode causar o efeito de latch-on, ou seja, cria-se um diodo polarizado condutor entre o Bulk e o Source. Assim, o terminal B deve estar sempre no menor potencial do circuito.


O Modelo de pequenos sinais completo, considerando as capacitncias fica:

Capacitance

Any two conductors separated by an insulator have capacitance

Gate to channel capacitor is very important

Creates channel charge necessary for operation

Source and drain have capacitance to body

Across reverse-biased diodes

Called diffusion capacitance because it is associated with source/drain diffusion

Capacitance

Esperamos que uma capacitncia exista entre duas a cada quatro terminais de um MOSFET.

O valor de cada uma dessas capacitncias pode depender da conduo de polarizao do transistor.

Capacitance

Na figura identificamos capacitncia xido entre o gate e o canal, .

Capacitncia de depleo entre o canal e o substrato .

Capacitncia devida ao overlap do poly gate com as reas do source e do dreno, C3 e C4.

Capacitncia de juno entre as reas source/dreno e o substrato, como mostrado na segunda figura. Cj e Cjsw so as capacitncias por unidade de rea e unidade de comprimento, respectivamente. , onde VR a tenso reversa atravs da juno, m est entre 0.3 e 0.4.

Capacitance

Se o dispositivo est desligado, , e a capacitncia gate-bulk consiste de uma srie de combinaes de capacitncias gate xido e capacitncias da regio de depleo, , onde L o comprimento efetivo e . O valor de CSB e CDB est em funo das tenses do gate e do source em relao ao substrato.

Derivando as

capacitncias entre os terminais do MOSFET em

diferentes regies de operao.

Capacitance

Se o dispositivo est em regio triodo profunda, por exemplo, se S e D possuem tenses aproximadamente iguais, ento a capacitncia gate-canal, , dividida igualmente entre os terminais gate e source e os terminais gate e dreno. Isto porque a diferena na tenso gate, iguala a carga de S para D. Assim, .

Se em saturao, o MOSFET apresenta uma capacitncia gate-dreno de aproximadamente , a diferena de potencial entre o gate e o canal, varia de Vgs no source Vgs-Vth no ponto pinch-off, resultando num campo eltrico vertical no uniforme no xido do gate ao longo canal.

A capacitncia gate-source negligenciada nas regies de triodo e saturao porque a camada de inverso atua como um escudo entre o gate e o bulk. Em outras palavras, se a tenso do gate varia, a carga fornecida pelo source e pelo dreno, ao invs de ser pelo bulk.

Gate Capacitance Gate capacitance is necessary to attract charge to invert the

channel High Cg is required to obtain high Ids.

The bottom plate of Cg is the channel. When the transistor is on, the channel extends from the source. Thus Cg = Cgs.

For high-speed and low dynamic power consumption minimum L for logic transistors

n+ n+

p-type body

W

L

tox

SiO2 gate oxide

(good insulator, eox

= 3.9e0)

polysilicon

gate

Gate Capacitance

Cgs = oxWL/tox = CoxWL = CpermicronW

Cpermicron is typically about 2 fF/m in old processes and 1 fF/m atthe 65nm process. If both the channel length and oxide thicknessare reduced by the same factor, Cpermicron remains almostunchanged.

n+ n+

p-type body

W

L

tox

SiO2 gate oxide

(good insulator, eox

= 3.9e0)

polysilicon

gate

Gate Capacitance Gate Cap. has two components: Cgc (intrinsic cap.

over the channel) and Cgol (overlap)

The intrinsic cap. Cgc has 3 components: Cgb (gate-to-body), Cgs (gate-to-source) and Cgd(gate-to-drain).

C0 = oxWL/tox = CoxWL

Gate Capacitance Gate Cap. has two components: Cgc (intrinsic cap.

over the channel) and Cgol (overlap)

The intrinsic cap. Cgc has 3 components: Cgb (gate-to-body), Cgs (gate-to-source) and Cgd(gate-to-drain).

Gate Capacitance

The gate overlaps the source and drain, leading to additionaloverlap. These capacitances are proportional to the width of thetransistor. Cgsol(overlap) = CgsolW ; Cgdol(overlap) = CgdolW

Cgsol , Cgdol are typically about 0.2-0.4 fF/m.

Gate Capacitance For the purpose of delay calculation of digital circuits, we usually

approximate: Cg = Cgs + Cgd + Cgb = C0 + 2CgolW

Diffusion Capacitance

Csb, Cdb - Undesirable, called parasitic capacitance. These cap. are not fundamental to operation of the devices, but do impact circuit performance.

The depletion region acts as an insulator between the conducting p and n-type regions, creating cap. across the junction.


Capacitance depends on area and perimeter of the source and drain diffusion, the depth of the diffusion, the doping levels and the voltage.

Use small diffusion nodes for small Csb and Cdb.

Comparable to Cgfor contacted diff

Cg for uncontacted

Varies with process

Diffusion Capacitance The capacitance depends on both the area AS=WD and sidewall

parimeter PS=2W+2D.

The total source parasitic capacitance is

Csb = AS x Cjbs + PS x CjbsswBecause the depletion region thickness depends on the bias

conditions, these parasitics are nonlinear.


CJ is the junction cap. at zero biasand is highly process-dependent.

MJ is the junction gradingcoefficient (0.5 t 0.33)

0 is the built-in potential thatdepends on doping levels.

VT is the thermal voltage kT/q(26mV).

NA ND are the doping levels of thebody and source diffusion region.

ni is the intrinsic carrierconcentration.

20

0

ln

1

1

i

DAT

M

SW

sbJSWjbssw

M

sbJjbs

jbsswjbssb

n

NNV

VCC

VCC

CPSCASC

JSW

J


In summary, the gate capacitance includes an intrinsic component andoverlap terms with the source and drain.

The source and drain have parasitic diffusion capacitance to the body.

Modelo SPICE do MOS

aula2_teoria_transistorescmos

Documents