aula 10-oac-arquitetura-risc

17
ARQUITETURA RISC Cristiano Pires Martins 1 segunda-feira, 30 de maio de 2011

Upload: cristiano-pires-martins

Post on 19-Jun-2015

1.522 views

Category:

Technology


0 download

TRANSCRIPT

Page 1: Aula 10-oac-arquitetura-risc

ARQUITETURA13 RISCCristiano13 Pires13 Martins

1segunda-feira 30 de maio de 2011

Introduccedilatildeo

sect RISC13 ndash13 Reduced13 Instruction13 Set13 Computersect Computador13 com13 um13 conjunto13 reduzido13 de13 instruccedilotildees

sect Tipo13 de13 arquitetura13 de13 CPUsect Xsect CISC13 ndash13 Complex13 Instruction13 Set13 Computersect Computador13 com13 um13 conjunto13 complexo13 de13 instruccedilotildees

2segunda-feira 30 de maio de 2011

Introduccedilatildeo

sect Praticamente13 todos13 os13 micros13 ateacute13 o13 48613 eram13 CISCuacute Grande13 quantidade13 de13 instruccedilotildeesuacute Variedade13 de13 modos13 de13 endereccedilamentouacute Poucos13 registradores13 de13 dados13 na13 CPUuacute Processamento13 controlado13 por13 microprograma

3segunda-feira 30 de maio de 2011

Quadro13 comparativo13 CISCxRISC

Sistemas Tipo Ano Qtd13 Instr Qtd13 Reg Tam13 Instr

IBM370-shy‐168 CISC 1973 208 16 16-shy‐4813 bits

Intel13 486 CISC 1989 147 8 1-shy‐1713 bits

Intel13 Pentium CISC 1993 150 8 1-shy‐1713 bits

Power13 PC13 601 RISC 1993 184 32-shy‐I13 32-shy‐PF 3213 bits

Sparc13 10 RISC 1987 52 Ateacute13 528 3213 bits

Alpha13 21064 RISC 1992 125 32-shy‐I13 32-shy‐PF 3213 bits

4segunda-feira 30 de maio de 2011

Desempenho13 na13 execuccedilatildeo

sect Cada13 linguagem13 de13 alto13 niacutevel13 (LAN)13 possuiacutea13 comandos13 poderosos

sect Para13 facilitar13 a13 vida13 de13 programadoressect Natildeo13 para13 facilitar13 o13 desempenho13 da13 computaccedilatildeo13 facilitar13 processamento

5segunda-feira 30 de maio de 2011

Desempenho13 na13 execuccedilatildeo

sect Um13 uacutenico13 comando13 de13 LAN13 tinha13 que13 ser13 convertido13 em13 vaacuterias13 instruccedilotildees13 de13 maacutequinauacute Gap13 semacircntico13 separaccedilatildeo13 acentuada13 entre13 operaccedilotildees13 de13 LAN13 e13 linguagem13 de13 maacutequina

uacute Complexos13 compiladores

6segunda-feira 30 de maio de 2011

Reduzir13 o13 Gap13 Semacircntico

sect Aumentar13 a13 quantidade13 de13 instruccedilotildees13 de13 maacutequina

sect Incluir13 mais13 modos13 de13 endereccedilamento13 no13 conjunto13 de13 instruccedilotildees

sect Utilizar13 mais13 microprogramaccedilatildeo

7segunda-feira 30 de maio de 2011

Caracteriacutesticas13 Das13 Arquiteturas13 RISC

sect Menor13 quantidade13 de13 instruccedilotildees13 e13 tamanho13 fixo

sect Execuccedilatildeo13 otimizada13 de13 chamada13 de13 funccedilotildeessect Menor13 quantidade13 de13 modos13 de13 endereccedilamento

sect Utilizaccedilatildeo13 de13 Pipelining

8segunda-feira 30 de maio de 2011

Menor13 quantidade13 de13 instruccedilotildees13 13 e13 tamanho13 fixo

sect Sistema13 produz13 resultados13 com13 melhor13 desempenho

sect Menos13 instruccedilotildees13 execuccedilatildeo13 mais13 otimizadasect Mesmo13 com13 programas13 mais13 longos

CPU Nbull13 de13 Instruccedilotildees Arquitetura

SPARC 50 RISC

VAX-shy‐11780 303 CISC

9segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Chamadas13 de13 Funccedilotildees13 consomem13 razoaacutevel13 tempo13 de13 processadoruacute Requer13 usualmente13 poucos13 dadosuacute Mas13 consomem13 na13 transferecircncia13 demorados13 acessos13

agrave13 memoacuteria13 para13 escrita13 e13 leitura

sect Em13 CISC13 a13 chamada13 conduz13 a13 operaccedilotildees13 de13 LE13 com13 a13 memoacuteria13 para13 passagem13 de13 paracircmentros13 e13 recuperaccedilatildeo13 de13 dados

sect Em13 RISC13 ocorre13 no13 processador13 13 uacute Utiliza-shy‐se13 mais13 registradoresuacute Paracircmetros13 manuseados13 no13 proacuteprio13 processador

10segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Soacute13 eacute13 possiacutevel13 colocar13 mais13 registradores13 devido13 agrave13 reduccedilatildeo13 dos13 circuitos13 necessaacuterios13 agrave13 decodificaccedilatildeo13 e13 execuccedilatildeo13 de13 instruccedilotildees

sect O13 desempenho13 total13 melhora

11segunda-feira 30 de maio de 2011

Menor13 Quantidade13 de13 Modos13 de13 Endereccedilamento

sect Para13 facilitar13 o13 trabalho13 dos13 compiladores13 o13 conjunto13 de13 instruccedilotildees13 das13 CISC13 tende13 a13 ter13 muitos13 modos13 de13 endereccedilamento13 (ateacute13 22)uacute Entre13 registradoresuacute Memoacuteria13 e13 registradoresuacute Memoacuteria

sect Na13 RISCuacute LOAD13 carregamento13 da13 memoacuteria13 para13 registradoresuacute STORE13 gravaccedilatildeo13 dos13 registradores13 para13 a13 memoacuteria

12segunda-feira 30 de maio de 2011

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 2: Aula 10-oac-arquitetura-risc

Introduccedilatildeo

sect RISC13 ndash13 Reduced13 Instruction13 Set13 Computersect Computador13 com13 um13 conjunto13 reduzido13 de13 instruccedilotildees

sect Tipo13 de13 arquitetura13 de13 CPUsect Xsect CISC13 ndash13 Complex13 Instruction13 Set13 Computersect Computador13 com13 um13 conjunto13 complexo13 de13 instruccedilotildees

2segunda-feira 30 de maio de 2011

Introduccedilatildeo

sect Praticamente13 todos13 os13 micros13 ateacute13 o13 48613 eram13 CISCuacute Grande13 quantidade13 de13 instruccedilotildeesuacute Variedade13 de13 modos13 de13 endereccedilamentouacute Poucos13 registradores13 de13 dados13 na13 CPUuacute Processamento13 controlado13 por13 microprograma

3segunda-feira 30 de maio de 2011

Quadro13 comparativo13 CISCxRISC

Sistemas Tipo Ano Qtd13 Instr Qtd13 Reg Tam13 Instr

IBM370-shy‐168 CISC 1973 208 16 16-shy‐4813 bits

Intel13 486 CISC 1989 147 8 1-shy‐1713 bits

Intel13 Pentium CISC 1993 150 8 1-shy‐1713 bits

Power13 PC13 601 RISC 1993 184 32-shy‐I13 32-shy‐PF 3213 bits

Sparc13 10 RISC 1987 52 Ateacute13 528 3213 bits

Alpha13 21064 RISC 1992 125 32-shy‐I13 32-shy‐PF 3213 bits

4segunda-feira 30 de maio de 2011

Desempenho13 na13 execuccedilatildeo

sect Cada13 linguagem13 de13 alto13 niacutevel13 (LAN)13 possuiacutea13 comandos13 poderosos

sect Para13 facilitar13 a13 vida13 de13 programadoressect Natildeo13 para13 facilitar13 o13 desempenho13 da13 computaccedilatildeo13 facilitar13 processamento

5segunda-feira 30 de maio de 2011

Desempenho13 na13 execuccedilatildeo

sect Um13 uacutenico13 comando13 de13 LAN13 tinha13 que13 ser13 convertido13 em13 vaacuterias13 instruccedilotildees13 de13 maacutequinauacute Gap13 semacircntico13 separaccedilatildeo13 acentuada13 entre13 operaccedilotildees13 de13 LAN13 e13 linguagem13 de13 maacutequina

uacute Complexos13 compiladores

6segunda-feira 30 de maio de 2011

Reduzir13 o13 Gap13 Semacircntico

sect Aumentar13 a13 quantidade13 de13 instruccedilotildees13 de13 maacutequina

sect Incluir13 mais13 modos13 de13 endereccedilamento13 no13 conjunto13 de13 instruccedilotildees

sect Utilizar13 mais13 microprogramaccedilatildeo

7segunda-feira 30 de maio de 2011

Caracteriacutesticas13 Das13 Arquiteturas13 RISC

sect Menor13 quantidade13 de13 instruccedilotildees13 e13 tamanho13 fixo

sect Execuccedilatildeo13 otimizada13 de13 chamada13 de13 funccedilotildeessect Menor13 quantidade13 de13 modos13 de13 endereccedilamento

sect Utilizaccedilatildeo13 de13 Pipelining

8segunda-feira 30 de maio de 2011

Menor13 quantidade13 de13 instruccedilotildees13 13 e13 tamanho13 fixo

sect Sistema13 produz13 resultados13 com13 melhor13 desempenho

sect Menos13 instruccedilotildees13 execuccedilatildeo13 mais13 otimizadasect Mesmo13 com13 programas13 mais13 longos

CPU Nbull13 de13 Instruccedilotildees Arquitetura

SPARC 50 RISC

VAX-shy‐11780 303 CISC

9segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Chamadas13 de13 Funccedilotildees13 consomem13 razoaacutevel13 tempo13 de13 processadoruacute Requer13 usualmente13 poucos13 dadosuacute Mas13 consomem13 na13 transferecircncia13 demorados13 acessos13

agrave13 memoacuteria13 para13 escrita13 e13 leitura

sect Em13 CISC13 a13 chamada13 conduz13 a13 operaccedilotildees13 de13 LE13 com13 a13 memoacuteria13 para13 passagem13 de13 paracircmentros13 e13 recuperaccedilatildeo13 de13 dados

sect Em13 RISC13 ocorre13 no13 processador13 13 uacute Utiliza-shy‐se13 mais13 registradoresuacute Paracircmetros13 manuseados13 no13 proacuteprio13 processador

10segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Soacute13 eacute13 possiacutevel13 colocar13 mais13 registradores13 devido13 agrave13 reduccedilatildeo13 dos13 circuitos13 necessaacuterios13 agrave13 decodificaccedilatildeo13 e13 execuccedilatildeo13 de13 instruccedilotildees

sect O13 desempenho13 total13 melhora

11segunda-feira 30 de maio de 2011

Menor13 Quantidade13 de13 Modos13 de13 Endereccedilamento

sect Para13 facilitar13 o13 trabalho13 dos13 compiladores13 o13 conjunto13 de13 instruccedilotildees13 das13 CISC13 tende13 a13 ter13 muitos13 modos13 de13 endereccedilamento13 (ateacute13 22)uacute Entre13 registradoresuacute Memoacuteria13 e13 registradoresuacute Memoacuteria

sect Na13 RISCuacute LOAD13 carregamento13 da13 memoacuteria13 para13 registradoresuacute STORE13 gravaccedilatildeo13 dos13 registradores13 para13 a13 memoacuteria

12segunda-feira 30 de maio de 2011

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 3: Aula 10-oac-arquitetura-risc

Introduccedilatildeo

sect Praticamente13 todos13 os13 micros13 ateacute13 o13 48613 eram13 CISCuacute Grande13 quantidade13 de13 instruccedilotildeesuacute Variedade13 de13 modos13 de13 endereccedilamentouacute Poucos13 registradores13 de13 dados13 na13 CPUuacute Processamento13 controlado13 por13 microprograma

3segunda-feira 30 de maio de 2011

Quadro13 comparativo13 CISCxRISC

Sistemas Tipo Ano Qtd13 Instr Qtd13 Reg Tam13 Instr

IBM370-shy‐168 CISC 1973 208 16 16-shy‐4813 bits

Intel13 486 CISC 1989 147 8 1-shy‐1713 bits

Intel13 Pentium CISC 1993 150 8 1-shy‐1713 bits

Power13 PC13 601 RISC 1993 184 32-shy‐I13 32-shy‐PF 3213 bits

Sparc13 10 RISC 1987 52 Ateacute13 528 3213 bits

Alpha13 21064 RISC 1992 125 32-shy‐I13 32-shy‐PF 3213 bits

4segunda-feira 30 de maio de 2011

Desempenho13 na13 execuccedilatildeo

sect Cada13 linguagem13 de13 alto13 niacutevel13 (LAN)13 possuiacutea13 comandos13 poderosos

sect Para13 facilitar13 a13 vida13 de13 programadoressect Natildeo13 para13 facilitar13 o13 desempenho13 da13 computaccedilatildeo13 facilitar13 processamento

5segunda-feira 30 de maio de 2011

Desempenho13 na13 execuccedilatildeo

sect Um13 uacutenico13 comando13 de13 LAN13 tinha13 que13 ser13 convertido13 em13 vaacuterias13 instruccedilotildees13 de13 maacutequinauacute Gap13 semacircntico13 separaccedilatildeo13 acentuada13 entre13 operaccedilotildees13 de13 LAN13 e13 linguagem13 de13 maacutequina

uacute Complexos13 compiladores

6segunda-feira 30 de maio de 2011

Reduzir13 o13 Gap13 Semacircntico

sect Aumentar13 a13 quantidade13 de13 instruccedilotildees13 de13 maacutequina

sect Incluir13 mais13 modos13 de13 endereccedilamento13 no13 conjunto13 de13 instruccedilotildees

sect Utilizar13 mais13 microprogramaccedilatildeo

7segunda-feira 30 de maio de 2011

Caracteriacutesticas13 Das13 Arquiteturas13 RISC

sect Menor13 quantidade13 de13 instruccedilotildees13 e13 tamanho13 fixo

sect Execuccedilatildeo13 otimizada13 de13 chamada13 de13 funccedilotildeessect Menor13 quantidade13 de13 modos13 de13 endereccedilamento

sect Utilizaccedilatildeo13 de13 Pipelining

8segunda-feira 30 de maio de 2011

Menor13 quantidade13 de13 instruccedilotildees13 13 e13 tamanho13 fixo

sect Sistema13 produz13 resultados13 com13 melhor13 desempenho

sect Menos13 instruccedilotildees13 execuccedilatildeo13 mais13 otimizadasect Mesmo13 com13 programas13 mais13 longos

CPU Nbull13 de13 Instruccedilotildees Arquitetura

SPARC 50 RISC

VAX-shy‐11780 303 CISC

9segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Chamadas13 de13 Funccedilotildees13 consomem13 razoaacutevel13 tempo13 de13 processadoruacute Requer13 usualmente13 poucos13 dadosuacute Mas13 consomem13 na13 transferecircncia13 demorados13 acessos13

agrave13 memoacuteria13 para13 escrita13 e13 leitura

sect Em13 CISC13 a13 chamada13 conduz13 a13 operaccedilotildees13 de13 LE13 com13 a13 memoacuteria13 para13 passagem13 de13 paracircmentros13 e13 recuperaccedilatildeo13 de13 dados

sect Em13 RISC13 ocorre13 no13 processador13 13 uacute Utiliza-shy‐se13 mais13 registradoresuacute Paracircmetros13 manuseados13 no13 proacuteprio13 processador

10segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Soacute13 eacute13 possiacutevel13 colocar13 mais13 registradores13 devido13 agrave13 reduccedilatildeo13 dos13 circuitos13 necessaacuterios13 agrave13 decodificaccedilatildeo13 e13 execuccedilatildeo13 de13 instruccedilotildees

sect O13 desempenho13 total13 melhora

11segunda-feira 30 de maio de 2011

Menor13 Quantidade13 de13 Modos13 de13 Endereccedilamento

sect Para13 facilitar13 o13 trabalho13 dos13 compiladores13 o13 conjunto13 de13 instruccedilotildees13 das13 CISC13 tende13 a13 ter13 muitos13 modos13 de13 endereccedilamento13 (ateacute13 22)uacute Entre13 registradoresuacute Memoacuteria13 e13 registradoresuacute Memoacuteria

sect Na13 RISCuacute LOAD13 carregamento13 da13 memoacuteria13 para13 registradoresuacute STORE13 gravaccedilatildeo13 dos13 registradores13 para13 a13 memoacuteria

12segunda-feira 30 de maio de 2011

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 4: Aula 10-oac-arquitetura-risc

Quadro13 comparativo13 CISCxRISC

Sistemas Tipo Ano Qtd13 Instr Qtd13 Reg Tam13 Instr

IBM370-shy‐168 CISC 1973 208 16 16-shy‐4813 bits

Intel13 486 CISC 1989 147 8 1-shy‐1713 bits

Intel13 Pentium CISC 1993 150 8 1-shy‐1713 bits

Power13 PC13 601 RISC 1993 184 32-shy‐I13 32-shy‐PF 3213 bits

Sparc13 10 RISC 1987 52 Ateacute13 528 3213 bits

Alpha13 21064 RISC 1992 125 32-shy‐I13 32-shy‐PF 3213 bits

4segunda-feira 30 de maio de 2011

Desempenho13 na13 execuccedilatildeo

sect Cada13 linguagem13 de13 alto13 niacutevel13 (LAN)13 possuiacutea13 comandos13 poderosos

sect Para13 facilitar13 a13 vida13 de13 programadoressect Natildeo13 para13 facilitar13 o13 desempenho13 da13 computaccedilatildeo13 facilitar13 processamento

5segunda-feira 30 de maio de 2011

Desempenho13 na13 execuccedilatildeo

sect Um13 uacutenico13 comando13 de13 LAN13 tinha13 que13 ser13 convertido13 em13 vaacuterias13 instruccedilotildees13 de13 maacutequinauacute Gap13 semacircntico13 separaccedilatildeo13 acentuada13 entre13 operaccedilotildees13 de13 LAN13 e13 linguagem13 de13 maacutequina

uacute Complexos13 compiladores

6segunda-feira 30 de maio de 2011

Reduzir13 o13 Gap13 Semacircntico

sect Aumentar13 a13 quantidade13 de13 instruccedilotildees13 de13 maacutequina

sect Incluir13 mais13 modos13 de13 endereccedilamento13 no13 conjunto13 de13 instruccedilotildees

sect Utilizar13 mais13 microprogramaccedilatildeo

7segunda-feira 30 de maio de 2011

Caracteriacutesticas13 Das13 Arquiteturas13 RISC

sect Menor13 quantidade13 de13 instruccedilotildees13 e13 tamanho13 fixo

sect Execuccedilatildeo13 otimizada13 de13 chamada13 de13 funccedilotildeessect Menor13 quantidade13 de13 modos13 de13 endereccedilamento

sect Utilizaccedilatildeo13 de13 Pipelining

8segunda-feira 30 de maio de 2011

Menor13 quantidade13 de13 instruccedilotildees13 13 e13 tamanho13 fixo

sect Sistema13 produz13 resultados13 com13 melhor13 desempenho

sect Menos13 instruccedilotildees13 execuccedilatildeo13 mais13 otimizadasect Mesmo13 com13 programas13 mais13 longos

CPU Nbull13 de13 Instruccedilotildees Arquitetura

SPARC 50 RISC

VAX-shy‐11780 303 CISC

9segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Chamadas13 de13 Funccedilotildees13 consomem13 razoaacutevel13 tempo13 de13 processadoruacute Requer13 usualmente13 poucos13 dadosuacute Mas13 consomem13 na13 transferecircncia13 demorados13 acessos13

agrave13 memoacuteria13 para13 escrita13 e13 leitura

sect Em13 CISC13 a13 chamada13 conduz13 a13 operaccedilotildees13 de13 LE13 com13 a13 memoacuteria13 para13 passagem13 de13 paracircmentros13 e13 recuperaccedilatildeo13 de13 dados

sect Em13 RISC13 ocorre13 no13 processador13 13 uacute Utiliza-shy‐se13 mais13 registradoresuacute Paracircmetros13 manuseados13 no13 proacuteprio13 processador

10segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Soacute13 eacute13 possiacutevel13 colocar13 mais13 registradores13 devido13 agrave13 reduccedilatildeo13 dos13 circuitos13 necessaacuterios13 agrave13 decodificaccedilatildeo13 e13 execuccedilatildeo13 de13 instruccedilotildees

sect O13 desempenho13 total13 melhora

11segunda-feira 30 de maio de 2011

Menor13 Quantidade13 de13 Modos13 de13 Endereccedilamento

sect Para13 facilitar13 o13 trabalho13 dos13 compiladores13 o13 conjunto13 de13 instruccedilotildees13 das13 CISC13 tende13 a13 ter13 muitos13 modos13 de13 endereccedilamento13 (ateacute13 22)uacute Entre13 registradoresuacute Memoacuteria13 e13 registradoresuacute Memoacuteria

sect Na13 RISCuacute LOAD13 carregamento13 da13 memoacuteria13 para13 registradoresuacute STORE13 gravaccedilatildeo13 dos13 registradores13 para13 a13 memoacuteria

12segunda-feira 30 de maio de 2011

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 5: Aula 10-oac-arquitetura-risc

Desempenho13 na13 execuccedilatildeo

sect Cada13 linguagem13 de13 alto13 niacutevel13 (LAN)13 possuiacutea13 comandos13 poderosos

sect Para13 facilitar13 a13 vida13 de13 programadoressect Natildeo13 para13 facilitar13 o13 desempenho13 da13 computaccedilatildeo13 facilitar13 processamento

5segunda-feira 30 de maio de 2011

Desempenho13 na13 execuccedilatildeo

sect Um13 uacutenico13 comando13 de13 LAN13 tinha13 que13 ser13 convertido13 em13 vaacuterias13 instruccedilotildees13 de13 maacutequinauacute Gap13 semacircntico13 separaccedilatildeo13 acentuada13 entre13 operaccedilotildees13 de13 LAN13 e13 linguagem13 de13 maacutequina

uacute Complexos13 compiladores

6segunda-feira 30 de maio de 2011

Reduzir13 o13 Gap13 Semacircntico

sect Aumentar13 a13 quantidade13 de13 instruccedilotildees13 de13 maacutequina

sect Incluir13 mais13 modos13 de13 endereccedilamento13 no13 conjunto13 de13 instruccedilotildees

sect Utilizar13 mais13 microprogramaccedilatildeo

7segunda-feira 30 de maio de 2011

Caracteriacutesticas13 Das13 Arquiteturas13 RISC

sect Menor13 quantidade13 de13 instruccedilotildees13 e13 tamanho13 fixo

sect Execuccedilatildeo13 otimizada13 de13 chamada13 de13 funccedilotildeessect Menor13 quantidade13 de13 modos13 de13 endereccedilamento

sect Utilizaccedilatildeo13 de13 Pipelining

8segunda-feira 30 de maio de 2011

Menor13 quantidade13 de13 instruccedilotildees13 13 e13 tamanho13 fixo

sect Sistema13 produz13 resultados13 com13 melhor13 desempenho

sect Menos13 instruccedilotildees13 execuccedilatildeo13 mais13 otimizadasect Mesmo13 com13 programas13 mais13 longos

CPU Nbull13 de13 Instruccedilotildees Arquitetura

SPARC 50 RISC

VAX-shy‐11780 303 CISC

9segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Chamadas13 de13 Funccedilotildees13 consomem13 razoaacutevel13 tempo13 de13 processadoruacute Requer13 usualmente13 poucos13 dadosuacute Mas13 consomem13 na13 transferecircncia13 demorados13 acessos13

agrave13 memoacuteria13 para13 escrita13 e13 leitura

sect Em13 CISC13 a13 chamada13 conduz13 a13 operaccedilotildees13 de13 LE13 com13 a13 memoacuteria13 para13 passagem13 de13 paracircmentros13 e13 recuperaccedilatildeo13 de13 dados

sect Em13 RISC13 ocorre13 no13 processador13 13 uacute Utiliza-shy‐se13 mais13 registradoresuacute Paracircmetros13 manuseados13 no13 proacuteprio13 processador

10segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Soacute13 eacute13 possiacutevel13 colocar13 mais13 registradores13 devido13 agrave13 reduccedilatildeo13 dos13 circuitos13 necessaacuterios13 agrave13 decodificaccedilatildeo13 e13 execuccedilatildeo13 de13 instruccedilotildees

sect O13 desempenho13 total13 melhora

11segunda-feira 30 de maio de 2011

Menor13 Quantidade13 de13 Modos13 de13 Endereccedilamento

sect Para13 facilitar13 o13 trabalho13 dos13 compiladores13 o13 conjunto13 de13 instruccedilotildees13 das13 CISC13 tende13 a13 ter13 muitos13 modos13 de13 endereccedilamento13 (ateacute13 22)uacute Entre13 registradoresuacute Memoacuteria13 e13 registradoresuacute Memoacuteria

sect Na13 RISCuacute LOAD13 carregamento13 da13 memoacuteria13 para13 registradoresuacute STORE13 gravaccedilatildeo13 dos13 registradores13 para13 a13 memoacuteria

12segunda-feira 30 de maio de 2011

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 6: Aula 10-oac-arquitetura-risc

Desempenho13 na13 execuccedilatildeo

sect Um13 uacutenico13 comando13 de13 LAN13 tinha13 que13 ser13 convertido13 em13 vaacuterias13 instruccedilotildees13 de13 maacutequinauacute Gap13 semacircntico13 separaccedilatildeo13 acentuada13 entre13 operaccedilotildees13 de13 LAN13 e13 linguagem13 de13 maacutequina

uacute Complexos13 compiladores

6segunda-feira 30 de maio de 2011

Reduzir13 o13 Gap13 Semacircntico

sect Aumentar13 a13 quantidade13 de13 instruccedilotildees13 de13 maacutequina

sect Incluir13 mais13 modos13 de13 endereccedilamento13 no13 conjunto13 de13 instruccedilotildees

sect Utilizar13 mais13 microprogramaccedilatildeo

7segunda-feira 30 de maio de 2011

Caracteriacutesticas13 Das13 Arquiteturas13 RISC

sect Menor13 quantidade13 de13 instruccedilotildees13 e13 tamanho13 fixo

sect Execuccedilatildeo13 otimizada13 de13 chamada13 de13 funccedilotildeessect Menor13 quantidade13 de13 modos13 de13 endereccedilamento

sect Utilizaccedilatildeo13 de13 Pipelining

8segunda-feira 30 de maio de 2011

Menor13 quantidade13 de13 instruccedilotildees13 13 e13 tamanho13 fixo

sect Sistema13 produz13 resultados13 com13 melhor13 desempenho

sect Menos13 instruccedilotildees13 execuccedilatildeo13 mais13 otimizadasect Mesmo13 com13 programas13 mais13 longos

CPU Nbull13 de13 Instruccedilotildees Arquitetura

SPARC 50 RISC

VAX-shy‐11780 303 CISC

9segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Chamadas13 de13 Funccedilotildees13 consomem13 razoaacutevel13 tempo13 de13 processadoruacute Requer13 usualmente13 poucos13 dadosuacute Mas13 consomem13 na13 transferecircncia13 demorados13 acessos13

agrave13 memoacuteria13 para13 escrita13 e13 leitura

sect Em13 CISC13 a13 chamada13 conduz13 a13 operaccedilotildees13 de13 LE13 com13 a13 memoacuteria13 para13 passagem13 de13 paracircmentros13 e13 recuperaccedilatildeo13 de13 dados

sect Em13 RISC13 ocorre13 no13 processador13 13 uacute Utiliza-shy‐se13 mais13 registradoresuacute Paracircmetros13 manuseados13 no13 proacuteprio13 processador

10segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Soacute13 eacute13 possiacutevel13 colocar13 mais13 registradores13 devido13 agrave13 reduccedilatildeo13 dos13 circuitos13 necessaacuterios13 agrave13 decodificaccedilatildeo13 e13 execuccedilatildeo13 de13 instruccedilotildees

sect O13 desempenho13 total13 melhora

11segunda-feira 30 de maio de 2011

Menor13 Quantidade13 de13 Modos13 de13 Endereccedilamento

sect Para13 facilitar13 o13 trabalho13 dos13 compiladores13 o13 conjunto13 de13 instruccedilotildees13 das13 CISC13 tende13 a13 ter13 muitos13 modos13 de13 endereccedilamento13 (ateacute13 22)uacute Entre13 registradoresuacute Memoacuteria13 e13 registradoresuacute Memoacuteria

sect Na13 RISCuacute LOAD13 carregamento13 da13 memoacuteria13 para13 registradoresuacute STORE13 gravaccedilatildeo13 dos13 registradores13 para13 a13 memoacuteria

12segunda-feira 30 de maio de 2011

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 7: Aula 10-oac-arquitetura-risc

Reduzir13 o13 Gap13 Semacircntico

sect Aumentar13 a13 quantidade13 de13 instruccedilotildees13 de13 maacutequina

sect Incluir13 mais13 modos13 de13 endereccedilamento13 no13 conjunto13 de13 instruccedilotildees

sect Utilizar13 mais13 microprogramaccedilatildeo

7segunda-feira 30 de maio de 2011

Caracteriacutesticas13 Das13 Arquiteturas13 RISC

sect Menor13 quantidade13 de13 instruccedilotildees13 e13 tamanho13 fixo

sect Execuccedilatildeo13 otimizada13 de13 chamada13 de13 funccedilotildeessect Menor13 quantidade13 de13 modos13 de13 endereccedilamento

sect Utilizaccedilatildeo13 de13 Pipelining

8segunda-feira 30 de maio de 2011

Menor13 quantidade13 de13 instruccedilotildees13 13 e13 tamanho13 fixo

sect Sistema13 produz13 resultados13 com13 melhor13 desempenho

sect Menos13 instruccedilotildees13 execuccedilatildeo13 mais13 otimizadasect Mesmo13 com13 programas13 mais13 longos

CPU Nbull13 de13 Instruccedilotildees Arquitetura

SPARC 50 RISC

VAX-shy‐11780 303 CISC

9segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Chamadas13 de13 Funccedilotildees13 consomem13 razoaacutevel13 tempo13 de13 processadoruacute Requer13 usualmente13 poucos13 dadosuacute Mas13 consomem13 na13 transferecircncia13 demorados13 acessos13

agrave13 memoacuteria13 para13 escrita13 e13 leitura

sect Em13 CISC13 a13 chamada13 conduz13 a13 operaccedilotildees13 de13 LE13 com13 a13 memoacuteria13 para13 passagem13 de13 paracircmentros13 e13 recuperaccedilatildeo13 de13 dados

sect Em13 RISC13 ocorre13 no13 processador13 13 uacute Utiliza-shy‐se13 mais13 registradoresuacute Paracircmetros13 manuseados13 no13 proacuteprio13 processador

10segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Soacute13 eacute13 possiacutevel13 colocar13 mais13 registradores13 devido13 agrave13 reduccedilatildeo13 dos13 circuitos13 necessaacuterios13 agrave13 decodificaccedilatildeo13 e13 execuccedilatildeo13 de13 instruccedilotildees

sect O13 desempenho13 total13 melhora

11segunda-feira 30 de maio de 2011

Menor13 Quantidade13 de13 Modos13 de13 Endereccedilamento

sect Para13 facilitar13 o13 trabalho13 dos13 compiladores13 o13 conjunto13 de13 instruccedilotildees13 das13 CISC13 tende13 a13 ter13 muitos13 modos13 de13 endereccedilamento13 (ateacute13 22)uacute Entre13 registradoresuacute Memoacuteria13 e13 registradoresuacute Memoacuteria

sect Na13 RISCuacute LOAD13 carregamento13 da13 memoacuteria13 para13 registradoresuacute STORE13 gravaccedilatildeo13 dos13 registradores13 para13 a13 memoacuteria

12segunda-feira 30 de maio de 2011

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 8: Aula 10-oac-arquitetura-risc

Caracteriacutesticas13 Das13 Arquiteturas13 RISC

sect Menor13 quantidade13 de13 instruccedilotildees13 e13 tamanho13 fixo

sect Execuccedilatildeo13 otimizada13 de13 chamada13 de13 funccedilotildeessect Menor13 quantidade13 de13 modos13 de13 endereccedilamento

sect Utilizaccedilatildeo13 de13 Pipelining

8segunda-feira 30 de maio de 2011

Menor13 quantidade13 de13 instruccedilotildees13 13 e13 tamanho13 fixo

sect Sistema13 produz13 resultados13 com13 melhor13 desempenho

sect Menos13 instruccedilotildees13 execuccedilatildeo13 mais13 otimizadasect Mesmo13 com13 programas13 mais13 longos

CPU Nbull13 de13 Instruccedilotildees Arquitetura

SPARC 50 RISC

VAX-shy‐11780 303 CISC

9segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Chamadas13 de13 Funccedilotildees13 consomem13 razoaacutevel13 tempo13 de13 processadoruacute Requer13 usualmente13 poucos13 dadosuacute Mas13 consomem13 na13 transferecircncia13 demorados13 acessos13

agrave13 memoacuteria13 para13 escrita13 e13 leitura

sect Em13 CISC13 a13 chamada13 conduz13 a13 operaccedilotildees13 de13 LE13 com13 a13 memoacuteria13 para13 passagem13 de13 paracircmentros13 e13 recuperaccedilatildeo13 de13 dados

sect Em13 RISC13 ocorre13 no13 processador13 13 uacute Utiliza-shy‐se13 mais13 registradoresuacute Paracircmetros13 manuseados13 no13 proacuteprio13 processador

10segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Soacute13 eacute13 possiacutevel13 colocar13 mais13 registradores13 devido13 agrave13 reduccedilatildeo13 dos13 circuitos13 necessaacuterios13 agrave13 decodificaccedilatildeo13 e13 execuccedilatildeo13 de13 instruccedilotildees

sect O13 desempenho13 total13 melhora

11segunda-feira 30 de maio de 2011

Menor13 Quantidade13 de13 Modos13 de13 Endereccedilamento

sect Para13 facilitar13 o13 trabalho13 dos13 compiladores13 o13 conjunto13 de13 instruccedilotildees13 das13 CISC13 tende13 a13 ter13 muitos13 modos13 de13 endereccedilamento13 (ateacute13 22)uacute Entre13 registradoresuacute Memoacuteria13 e13 registradoresuacute Memoacuteria

sect Na13 RISCuacute LOAD13 carregamento13 da13 memoacuteria13 para13 registradoresuacute STORE13 gravaccedilatildeo13 dos13 registradores13 para13 a13 memoacuteria

12segunda-feira 30 de maio de 2011

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 9: Aula 10-oac-arquitetura-risc

Menor13 quantidade13 de13 instruccedilotildees13 13 e13 tamanho13 fixo

sect Sistema13 produz13 resultados13 com13 melhor13 desempenho

sect Menos13 instruccedilotildees13 execuccedilatildeo13 mais13 otimizadasect Mesmo13 com13 programas13 mais13 longos

CPU Nbull13 de13 Instruccedilotildees Arquitetura

SPARC 50 RISC

VAX-shy‐11780 303 CISC

9segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Chamadas13 de13 Funccedilotildees13 consomem13 razoaacutevel13 tempo13 de13 processadoruacute Requer13 usualmente13 poucos13 dadosuacute Mas13 consomem13 na13 transferecircncia13 demorados13 acessos13

agrave13 memoacuteria13 para13 escrita13 e13 leitura

sect Em13 CISC13 a13 chamada13 conduz13 a13 operaccedilotildees13 de13 LE13 com13 a13 memoacuteria13 para13 passagem13 de13 paracircmentros13 e13 recuperaccedilatildeo13 de13 dados

sect Em13 RISC13 ocorre13 no13 processador13 13 uacute Utiliza-shy‐se13 mais13 registradoresuacute Paracircmetros13 manuseados13 no13 proacuteprio13 processador

10segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Soacute13 eacute13 possiacutevel13 colocar13 mais13 registradores13 devido13 agrave13 reduccedilatildeo13 dos13 circuitos13 necessaacuterios13 agrave13 decodificaccedilatildeo13 e13 execuccedilatildeo13 de13 instruccedilotildees

sect O13 desempenho13 total13 melhora

11segunda-feira 30 de maio de 2011

Menor13 Quantidade13 de13 Modos13 de13 Endereccedilamento

sect Para13 facilitar13 o13 trabalho13 dos13 compiladores13 o13 conjunto13 de13 instruccedilotildees13 das13 CISC13 tende13 a13 ter13 muitos13 modos13 de13 endereccedilamento13 (ateacute13 22)uacute Entre13 registradoresuacute Memoacuteria13 e13 registradoresuacute Memoacuteria

sect Na13 RISCuacute LOAD13 carregamento13 da13 memoacuteria13 para13 registradoresuacute STORE13 gravaccedilatildeo13 dos13 registradores13 para13 a13 memoacuteria

12segunda-feira 30 de maio de 2011

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 10: Aula 10-oac-arquitetura-risc

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Chamadas13 de13 Funccedilotildees13 consomem13 razoaacutevel13 tempo13 de13 processadoruacute Requer13 usualmente13 poucos13 dadosuacute Mas13 consomem13 na13 transferecircncia13 demorados13 acessos13

agrave13 memoacuteria13 para13 escrita13 e13 leitura

sect Em13 CISC13 a13 chamada13 conduz13 a13 operaccedilotildees13 de13 LE13 com13 a13 memoacuteria13 para13 passagem13 de13 paracircmentros13 e13 recuperaccedilatildeo13 de13 dados

sect Em13 RISC13 ocorre13 no13 processador13 13 uacute Utiliza-shy‐se13 mais13 registradoresuacute Paracircmetros13 manuseados13 no13 proacuteprio13 processador

10segunda-feira 30 de maio de 2011

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Soacute13 eacute13 possiacutevel13 colocar13 mais13 registradores13 devido13 agrave13 reduccedilatildeo13 dos13 circuitos13 necessaacuterios13 agrave13 decodificaccedilatildeo13 e13 execuccedilatildeo13 de13 instruccedilotildees

sect O13 desempenho13 total13 melhora

11segunda-feira 30 de maio de 2011

Menor13 Quantidade13 de13 Modos13 de13 Endereccedilamento

sect Para13 facilitar13 o13 trabalho13 dos13 compiladores13 o13 conjunto13 de13 instruccedilotildees13 das13 CISC13 tende13 a13 ter13 muitos13 modos13 de13 endereccedilamento13 (ateacute13 22)uacute Entre13 registradoresuacute Memoacuteria13 e13 registradoresuacute Memoacuteria

sect Na13 RISCuacute LOAD13 carregamento13 da13 memoacuteria13 para13 registradoresuacute STORE13 gravaccedilatildeo13 dos13 registradores13 para13 a13 memoacuteria

12segunda-feira 30 de maio de 2011

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 11: Aula 10-oac-arquitetura-risc

Execuccedilatildeo13 Otimizada13 de13 Chamada13 de13 Funccedilotildees

sect Soacute13 eacute13 possiacutevel13 colocar13 mais13 registradores13 devido13 agrave13 reduccedilatildeo13 dos13 circuitos13 necessaacuterios13 agrave13 decodificaccedilatildeo13 e13 execuccedilatildeo13 de13 instruccedilotildees

sect O13 desempenho13 total13 melhora

11segunda-feira 30 de maio de 2011

Menor13 Quantidade13 de13 Modos13 de13 Endereccedilamento

sect Para13 facilitar13 o13 trabalho13 dos13 compiladores13 o13 conjunto13 de13 instruccedilotildees13 das13 CISC13 tende13 a13 ter13 muitos13 modos13 de13 endereccedilamento13 (ateacute13 22)uacute Entre13 registradoresuacute Memoacuteria13 e13 registradoresuacute Memoacuteria

sect Na13 RISCuacute LOAD13 carregamento13 da13 memoacuteria13 para13 registradoresuacute STORE13 gravaccedilatildeo13 dos13 registradores13 para13 a13 memoacuteria

12segunda-feira 30 de maio de 2011

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 12: Aula 10-oac-arquitetura-risc

Menor13 Quantidade13 de13 Modos13 de13 Endereccedilamento

sect Para13 facilitar13 o13 trabalho13 dos13 compiladores13 o13 conjunto13 de13 instruccedilotildees13 das13 CISC13 tende13 a13 ter13 muitos13 modos13 de13 endereccedilamento13 (ateacute13 22)uacute Entre13 registradoresuacute Memoacuteria13 e13 registradoresuacute Memoacuteria

sect Na13 RISCuacute LOAD13 carregamento13 da13 memoacuteria13 para13 registradoresuacute STORE13 gravaccedilatildeo13 dos13 registradores13 para13 a13 memoacuteria

12segunda-feira 30 de maio de 2011

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 13: Aula 10-oac-arquitetura-risc

Modo13 de13 Execuccedilatildeo13 com13 Pipelining

sect Caracteriacutestica13 mais13 relevante13 da13 RISCsect Em13 face13 do13 formato13 simples13 e13 uacutenico13 das13 instrsect Pipelining13 funciona13 mais13 efetivamente13 quando13 as13 instruccedilotildees13 satildeo13 todas13 bastante13 semelhantes13 (formato13 e13 complexidade)

sect O13 ideal13 seria13 cada13 instruccedilatildeo13 completar13 um13 estaacutegio13 de13 pipelining13 em13 113 ciclo13 de13 reloacutegio

13segunda-feira 30 de maio de 2011

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 14: Aula 10-oac-arquitetura-risc

Pipelinig

14segunda-feira 30 de maio de 2011

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 15: Aula 10-oac-arquitetura-risc

sect Viacutedeo

15segunda-feira 30 de maio de 2011

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 16: Aula 10-oac-arquitetura-risc

CISC13 x13 RISC

CARACTERIacuteSTICAS RISCRISC CISCCISCCARACTERIacuteSTICAS

MIPS13 R4000 RS6000 VAX11780 INTEL13 486

Quantidade13 de13 Instruccedilotildees 94 183 303 235

Modos13 de13 Endereccedilamento 1 4 22 11

Largura13 de13 cada13 instruccedilatildeo13 (Bytes) 4 4 2-shy‐57 1-shy‐12

Quantidade13 de13 registradores13 de13 emprego13 geral

32 32 16 8

16segunda-feira 30 de maio de 2011

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011

Page 17: Aula 10-oac-arquitetura-risc

CISC13 x13 RISC

sect Maacutequinas13 RISC13 tendem13 a13 executar13 instruccedilotildees13 bem13 mais13 raacutepido13 porqueuacute Instruccedilotildees13 com13 COp13 com13 menor13 quantidade13 de13 bits13 =13 menor13 tempo13 de13 codificaccedilatildeo

uacute Instruccedilotildees13 executadas13 diretamente13 pelo13 hardware13 e13 natildeo13 por13 um13 microprograma

17segunda-feira 30 de maio de 2011