07 familia atmega

jaime.velarde@epn.edu.ec 1

FAMILIA DE

MICROCONTOLADORES

ATMEL AVR DE 8 BITS

Elaborado por: Ing. Jaime E. Velarde

jaime.velarde@epn.edu.ec 2

MICROCONTROLADORES AVR

Son una familia de microcontroladores

RISC fabricados por Atmel. La

arquitectura fue concebida por dos

estudiantes en el Norwegian Institute

of Technology; posteriormente

refinada en Atmel Norway, la empresa

subsidiaria de Atmel fundada por los

dos arquitectos del chip.

jaime.velarde@epn.edu.ec 3

AVR DE 8 BITS

Los AVR son CPUs con arquitectura

Harvard. Tiene 32 registros de

propósito general de 8 bits. Estos

registros, los registros de entrada -

salida y la memoria de datos forman un

solo espacio de localidades, que se

acceden mediante operaciones de

carga y de almacenamiento.

jaime.velarde@epn.edu.ec 4

CPU DE LOS AVR

jaime.velarde@epn.edu.ec 5

TECNOLOGÍA PIPELINE

Los microcontroladores AVR tienen una cañería o “pipeline” con dos etapas (traer y ejecutar), que les permite utilizar un ciclo de reloj en la mayoría de instrucciones, lo que los hace relativamente rápidos entre los microcontroladores de 8 bits. El conjunto de instrucciones es más regular que la de la mayoría de los microcontroladores de 8 bits. Sin embargo, no es completamente ortogonal.

jaime.velarde@epn.edu.ec 6

FAMILIA DE

MICROCONTROLADORESLas instrucciones son utilizadas por diferentes modelos que comparten el mismo núcleo, pero que tienen distintos periféricos y cantidades de RAM y ROM: van desde la serie Tiny, como el ATtiny11 de 1KB de memoria flash, sin RAM y 8 pines, hasta la serie Xmega, como el ATxmega256A3 con 256KB de memoria flash, 16KB de memoria SRAM, 4KB de memoria EEPROM, conversor análogo digital de 12 bits y 16 canales, comparador analógico, temporizadores, etc. La compatibilidad entre los distintos modelos es de un grado razonable.

jaime.velarde@epn.edu.ec 7

CARACTERÍSTICAS (1)

jaime.velarde@epn.edu.ec 8

CARACTERÍSTICAS (2)

jaime.velarde@epn.edu.ec 9

CARACTERÍSTICAS (3)

jaime.velarde@epn.edu.ec 10

ENCAPSULADOS ATmega164

jaime.velarde@epn.edu.ec 11

TERMINALES DE

POLARIZACIÓN

Voltajes de

funcionamiento

2.7 - 5.5V

(ATmega164P)

1.8 - 5.5V

(ATmega164PV)

200 mA es la

corriente

máxima en los

terminales VCC

y GND

jaime.velarde@epn.edu.ec 12

ENTRADA PARA EL RESET

Reset en el

encendido y

externo

Para que se

active cuando se

polariza

O en cualquier

instante

jaime.velarde@epn.edu.ec 13

TERMINALES PARA EL CRISTAL

Rangos de

velocidad

0 – 20 MHz

(ATmega164P)

0 – 10 MHz

(ATmega164PV)

jaime.velarde@epn.edu.ec 14

PÓRTICOS DE ENTRADA Y

SALIDA PARALELA

I/O

32 líneas de E/S

programables

Pórtico A (8 bits)

Pórtico B (8 bits)

Pórtico C (8 bits)

Pórtico D (8 bits)

jaime.velarde@epn.edu.ec 15

CONVERSOR DE ANALÓGICO A

DIGITAL

ADC de 10 bits 8

canales

8 canales de un solo

terminal

2 canales

diferenciales con

ganancia

programable de x1,

x10 y x200

7 canales

diferenciales sólo

en el encapsulado

TQFP

jaime.velarde@epn.edu.ec 16

COMPARADOR ANALÓGICO

Incorporado en

el mismo chip

La entrada

positiva es AIN0

La negativa es

AIN1

Se puede

reemplazar AIN1

por las entradas

analógicas

ADC0 .. ADC7

jaime.velarde@epn.edu.ec 17

INTERFACE JTAG PARA

SISTEMA DE DEPURACIÓN

JTAG (IEEE

std1149.1)

En la depuración se

tiene acceso a

todos periféricos

Programación de la

Flash, EEPROM,

Fusibles y Bits de

seguridad

Depuración

soportada por el

AVR Studio®

jaime.velarde@epn.edu.ec 18

INTERFACE A PERIFÉRICOS

SERIALES SPI

Full duplex

Tres líneas para comunicaciones sincrónicas

Operación maestro / esclavo

Siete velocidades programables

Bandera de fin de la transmisión

jaime.velarde@epn.edu.ec 19

INTERRUPCIONES EXTERNAS

INT0, INT1 e INT2

Pueden activarse

por flanco de

subida o de bajada,

o por nivel de cero

lógico

También se puede

generar por

software, si son

configurados los

terminales como

salidas

jaime.velarde@epn.edu.ec 20

TEMPORIZADORES /

CONTADORES Timer0 y Timer2 de

8 bits Timer1 de 16 bits Dispone de

unidades comparadoras

Sirven como Generadores de Frecuencias

Poseen relojes pre escalables de 10 bits

Permiten implementar Moduladores por Ancho del Pulso

jaime.velarde@epn.edu.ec 21

INTERFACE SERIAL CON DOS

LÍNEAS

TWI

Operación maestro

/ esclavo

Puede trabajar

como transmisor o

como receptor

Velocidad de

transferencia hasta

400 KHz

Longitud de la

dirección de 7 bits

para 127 esclavos

jaime.velarde@epn.edu.ec 22

RECEPTORES / TRANSMISORES

UNIVERSALES SINCRÓNICOS Y

ASINCRÓNICOS USART0 y USART1

Full duplex

Velocidad de alta resolución

Tramas de 5, 6, 7, 8 o 9 bits, con 1 o 2 bits de parada

Detector de errores de velocidad y en la trama

Operación de maestro o esclavo en comunicaciones sincrónicas

jaime.velarde@epn.edu.ec 23

SALIDA DEL RELOJ

CLOCK

Habilitación de la

señal

programando el

fusible

Incluye como

fuente al oscilador

interno RC

Se puede utilizar el

sistema pre

escalable para

realizar la división

del reloj

jaime.velarde@epn.edu.ec 24

INTERRUPCIONES POR

CAMBIO DE ESTADO INTERRUPCIONES

EXTERNAS ADICIONALES Cambios entre

PCINT0 y PCINT7 se registra en PCI0

Cambios entre PCINT8 y PCINT15 se registra en PCI1

Cambios entre PCINT16 y PCINT23 se registra en PCI2

Cambios entre PCINT24 y PCINT31 se registra en PCI3

jaime.velarde@epn.edu.ec 25

DIAGRAMA DE BLOQUES